具有選擇性生長接觸焊盤的半導體器件的製作方法
2023-10-07 02:08:14 4
專利名稱：具有選擇性生長接觸焊盤的半導體器件的製作方法
技術領域：
本發明涉及半導體器件，尤其是涉及具有自對準的接觸焊盤的半導體器件。
通常，如果通過減小半導體器件的設計尺寸來提高半導體器件的集成度，則接觸孔相對於下半導體層和下布線的對準配合公差將變得極為困難。
迄今為止，用於解決這種問題的使用選擇性各向異性外延矽生長技術的形成接觸焊盤的方法是已知的。使用選擇性各向異性外延矽生長技術的上述形成方法例如公開於「用於千兆位DRAM的使用各向異性選擇性外延矽的自對準的接觸技術」，Hada等，IEDM Technical Digest,p.665,1995。
圖1展示的布圖中，擴散層1的角部2暴露在字線3之間。擴散層1的形狀是矩形。擴散層1的長邊和短邊的結晶取向布置在110。在此情形，在擴散層18上選擇地生長矽。例如，使用Si2H6氣體和PH3氣體，把Si2H6氣體的流速設定為每分鐘1cc，把矽襯底的溫度設定為700℃，使矽選擇地進行各向異性外延生長。
但是如果擴散層1的角部2是圓形的，則角部2的結晶取向不在110。結果，不能發生理想的各向異性生長，並且會發生各向同性生長。
圖2是沿線Ⅱ-Ⅱ截取的剖面圖，圖2展示了如果矽外延生長是各向同性生長，則存在橫向生長的外延矽8生長在元件隔離區5上並且產生相互接觸導致短路的問題。
此外，如圖3所示，可能產生結晶取向不是[100]的晶面(小平面)。如果產生這種小平面，如圖3所示，則存在生長過程中第一小平面19的上部和第二小平面20的上部連接，從而阻礙進一步垂直外延生長的問題。
本發明的目的在於提供一種半導體器件，其中當在存儲單元電晶體的源區和漏區上進行選擇性的矽的各向異性外延生長時，可以避免各向同性生長。
本發明的另一目的在於提供一種半導體器件，其中當在存儲單元電晶體的源區和漏區上進行選擇性的矽的各向異性外延生長時，不會產生結晶取向不是[100]的晶面。
本發明的又一目的在於提供一種半導體器件，其中用字線覆蓋擴散層的圓角，以便可從擴散層生長源或漏的接觸焊盤。
圖1是傳統的動態隨機存取存儲器的存儲單元陣列的平面圖。
圖2是沿圖1的線Ⅱ-Ⅱ截取的剖面圖。
圖3展示了結晶取向不是[100]的晶面(小平面)的發生。
圖4是作為本發明半導體器件的實施例的動態隨機存取存儲器的存儲單元陣列的平面圖。
圖5是沿圖4的線Ⅴ-Ⅴ的剖面圖。
圖6是說明各向異性生長的示意圖。
圖7是說明各向同性生長的示意圖。
圖8是當矽在存儲單元中進行選擇性各向異性外延生長時，沿圖4的線Ⅷ-Ⅷ截取的剖面圖。
圖9是當矽在存儲單元中進行選擇性各向異性外延生長時，沿圖4的線Ⅸ-Ⅸ截取的剖面圖。
圖10是用於製造本發明的半導體器件的實施例的工藝說明圖。
圖11是用於製造本發明的半導體器件的實施例的工藝說明圖。
圖12是用於製造本發明的半導體器件的實施例的工藝說明圖。
圖13是用於製造本發明的半導體器件的實施例的工藝說明圖。
圖14是本發明的半導體器件的另一實施例中的存儲單元的平面圖。
圖15是沿圖14的線ⅩⅤ-ⅩⅤ截取的剖面圖。
圖16是沿圖4的線ⅩⅥ-ⅩⅥ截取的剖面圖。
以下將參考
本發明。
圖4是本發明的存儲單元陣列的平面圖。該圖所示實施例是用做半導體器件的動態隨機存取存儲器。圖5是沿圖4的線Ⅴ-Ⅴ截取的剖面圖。
再次參見圖5，在矽襯底9上形成元件隔離區5。電晶體形成於其上的擴散層1被元件隔離區5所分隔。在擴散層1和元件隔離區5上設置也用做電晶體的柵電極的字線3。而且，在字線3的上表面和側表面上形成絕緣膜6。擴散層圖形的全部角部2布置在字線3之下。
在這種布置中，擴散層1的暴露部位被擴散層和元件隔離區之間的延伸於擴散層的取向110的一對邊界線所成型，具有延伸於取向110的字線各側表面。擴散層的暴露部位的形狀是具有在110方向延續的四個側邊的矩形。
因此，僅在字線之間的擴散層的暴露區上選擇性地進行矽的各向異性外延生長，從而抑制各向同性生長和結晶取向不是[100]的晶面。
以下將參考圖6和7進行更具體的說明。圖6和7從概念上展示了選擇性外延矽生長。圖6展示了各向異性生長，圖7展示了其各向同性生長。
如圖6所示，在進行理想的選擇性各向異性外延矽生長時，在矩形擴散層7上僅在垂直方向生長矽。矽不橫向生長在延伸於結晶取向110方向的四個側邊上。
另一方面，如圖7所示，在進行選擇性各向同性外延矽生長時，在矩形擴散層7上垂直生長的矽量等於在周圍元件隔離區上橫向生長的矽量。
如果通過在存儲單元的擴散層上選擇性地外延生長矽而形成矽焊盤，則需要保持高度的各向異性，以便防止相鄰矽焊盤形成接觸，導致其間短路。
圖8和9是在存儲單元中選擇性地進行矽各向異性外延生長的剖面圖。圖8是沿圖4的線Ⅷ-Ⅷ截取的剖面圖，圖9是沿圖4的線Ⅸ-Ⅸ截取的剖面圖。外延矽8用做擴散層1的源或漏的接觸焊盤。如上所述，在圖4所示存儲單元陣列中，擴散層的角部布置在字線之下。結果，當在存儲單元中選擇性地進行矽的各向異性生長時，顯著地改善了對在沿元件隔離區5的方向或者在橫向方向生長的外延矽的抑制效果。
參見圖10-12，以下將說明本發明的存儲單元的製造。
首先，採用通常的溼法氧化法在矽襯底9表面上形成第一氧化矽膜10，其厚度範圍在5-30nm之間，最好大約是20nm(圖10)。
接著，採用化學汽相澱積(以下稱為CVD)在第一氧化矽膜10上形成氮化矽膜11，其厚度範圍在150-350nm之間，最好大約是250nm(圖10)。
接著，在將要採用公知的光刻法在氮化矽膜11上形成擴散層的位置，澱積光刻膠12作為剩餘。之後，採用各向異性幹法腐蝕，以光刻膠12作為掩模對氮化矽膜11和第一氧化矽膜10依次進行腐蝕(圖10)。
接著，如圖11所示，通過氧等離子體灰化或者使用有機溶劑的方法去除光刻膠12之後，通過利用通常的溼法氧化法對暴露的矽襯底進行氧化，形成厚度範圍在200-400nm之間、最好約300nm厚的元件隔離區5。此時，由於氮化矽膜11作為抵抗氧化的掩模存在於待形成擴散層的位置，所以在此部分的矽襯底的表面未被氧化。
而且，採用被加熱到例如100-150℃範圍的溫度的磷酸溶液去除氮化矽膜11。利用氫氟酸溶液去除第一氧化矽膜10。採用溼法氧化法通過對10-15nm範圍的擴散層1表面進行氧化，形成柵氧化膜13(圖11)。
接著，利用CVD形成其中摻雜有大量磷的多晶矽14，厚度範圍在100-250nm，最好約是200nm厚，隨後利用CVD形成第二氧化矽膜15，厚度範圍在100-200nm。(圖11)。
接著，澱積光刻膠16，作為在將要使用光刻法形成字線的位置的剩餘(12)。之後，使用光刻膠16作為掩模通過各向異性幹法腐蝕，對第二氧化矽膜15和多晶矽14依次進行腐蝕。利用腐蝕去除不必要的部分之後的多晶矽14用做字線3(圖12)。
而且，通過氧等離子體灰化或者使用有機溶劑去除光刻膠16之後，利用CVD在其上形成氧化矽膜(圖13)。要求把氧化矽膜的厚度設定為字線之間的空間不被完全填充的厚度。之後，利用各向異性幹法腐蝕對整個膜進行深腐蝕，在每個字線的側邊上形成由氧化矽膜構成的襯層。由於字線上的襯層和第二氧化矽膜，所以字線3的側表面和上表面被絕緣膜6覆蓋(圖13)。
再次參見圖8，最後利用各向異性選擇性生長技術，從擴散層的源或漏區生長外延矽8，以使源或漏接觸焊盤。
如上所述，形成半導體器件，但是正如附圖所示的實施例中，採用保證擴散層的全部角部均布置在字線之下的布圖。通過如此形成擴散層1和字線3，圓形角部不暴露在字線之間。結果，如果僅在字線之間暴露的擴散層之上選擇性地進行矽的各向異性外延生長，則可避免各向異性變劣、發生各向同性生長或者產生不是結晶取向[100]的晶面的缺陷。
在上述實施例中，字線3由多晶矽構成，但是，為了降低字線的電阻，也可以採用如下結構，其中多晶矽和矽化物材料例如矽化鎢、矽化鈦、或矽化鈷等層疊。而且，為了降低電阻，可以獲得如下結構，其中也可以層疊多晶矽和高熔點金屬例如鎢。
而且，在上述實施例中，通過矽的局部氧化(以下稱為LOCOS)形成元件隔離區5；但是也可以通過淺溝槽隔離(以下稱為STI)形成元件隔離區。
參見圖14和15，以下將說明本發明的半導體器件的另一實施例。
以上，說明了其中擴散層具有矩形形狀的存儲單元陣列。但是，本發明也可以應用於其中擴散層的形狀不是矩形、例如是中凸形狀的存儲單元。
如圖14所示，擴散層的圓角部2暴露在中凸擴散層1的中央的字線3之間。通常，如果如上所述包含圓角部，則用於選擇性地生長矽的各向異性變劣，導致橫向生長，以致生長的外延矽進一步生長在元件隔離區5上，如圖16所示(沿圖14的線ⅩⅥ-ⅩⅥ截取的剖面圖)。
但是，在附圖所示的實施例中，中凸擴散層1的中央部分和相鄰擴散層的中央部分之間的距離大於擴散層的端部和相鄰擴散層的端部之間的距離。因此，即使發生橫向生長，裕度也足夠大，從而可以避免外延矽8與相鄰的外延矽接觸，否則將導致短路。如圖15所示，這是沿圖14的ⅩⅤ-ⅩⅤ線截取的剖面圖，擴散層的端部和相鄰擴散層的端部之間距離較小，僅有小的裕度。但是，由於在擴散層端部的圓角部2不被暴露，所以外延矽8呈現小的橫向生長。
如上所述，由於本實施例中的存儲單元布圖中的擴散層是中凸的，所以可使其中接觸孔與擴散層中央連接的面積，大於擴散層形狀是簡單矩形的情形。因此，提高了使接觸孔與擴散層中央對準的裕度。
如上所述，根據本發明，由於形成字線之後將要暴露的擴散層的形狀，是由限定擴散層的各側邊中在取向110的一對側邊所限定的矩形，並且字線和擴散層的角部布置在字線之下，所以可以獲得以下效果，亦即當僅在暴露於字線之間的擴散層之上選擇性也進行矽的各向異性外延生長時，可以避免因各向異性劣化導致的各向同性生長，而且不會產生結晶取向不是[100]的晶面。
權利要求
1．半導體器件，包括襯底；形成在所述襯底上的元件隔離區；形成在所述襯底上的擴散層，並且被所述元件隔離區所包圍；與所述擴散層交叉的第一柵電極；形成在所述擴散層的端部上的第二柵電極，以便覆蓋所述端部的角部；從所述擴散層的暴露部分選擇性地生長的源或漏接觸焊盤，所述暴露部分搭接地位於所述第一柵電極和所述第二柵電極的中間。
2．根據權利要求1的器件，其中所述半導體器件是半導體存儲器件，所述柵電極是字線。
3．根據權利要求1的器件，其中所述柵電極的頂部和側邊被絕緣膜覆蓋。
4．根據權利要求1的器件，其中所述漏或源接觸焊盤是各向異性選擇性外延矽生長層。
5．根據權利要求1的器件，其中所述第一柵電極和所述第二柵電極，以所述元件隔離區和所述擴散層之間的邊界線相互直角相接。
6．根據權利要求5的器件，其中所述邊界線在結晶取向方向110延伸。
7．根據權利要求5的器件，其中所述第一柵電極和第二柵電極在結晶取向方向110延伸。
8．根據權利要求1的器件，其中所述擴散區的所述角部是圓角部。
9．根據權利要求1的器件，其中所述擴散層的所述暴露部分是矩形的。
10．半導體器件，包括多個擴散層，每個均形成在襯底上並且被元件隔離區所包圍；多個柵電極，每個均與所述多個擴散層中的至少一個交叉，與所述多個擴散層中的另一個的角部搭接；多個接觸焊盤，從所述多個擴散層的暴露部分選擇性地生長，每個所述暴露部分位於所述多個柵電極中兩個的中間。
11．根據權利要求10的器件，其中所述半導體器件是半導體存儲器件，所述多個柵電極中的每個是字線。
12．根據權利要求10的器件，其中進一步包括位於所述接觸焊盤和相鄰柵電極中間的絕緣膜。
13．根據權利要求10的器件，其中所述多個接觸焊盤中的每個是各向異性選擇性外延矽生長層。
14．根據權利要求10的器件，其中多個柵線的邊緣均與所述元件隔離區和所述另一擴散層之間的邊界線相互直角相接。
15．根據權利要求14的器件，其中所述邊界線在結晶取向方向110延伸。
16．根據權利要求14的器件，其中所述柵線的所述邊緣在結晶取向方向110延伸。
17．根據權利要求10的器件，其中所述擴散區的所述角部是圓角部。
18．根據權利要求10的器件，其中所述暴露區之一通常是在第一端具有圓角部並且在第二端具有方角部的矩形。
19．根據權利要求10的器件，其中所述暴露區是具有方角部的矩形。
全文摘要
一種半導體器件,具有利用各向異性矽選擇性生長技術生長的接觸焊盤,包括與擴散層交叉的第一字線,擴散層形成在襯底上並且被元件隔離區以直角包圍,第二字線平行於形成在擴散層圓角部上的第一字線,擴散層的區域被第一和第二字線矩形分隔。從而實現從擴散層的區域各向異性生長矽選擇性外延,避免因圓角部引起的各向同性生長劣化。
文檔編號H01L21/02GK1219774SQ9812589
公開日1999年6月16日 申請日期1998年12月3日 優先權日1997年12月3日
發明者古賀洋貴 申請人:日本電氣株式會社