彈性地保持多核處理器的狀態信息的製作方法

2023-10-22 21:11:42 1

專利名稱：彈性地保持多核處理器的狀態信息的製作方法
彈性地保持多核處理器的狀態信息技術領域
本發明的實施例一般涉及處理器，特別是涉及包括多個核心的處理器、如多核處理器。
背景技術：
多核處理器在一個或多個管芯上、通常在單個管芯上包 括多個處理核心。隨著加工技術按比例縮小到極小量綱，通過提高處 理器頻率來實現高性能的主流設計方法因增加的功耗而受到限制。實 現高性能的一種備選方法是將應用程式分布於許多"小"核心上，所述 小核心以比典型的"較大"核心更慢的速度並發地運行。由於每個"小" 核心比"大"核心更簡單、更小並且對功率的需求遠低於"大，，核心，同 時仍然提供重要的性能，因此，多核設計可有助於比單個或大核心設 計更有效地管理功耗。
雖然多核處理器相對於帶有單個核心或幾個大核心的處 理器具有優點，但是隨著加工技術逐步縮小，它也面臨許多挑戰。例 如，無論靜態還是動態的工藝變化均可使電晶體不可靠，瞬時差錯率 可能很高，因為存儲節點上的電容很小並且電壓很低，以及當電晶體 降級隨時間流逝而變得更為嚴重時，可靠性可能隨時間惡化。因此， 對於常規處理器實現的一次性工廠測試和燒制對於確保利用多核處理 器隨時間進行可靠計算變得不太有效。圖1是根據本發明的一個實施例的多核處理器的框圖。 圖2是根據本發明的另一個實施例的多核處理器的框


圖。
圖3是根據本發明的 一個實施例的方法的流程圖。
圖4是根據本發明的一實施例、使用非易失性存儲器中 存儲的簡檔信息的方法的流程圖。
圖5是根據本發明的一實施例的多處理器系統的框圖。
具體實施方式
本發明的實施例可使用非易失性存儲器來彈性地存儲多 核處理器的筒檔信息。多核處理器可包括設置在半導體封裝的單個管 芯上的大量小核心。另外，在各種實現方式中，非易失性存儲器也可 與核心設置在相同的管芯上。例如可經由自測試來動態測試多核處理 器，從而獲得簡檔信息以便存儲在非易失性存儲器中。
下面進一步進行描述，各種簡檔信息可存儲在非易失性 存儲器中。在不同的實施例中，這種簡檔信息可包括與核心有關的頻 率和電壓信息以及動態信息。多核處理器的附加彈性狀態還可存儲在 非易失性存儲器中。這種彈性狀態信息可包括性能信息，下面進一步 進行討論。此外，可以存儲與分配給各個工作核心的任務有關的任務 分配信息。為了幫助這類任務，非易失性存儲器還可存儲將工作核心 耦合在一起的互連光纖的配置。當然，在不同的實施例中，附加簡檔 信息可以存儲在非易失性存儲器中。
在各種實施例中，可定期測試多核處理器的核心以獲得和/或刷新其動態簡檔。核心的動態簡檔可包括與所述核心的最大工作 頻率、功耗、功率洩漏和功能正確性以及其它參數等有關的信息。動態筒檔還可包括這些參數的趨勢信息，從而指明對應核心隨時間的可靠性。
在各種實施例中，可根據當前核心簡檔將任務分配以及 動態重新分配給核心。如果這些簡檔在運行期間例如因更新的簡檔信 息而改變，則可將任務分配動態改變為保持預期性能等級。因此，這種任務分配信息還可作為彈性狀態的一部分來存儲，並且對這個任務 分配映射的任何更新也可存儲在非易失性存儲器中。
現在參照圖1,示出根據本發明的一個實施例的多核處 理器的框圖。如圖1所示，處理器10包括多個獨立核心15。更具體 來說，圖1的實施例示出一種配置，它包括經由互連光纖30耦合的核 心的8x8陣列。雖然在圖1的實施例中採用這個具體實現來表示，但 是要理解，本發明的範圍並不受此限制，並且在其它實施例中，可存 在其它配置，例如一維、二維或三維網格或者一維、二維或三維環形 配置。另外，雖然在圖1的實施例中採用64個獨立核心來表示，但是 要理解，在不同實現中，多核處理器可包括更多或更少的這類核心。
至少與單個核心或雙核處理器相比，各核心15可以是專交 小的核心。在各種實施例中，各核心15可包括本地存儲器(例如高速 緩衝存儲器)，並且還可與共享存儲器耦合。具體來說，如圖l所示， 作為全局共享存儲器的共享存儲器20可經由互連光纖30與獨立核心 15耦合。雖然在圖1中為了便於說明而未示出，但是要理解，處理器 IO可包括其它組件，例如輸入/輸出(I/0)接口、互連、總線、邏輯等。
可根據各種算法來選擇核心15來激活。為了實現這類激 活，互連光纖30還可以是可配置的，以便實現已激活核心15之間改 進的連通性，從而提高通信速度。在圖l的實施例中，與各個核心15 有關的彈性狀態數據可存儲在存在於核心本身內的非易失性存儲器 中。或者，非易失性存儲器可在處理器之內但在處理器的核心之外設 置。但是，在其它實施例中，彈性狀態數據可存儲在處理器IO外部的非易失性存^l器中。
現在參照圖2,示出根據本發明的另一個實施例的多核 處理器的框圖。如圖2所示，處理器50可包括與以上對於圖l所述的 相似的組件。具體來說，多個核心15可經由互連光纖進行耦合。另外， 可存在共享存儲器20。但是，在閨2的實施例中，非易失性存儲器40 可設置在處理器50內。非易失性存儲器40可用來存儲與核心15有關的彈性狀態數椐。雖然在圖2的實施例中表示為與核心15在相同的管 芯上實現，但是，在其它實施例中，非易失性存儲器40可設置在處理 器50的封裝內，但設置在單獨的管芯上。其它實現當然是可能的。
現在參照圖3，示出根據本發明的一個實施例的方法的 流程圖。如圖3所示，方法200可用來獲得簡檔信息，並將所得信息 存儲在非易失性存儲器中。方法200可開始於對多核處理器的核心執 行動態測試(框210)。這種動態測試可釆取各種形式。例如，可以以常 規間隔發起動態測試過程，其中相鄰核心測試其它相鄰核心的能力。 或者，可選擇多核處理器的一個或多個核心作為用於這種動態測試的 專用(即檢驗器)核心。這樣，多核處理器能夠進行自測試，從而確定 其工作能力。
如上所述，可根據測試來確定各種參數。例如，可確定 電壓和頻率值，例如最大工作頻率和工作電壓。另外，例如通過在多個核心中執行一個或多個操作並比較結果，可確定核心的功能正確性。 如果結果不同，則可將核心之一表示為未通過功能正確性測試。
仍然參照圖3，隨後可確定動態測試是否為對於多核處 理器的原始動態測試(菱形框220)。這個原始動態測試可對應於在包括 多核處理器的系統初始加電時所，執行的測試。如果測試是原始動態測 試，則控制轉移到框230。在那裡，可將測試數據處理成簡檔信息(框 230)。處理數據的各種方式都是可能的。例如，可將有關核心的工作 速度的測試數據處理成所謂的格值(binvalue)。也就是說，各核心可根 據其最大工作速度被劃分為所選數量的格其中之一。相應地，多核處 理器的核心可分為多種格，例如快速格、中等格和慢速格。另外，無 法進一步操作的任何出故障的核心可放入故障格。除了針對速度的這 類才各之外，工作核心還可分為活動核心和備用核心，其中活動核心可 選擇用於按照特定配置來操作，而備用核心可保留在備用池中，供以 後、例如在活動核心的一個或多個以後出故障時配置為活動狀態。這 樣，可增強多核處理器的使用壽命可靠性。
注意，可調節不同格中的核心的混合，以便獲得對於特 定格中的核心數量的更好控制。可作為彈性狀態的一部分來記錄核心 的總混合。由於性能的降級， 一個或多個核心隨時間可從快速格移動 到較慢格。但是，通過調整核心的混合或者調整一個或多個核心的操 作參數，可保持多核處理器的總性能。例如，可將備用核心加入快速 格。或者，可使用電壓縮放或體偏置技術以更高頻率來運行現有核心。 在一些實施例中，還可作為彈性狀態的一部分來記錄各核心的電壓、 偏置值和頻率。
仍然參照圖3,隨後簡檔信息可存儲在非易失性存儲器 中(框240)。如上所述，這種非易失性存儲器可通過各種方式來配置。 例如，包括核心的單個襯底還可包括用於存儲簡檔信息的非易失性存 儲器。在一種這樣的實現中，各核心可包括非易失性存儲器的一部分 來存儲其簡檔信息。而在其它實施例中，多核處理器的封裝可包括具有非易失性存儲器的單獨村底。此外，非易失性存儲器可以是包括多 核處理器的系統的單獨組件，例如，諸如基本輸入/輸出系統(BIOS)之 類的閃速存儲器、屍、讀存儲器(ROM)或者系統的另 一種非易失性存儲 裝置。^v框240，控制轉回到框210，如上所述。相應地，方法200可 在包括多核處理器的系統的正常操作期間繼續執行動態觀'J試。
又參照圖3的菱形框220,相反，如果確定動態測試不 是原始動態測試，則控制轉移到框250。在那裡，可採用已改變信息 來更新非易失性存儲器(框250)。例如，如果動態測試的結果表明，一 個或多個核心的操作參數已經改變，例如以更低頻率或電壓進行操作， 或者功能正確性測試的失敗，則可在非易失性存儲器中更新與已改變 信息對應的簡檔信息。然後，控制轉回到框210,如上所述。雖然在 圖3的實施例中採用這個具體實現進行描述，但是要理解，本發明的 範圍不受此限制，而是可在其它實施例中執行獲得簡檔信息並將所得 信息存儲在非易失性存儲裝置中的其它方式。
現在參照圖4,所示的是根據本發明的一實施例、使用非易失性存儲器中存儲的簡檔信息的方法的流程圖。如圖4所示，方 法300可在例如包括處理器的系統加電時、在初始化該處理器時開始。 相應地，可接收加電信號(框310)。這個信號在處理器中^皮接收時可引 起多核處理器的重置(框320)。這樣一種重置可重置處理器的各種資 源，包括處理器的各個核心及其資源，包括例如寄存器、執行單元、 緩衝器、高速緩存等。
仍然參照圖4，隨後，在執行重置之後，可訪問非易失 性存儲器中存儲的簡檔信息(框330)。這個訪問可從非易失性存儲器所 在的任何位置來搜尋簡檔信息。例如，控制核心可包括執行對簡檔信 息的請求的邏輯或者可編程為執行對簡檔信息的請求。在一些實施例 中，這樣一種控制核心可訪問與核心在相同管芯上或者相同封裝中的 非易失性存儲器。或者非易失性存儲器可通過其它方式設置在系統中。 在其它實施例中，各核心可訪問核心本身的非易失性存儲裝置中存儲 的它自己的簡檔信息。
在任何情況下，可根據簡檔信息來配置核心(框340)。例 如，可啟用一個或多個性能格的核心。另外，已啟用核心之間的互連 光纖可配置成提供改進的通信(同樣在框340)。例如，互連光纖可動態 配置成根據這些核心的相對位置來提供有源核心之間的最佳數據傳 輸。
在這種配置之後，可進入多核處理器的正常操作。相應 地，可在多核處理器的一個或多個核心中執行各種過程。在這種正常 操作期間，以所選時間間隔或者在指示核心的一個或多個中的故障或 降級性能時，可執行核心的動態測試，如本文所述。
由於這種測試，可識別對多核處理器的改變、例如核心 的可用性、 一個或多個核心的最大工作速度或者類似的這類改變。相 應地，仍然參照圖4，在菱形框350,可確定是否已接收到對多核處理 器的改變的指示(菱形框350)。例如，可在採用更新簡檔信息對非易失 性存儲器進行更新時來發起這樣一種指示。如果沒有接收到這種指示，則繼續進行多核處理器的正常操作。
相反，如果在菱形框350接收到對多核處理器的改變的 指示，則控制可轉移到菱形框360。在那裡，可從非易失性存儲器中 訪問更新簡檔信息(框360)。例如通過將更新標誌與更新簡檔信息相關 聯，可易於識別更新信息。因此，更新簡檔信息可通過在當前動態測 試期間得到的參數以及從先前測試中得到的參數的比較來提供趨勢信 息。可通過表徵核心的參數的趨勢信息來指明該核心的可靠性。如上 所述，例如，更新簡檔信息可對應於出故障的核心或者核心降低的最 大工作速度的指示。根據這個更新信息，可重新配置多核處理器的一 個或多個核心(框370)。另外，為了有效地提供這類重新配置核心之間 的通信，在一些實施例中，還重新配置互連光纖(同樣在框370)。
核心的重新配置可包括將一個或多個核心重新指定到快 速格、慢速格、備用格等。注意，可調節格的數量，以便獲得對於特 定格中的核心數量的更好控制。由於其性能的降級，核心隨時間可從 快速格移動到慢速格。在發生這種情況時，可尋求多種選擇以便將處 理器的性能保持在其計算等級。可將備用核心加入快速格，或者可使 用電壓縮放或體偏置調整技術以更高頻率來運行現有核心。
在另 一個示例中，可將核心按照其功耗等級或者按照例 如可靠性參數等其它參數分組到格中。在又一個示例中，可將核心分 組到格的不同集合中按照工作速度的一個集合；按照功耗等級的一 個集合；按照可靠性參數的一個集合；依此類推。在一個實施例中， 可在構建動態簡檔之後，將核心分組到格的不同集合中。分格過程可 由嵌入多核處理器中的軟體/固件模塊來執行。在另一個實施例中，分 格過程可在作業系統(OS)接收到任務時執行，使得可按照特定任務要 求將核心分組到格中。
如圖4所示，控制可從框370轉回到菱形框350，以便 多核處理器繼續正常操作。雖然在圖4的實施例中採用這個具體實現 進行描述，但是要理解，本發明的範圍不受此限制，而是可實現訪問非易失性存儲裝置以獲得筒檔信息並將這種信息用於多核處理器的分 配/重新分配或配置/重新配置^f喿作的不同方式。
但是，要理解，在更新簡檔信息時不一定需要發生重新 配置。例如，如果更新信息指明給定核心不再以其最大頻率進行工作， 則提供給該核心的工作電壓可增加，以便從該核心獲得相同的性能等 級。另外，不是重新配置核心和/或互連光纖，而是可將當前運行的過 程移動到一個或多個不同的核心，以便獲得實質上相似的性能等級而 無需重新配置。
因此，在各種實施例中，多核處理器的彈性狀態可存儲 在非易失性存儲器中。這樣一種彈性狀態可包括與各種核心對應的簡 檔信息以及當前配置信息，例如互連光纖的配置、核心的分塊、核心 的電壓和頻率操作等。這種彈性狀態可用來實現加電以及從故障進行 恢復。例如，彈性狀態可用於在加電時和重置之後配置多核處理器， 以及用於在出故障或者一個或多個核心的性能的其它降低時重新配置 多核處理器。
在不同實施例中， 一系列非易失性存儲器技術可實現為 非易失性存儲器。在一些實施例中，閃速存儲器可用來記錄多核處理 器的彈性狀態。這樣一種閃速存儲器可支持塊擦除操作。在不同的實 現中，閃速存儲器可支持各種讀^t式以及不同的編程;漠式。根據非易 失性存儲器的位置(例如晶片上或晶片外)，可在向和從存儲器傳輸信 息中實現安全措施。例如，在彈性狀態信息存儲於晶片外非易失性存 儲器中、例如存儲於閃速只讀存儲器(ROM)裝置上的情況下，彈性狀 態可通過加密格式來存儲，並且可通過加密方式;f皮傳送到多核處理器。
因此，使用本發明的實施例，甚至在睡眠和待機狀態、 以及其它功率管理技術中也可保存與多核處理器的當前簡檔和可靠性 有關的狀態信息。這種信息當然也可在斷開多核處理器的電力時通過 非易失性存儲器來保存。使用本發明的實施例，面臨對差^^的增加的 敏感度的多核環境可使用非易失性存儲器中保存的彈性狀態信息來提供可靠的計算。
多核處理器(例如圖1和圖2所示的多核處理器)中的互 連光纖可以是可重新配置的，以便從各格核心中得到良好的有益效果。 由於特定格中的核心的成員資格可隨時間而改變，因此，核心之間的 帶寬和等待時間經受靜態光纖的大波動。因此，互連光纖可以是靈活 的，並且是動態可重新配置的。當格中的核心的混合改變時，可評估 格中的核心上的可用帶寬和等待時間，並且在必要時可重新配置光纖， 以便保持高級連通性。雖然管芯上的核心的物理位置不可改變，但是， 可重新配置形成光纖的開關，使得同一個格中的核心在邏輯上相互接 近。多個核心的可用性、備用核心池和高連通性光纖以最小的性能降 級來實現從故障的快速恢復。只要測試識別了特定核心的問題，就可 使那個核心退出並移出活動服務。來自備用池的核心可代替它的位置。 相應地，互連光纖還可重新配置成減輕退出服務的有故障核心的影響， 從而提高處理器容許因變化和降級引起的故障的能力。
可在許多不同的系統類型中實現實施例。現在參照圖5, 所示的是根據本發明的一實施例的多處理器系統的框圖。如圖5所示， 多處理器系統是點對點互連繫統，並且包括經由點對點互連450耦合 的第一處理器470和第二處理器480。如圖5所示，各處理器470和 480可以是多核處理器，其中包括笫一和第二處理器核心(即處理器核 心474a和474b以及處理器核心484a和484b)。各處理器470和480 還可包括非易失性存儲器，以便存儲與對應處理器的核心有關的彈性 狀態數據。笫一處理器470還包括存儲控制器集線器(MCH)472和點 對點(P-P)接口 476、 478。類似地，第二處理器480包括MCH 482和 P-P接口 486、 488。如圖5所示，MCH 472和482將處理器耦合到相 應的存儲器、即存儲器432和存儲器434，它們可以是與相應處理器 本地附連的主存儲器的部分。
第一處理器470和第二處理器480分別可經由P-P互連 452和454與晶片組490耦合。如圖5所示，晶片組490包括P-P^妄口494和498。另外，晶片組490包括將晶片組490與高性能圖形引擎 438耦合的接口 492。在一個實施例中，高級圖形埠(AGP)總線439 可用於將圖形引擎438與晶片組490耦合。AGP總線439可符合Intel Corporation(力口利福尼亞的聖克拉拉)於1998年5月4日發布的加速圖 形埠接口規範版本2.0。或者，點對點互連439可耦合這些組件。
晶片組490又可經由接口 496與第一總線416耦合。在 一個實施例中，笫一總線416可以是日期為1995年6月的PCI本地總 線規範產品版本、修訂版2.1所定義的外設部件互連(PCI)總線或者例 如PCI Express總線等總線或另一種第三代輸7v/輸出(I/0)互連總線， 但是本發明的範圍不受此限制。
如圖5所示，各種I/O裝置414可連同總線橋418 —起 與第一總線416耦合，總線橋418將第一總線416與笫二總線420耦 合。在一個實施例中，第二總線420可以是低引腳數(LPC)總線。在一 個實施例中，各種裝置可與第二總線耦合，所述裝置包括例如^t盤/鼠 標422、通信裝置426以及可包括代碼430的數據存儲單元428。在一 些實施例中，可以是非易失性存儲裝置、如閃速存儲器的數據存儲單 元428,還可包括彈性狀態數據432，以便存儲處理器470和480的彈 性狀態數據。另外，音頻I/O424可與第二總線420耦合。
實施例可通過代碼來實現，並且可存儲在存儲介質上， 存儲介質上已經存儲了可用於將系統編程為執行指令的指令。存儲介 質可包括但不限於任何類型的磁碟，包括軟盤、光碟、光碟只讀存 儲器(CD-ROM)、可重寫光碟(CD-KW)和磁光碟；半導體器件，例如 只讀存儲器(ROM)，諸如動態隨機存取存儲器(DRAM)、靜態隨機存取 存儲器(SARAM)等隨機存取存儲器(RAM)，可擦可編程只讀存儲器 (EPROM),閃速存儲器，電可擦可編程只讀存儲器(EEPROM),磁卡 或光卡；或者適合於存儲電子指令的任何其它類型的介質。
雖然針對有限數量的實施例對本發明進行了描述，但本 領域的技術人員會從其中知道大量修改和變更。所附權利要求書意在涵蓋落入本發明真實精神和範圍內的所有這類修改和變更。
權利要求
1.一種方法，包括執行包括多個核心的多核處理器的動態測試；把從所述動態測試中得到的數據處理成與所述多核處理器有關的簡檔信息；以及將所述簡檔信息存儲在非易失性存儲器中。
2. 如權利要求l所述的方法，還包括根據所述動態測試將所迷 多個核心分塊為多個性能格，並將與所述分塊有關的格信息存儲在所 述非易失性存儲器中。
3. 如權利要求l所述的方法，其中，所述簡檔信息包括與所述多 個核心的每一個的操作參數有關的靜態信息。
4. 如權利要求3所述的方法，還包括根據在對至少一個核心的 所述操作參數的至少一個的改變之後得到的更新簡檔信息來重新配置 所述多核處理器。
5. 如權利要求4所述的方法，其中，重新配置所述多核處理器的 步驟包括根據所述更新簡檔信息來重新配置耦合所述多個核心的互連 光纖。
6. 如權利要求1所述的方法，還包括將所述簡檔信息存儲在所 述非易失性存儲器中，其中所述非易失性存儲器"i殳置在所述多核處理 器的管芯上。
7. —種設備，包括多核處理器，包括經由互連光纖耦合的多個核心；以及 非易失性存儲器，與所述多核處理器耦合，以便存儲包括所述多 個核心的每一個的簡檔的彈性狀態數據。
8. 如權利要求7所述的設備，其中，所述多核處理器和所述非易 失性存儲器設置在單個集成電路(IC)中。
9. 如權利要求7所述的設備，其中，所述簡檔包括通過所述多核處理器的自測試所確定的關聯核心的工作頻率、功耗等級和功能正確 性指示符。
10. 如權利要求7所述的設備，其中，所迷多核處理器將在對所 述核心的操作改變之後更新核心的所迷簡檔。
11. 如權利要求7所述的設備，其中，所述多核處理器將在初始 化時訪問所述彈性狀態數據，以便確定所述多個核心中要啟用的一個 或多個。
12. 如權利要求7所述的設備，其中，所述彈性狀態數據包括與 將所述多個核心分為多個性能格相對應的格信息以及所述互連光纖的 配置信息。
13. 如權利要求7所述的設備，其中，所述設備包括半導體封裝， 所述半導體封裝包括支持所述多核處理器的第 一襯底和支持所述非易 失性存儲器的第二襯底。
14. 一種包括機器可讀存儲介質的產品，所述介質中包括指令， 所述指令在由機器運行時使所述機器執行包括以下步驟的方法訪問非易失性存儲器以獲得多核處理器的簡檔信息； 根據所述簡檔信息來啟用所述多核處理器的多個核心；以及 根據所述簡檔信息來配置所述多核處理器的互連光纖，以便耦合 所啟用的多個核心。
15. 如權利要求14所迷的產品，其中，所述方法還包括自測試所 述多核處理器，以便確定所啟用的多個核心的功能正確性。
16. 如權利要求15所述的產品，其中，所述方法還包括在所述自測試之後禁用所啟用的多個核心其中之一，並啟用所述 多個核心的另一個；檔信息；以及根據所述禁用和啟用來重新配置所迷互連光纖，並根據重新配置 的互連光纖來更新所述非易失性存儲器中的所迷簡檔信息。
17. —種系統，包括 多核處理器，包括多個核心；非易失性存儲部件，用於存儲與所述多個核心有關的彈性狀態信 息，其中，所述多核處理器將訪問所述非易失性存儲部件中的所述彈 性狀態信息，以便配置所述多個核心的一個或多個用於操作；以及動態隨機存取存儲器(DRAM),與所述多核處理器耦合。
18. 如權利要求17所述的系統，其中，所述多核處理器將執行動 態自測試，並根據所述動態自測試來更新所述非易失性存儲部件中的 所述彈性狀態信息。
19. 如權利要求18所述的系統，其中，所述系統將根據更新的彈 性狀態信息來重新配置所述多核處理器。
20. 如權利要求17所述的系統，其中，所述彈性狀態信息包括所 述多個核心的每一個的性能格信息、與分配給任務的 一個或多個核心 有關的任務分配信息以及與耦合所述多個核心的互連光纖有關的配置 信息。
全文摘要
在一個實施例中，本發明包括一種用於執行以下步驟的方法執行包括多個核心的多核處理器的動態測試；把從動態測試中得到的數據操作成多核處理器的簡檔信息；以及將簡檔信息存儲在非易失性存儲器中。在一些實施例中，非易失性存儲器可處於多核處理器內。描述了其它實施例並要求其權益。
文檔編號G06F13/00GK101405706SQ200780010130
公開日2009年4月8日 申請日期2007年3月14日 優先權日2006年3月23日
發明者S·博卡, Y·霍斯科特 申請人:英特爾公司