電晶體陣列基板及應用的顯示面板的製作方法
2023-10-30 01:58:40 2
本發明涉及一種電晶體陣列基板及應用的顯示面板，且特別是涉及具雙層結構的第二金屬層的一種電晶體陣列基板及應用的顯示面板，可改善顯示面板的電子特性和提高可靠度。
背景技術：
具顯示面板的電子產品已是現代人不論在工作處理學習上、或是個人休閒娛樂上，不可或缺的必需品，包括智慧型手機(smartphone)、平板電腦(pad)、筆記型電腦(notebook)、顯示器(monitor)到電視(tv)等許多相關產品。其中又以液晶顯示面板最為普遍。液晶顯示面板(lcd)是利用電壓驅動液晶(lcs)轉動進而調整亮度灰階而可構成一種平面顯示器、電子視覺顯示器，及影像顯示器。
顯示裝置在製作時需注意製作工藝上的細節，例如進行金屬層和半導體層等各層圖案化時需精確，而各層的相對位置與圖案設計也需考慮到是否可使製得的顯示裝置具有穩定良好的電子特性，以符合產品要求的各項規格，例如符合高穿透率、高良率、良好可靠度和顯示品質穩定等要求。顯示裝置相關元件和各材料層的設計不良，可能造成電性表現降低，進而影響顯示品質。
技術實現要素：
本發明的目的在於提供一種電晶體陣列基板及應用的顯示面板，其具雙層結構的第二金屬層的設計可有效改善顯示面板的電子特性和提高可靠度。
為達上述目的，本發明提出一種電晶體陣列基板，包含多個電晶體設置在一基材上，其中該些電晶體中的一電晶體包括設置在基材上的一柵極電極、設置在柵極電極上的一第一絕緣層、設置在第一絕緣層上且包含一通道區的一有源層、設置在有源層上的一源極電極和一漏極電極。其中源極電極和漏極電極中的至少一者包含：設置在有源層上的一第一導電層，和設置在第一導電層上並與第一導電層接觸的一第二導電層。其中第二導電層暴露出第一導電層的部分上表面，以使第一導電層於第二導電層的邊緣處具有一第一突出部朝向通道區延伸。
本發明還提出一種顯示面板，包括一第一基板、與第一基板相對設置的一第二基板，和設置於第一基板與第二基板之間的一顯示介質層。第一基板包括多個電晶體設置在一基材上，其中一電晶體包括上述的結構。
為了對本發明的上述及其他方面有更佳的了解，下文特舉實施例，並配合所附附圖，作詳細說明如下：
附圖說明
圖1為本發明一實施例的具有電晶體陣列基板的液晶顯示面板的剖面示意圖；
圖2a為一像素的電路圖，圖2b為圖2a的柵極走線打開時的等效電路圖，圖2c為圖2a的柵極走線關閉時的等效電路圖；
圖3為一應用例中，實施例的第一突出部長度與增加的寄生電容比值的曲線圖；
圖4為本發明另一實施例的電晶體陣列基板的剖面示意圖；
圖5，其為本發明又一實施例的電晶體陣列基板的剖面示意圖；
圖6a、圖6b分別為本發明可應用的兩種其他實施例的電晶體陣列基板的剖面示意圖。
符號說明
s1：第一基板
10：基材
12：柵極電極
121：下導電層
122：上導電層
1211：第二突出部
l12：第二突出部的長度
13：第一絕緣層
14：有源層(主動層)
ach：通道區
lch：通道長度
14b：有源層的側邊
15：源極電極
16：漏極電極
151、161：第一導電層
152、162：第二導電層
1511、1611：第一突出部
1511a、1611a：第一底邊
1511b、1611b：第一側邊
152a/162a：第二底邊
152b/162b：第二側邊
152c、162c：第二導電層的上表面
θ1、θ2：夾角
l15、l16：第一突出部的長度
t15、t16：第二導電層的厚度
1513、1613：第三突出部
l15e、l16e：第三突出部的長度
18：第二絕緣層
19：第三絕緣層
s2：第二基板
d1：第一方向
d2：第二方向
dis-1：第一距離
dis-2：第二距離
3：顯示介質層
p1、p2：線段
具體實施方式
本發明的實施例提出一種電晶體陣列基板及應用的顯示面板，通過電晶體陣列基板的雙層結構第二金屬層的特殊設計，可防止金屬氧化物滲入通道區的相關層，進而提升電晶體陣列基板的電子特性的穩定度，提高應用的顯示面板的產品良率。再者，實施例的電晶體陣列基板仍然符合一般應用產品的需求，且與現有製作工藝相容性高，因此實施例所提出的設計不但可以使製得的陣列基板具有穩定優異的電子特性，也十分適合量產。
以下參照所附附圖詳細敘述本發明的其中幾種實施態樣。本發明的實施例例如是應用於背通道蝕刻型電晶體(bce-typetft)陣列基板的液晶顯示面板。需注意的是，實施例所提出的多組實施態樣的結構和內容僅為舉例說明之用，本發明欲保護的範圍並非僅限於所述的該些態樣。需注意的是，本發明並非顯示出所有可能的實施例，相關領域者可在不脫離本發明的精神和範圍內對實施例的結構加以變化與修飾，以符合實際應用所需。因此，未在本發明提出的其他實施態樣也可能可以應用。再者，附圖已簡化以利清楚說明實施例的內容，附圖上的尺寸比例並非按照實際產品等比例繪製。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本發明保護範圍之用。再者，實施例中相同或類似的標號用以標示相同或類似的部分。
另外，說明書與權利要求中所使用的序數例如」第一」、」第二」、」第三」等的用詞，以修飾權利要求的元件，其本身並不意含及代表該請求元件有任何之前的序數，也不代表某一請求元件與另一請求元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的一請求元件得以和另一具有相同命名的請求元件能作出清楚區分。
圖1為本發明一實施例的具有電晶體陣列基板的液晶顯示面板的剖面示意圖。一顯示面板包括一第一基板s1、與第一基板s1相對設置的一第二基板s2和設置於第一基板s1與第二基板s2之間的一顯示介質層3。在一實施例中，第一基板s1例如是一電晶體陣列基板，第二基板s2例如是一彩色濾光基板，顯示介質層3例如是液晶層。在另一實施例中，第一基板s1例如是一電晶體陣列基板，第二基板s2例如是一透明基板，顯示介質層3例如是有機發光層。此實施例以源極電極和漏極電極(i.e.第二金屬層)直接形成於有源層上以位於通道區的兩側為例作第一基板s1的結構說明，但本發明並不以此種形態及繪示的細部結構為限。第二基板s2省略了其他元件。
第一基板s1包含設置在一基材10上的多個電晶體。基材10可以是由硬性材料(例如玻璃)或是軟性材料(例如塑膠)形成。如圖1所示，多個電晶體其中之一包含一柵極電極12設置在基材10上，一第一絕緣層13設置在柵極電極12上，一有源層14設置在第一絕緣層13上且有源層14包含一通道區ach，一源極電極15和一漏極電極16設置在有源層14上。根據實施例，源極電極15和漏極電極16中的至少一者包含至少兩層導電層。本實施例中，源極電極15和漏極電極16可兩者兼具實施例的兩層導電層的設計，然而本實施例並不以此為限。
有源層14可由金屬氧化物的材料形成，其金屬可包含銦、鎵、鋅、錫、鋁或上述的組合等，例如有源層14可以是氧化鋅(indiumzincoxide，izo)層、氧化銦鎵鋅(indiumgalliumzincoxide，igzo)層或氧化鋅錫(zinctinoxide，zso)層等等。另外，電晶體還包括一第二絕緣層18覆蓋源極電極15和漏極電極16，以及一第三絕緣層19形成於第二絕緣層18上。第一絕緣層13、第二絕緣層18和第三絕緣層19可以是單層或是多層結構。第一絕緣層13、第二絕緣層18和第三絕緣層19可使用有機或無機材料形成，有機材料可例如是全氟烷氧基樹脂(perfluoroalkoxy，pfa)，無機材料可例如是氧化物(例如，氧化矽、氧化鋁)、氮化物(例如，氮化矽)或氮氧化物(例如，氮氧化矽)等絕緣層材料製作。
如圖1所示，源極電極15包括設置在有源層14上的一第一導電層151以及設置在第一導電層151上的一第二導電層152，且第二導電層152與第一導電層151接觸，其中第二導電層152暴露出第一導電層151的部分上表面，以使第一導電層151於第二導電層152的邊緣處具有第一突出部1511朝向通道區ach延伸。
類似地，漏極電極16包括設置在有源層14上的一第一導電層161以及設置在第一導電層161上的一第二導電層162，且第二導電層162與第一導電層161接觸，其中第二導電層162暴露出第一導電層161的部分上表面，以使第一導電層161於第二導電層162的邊緣處具有第一突出部1611朝向通道區ach延伸。
一實施例中，雙層結構的源極電極15/漏極電極16例如是銅或鋁/鈦(titanium)或鉬(molybdenum)結構，亦即下層的第一導電層151/161可包括金屬鈦或鉬，上層的第二導電層152/162可包括金屬銅或鋁，下層金屬鈦或鉬於上層金屬銅或鋁的邊緣處具有第一突出部1511/1611。實施例可利用製作工藝條件的調節來達到應用產品所需的第一突出部1511/1611的狀態，例如第一突出部的長度和/或側邊角度等相關參數。
一實施例中，在蝕刻(例如溼蝕刻)源極電極15/漏極電極16(i.e.第二金屬層)的上層金屬時，可通過過度蝕刻的方式，由此暴露出下層金層的部分上表面，而達到實施例的下層金屬相較於上層金屬具有第一突出部1511/1611的設計，如此可避免在蝕刻(例如溼蝕刻或幹蝕刻)下層金屬時造成底切(undercut)的情況發生。根據實驗，溼蝕刻上層金屬時比預計的蝕刻時間多20％～100％，使得上層金屬(ex:cu)在退後的距離至少為其厚度的20％～100％，用於定義出下層金屬的突出部的長度。據此，一實施例中，第一突出部1511/1611的長度l15/l16可實質上大於等於第二導電層152/162的厚度(i.e.沿第二方向d2)t15/t16的20％。
再者，如上層的第二導電層152/162包括金屬銅(cu)，當沉積第二絕緣層18例如是二氧化矽(sio2)於有源層(ex:igzo)上方並覆蓋源極電極15和漏極電極16時，sio2會和銅形成氧化銅(cuo)，且氧化銅有可能濺到有源層(ex:igzo)14的通道區ach，而影響到有源層14的電子特性。因此實施例的下層金屬相較於上層金屬具有較長的第一突出部1511/1611可以防止上層金屬與絕緣層形成的氧化物進入通道區ach。
在此實施例中，通道區ach於第一方向d1上具有一通道長度lch，第一突出部1511/1611沿著第一方向d1朝向通道區ach延伸，如圖1所示。在本實施例中，第一方向d1指通道長度的方向，如圖1中的x方向。第一突出部1511/1611的長度l15/l16定義為沿著通道長度lch方向(i.e.第一方向d1)的長度。
另外，實施例的第一突出部1511/1611雖然可以防止氧化銅進入通道區ach，但第一突出部太長會增加源極電極15/漏極電極與下方柵極電極12重疊的面積，進而增加寄生電容如柵極/漏極電容(以下簡稱cgd)和柵極/源極電容(以下簡稱cgs)。其中cgd增加會增加像素的饋通電壓(feedthroughvoltage)，而cgs增加會增加數據線的rc(電阻值與電容值的乘積)負載。因此第一突出部1511/1611較佳的長度上限值可根據應用產品規格如電性要求和限制而做適當選擇。以下以一應用例做說明，但於該應用例中所提出的數值僅做參考之用，非限制本發明之用。
在一示例中，提出一邊緣場切換(fringefieldswitching，ffs)顯示技術的應用產品，其像素尺寸為21納米(nm)×63納米，讓tft開啟的正電壓vgh為16v，讓tft關閉的負電壓vgl為-12v，中間灰階允許的饋通電壓為-0.95v，漏極和柵極的寄生電容cgd於關閉時(cgd_off)為0.006皮法拉(picofarad，pf)於開啟時(cgd_on)為0.0066pf，存儲電容cs為0.193pf，液晶電容clc近似0pf。圖2a為一像素的電路圖，圖2b為圖2a的柵極走線打開時的等效電路圖，圖2c為圖2a的柵極走線關閉時的等效電路圖。根據圖2a-圖2c和電荷守恆：(vd1-vg1)*cgd+(vd1-vcom)*(cs+clc)＝(vd2-vg2)*cgd+(vd2-vcom)*(cs+clc)。
饋通電壓(vd2-vd1)可表示為下式(1)：
(vd2-vd1)＝(vg2-vg1)*cgd/(cgd+cs+clc)…(1)。
根據上述ffs應用產品的示例條件，可利用式(1)經計算得到實際的饋通電壓(vd2-vd1)，亦即(-12-16)*0.006/(0.006+0.193+0)＝-0.844221106(v)。
再利用式(1)和中間灰階允許的饋通電壓-0.95v(並帶入vg2＝-12,vg1＝16,cs＝0.193,clc＝0)，來推得可允許的最大寄生電容值cgd為0.006778189pf。
因此，在應用實施例的突出部設計於此示例的ffs應用產品時，可允許增加的寄生電容的比例為1.12969809(＝0.006778189/0.006)；即約113％。
圖3為一應用例中，實施例的第一突出部長度與增加的寄生電容比值的曲線圖。圖3中，x軸代表第一突出部長度，0代表沒有第一突出部形成。之後，將上述計算得到的可允許增加的寄生電容的比例約113％，對應圖3的第一突出部長度對應增加的寄生電容比值的曲線，得到可允許的第一突出部長度值約0.36微米(μm)。因此，在一實施例中，第一突出部1511/1611的長度l15/l16(如圖1所示的沿著通道長度lch方向(i.e.第一方向d1)的長度)實質上小於等於0.36微米。
但相關技術者當知，上述僅以一應用例來說明如何進行第一突出部的相關設計，本發明並不僅限於上述提出的數值或數值範圍。而是可根據應用產品規格如電性要求和限制做適當考慮(如上方計算方式)以定義出較適的第一突出部相關參數。
再者，在製作雙層結構的源極電極15/漏極電極16時，可使上下兩層的導電層具有不同傾斜角度的側邊。請參照圖4，其為本發明另一實施例的電晶體陣列基板的剖面示意圖。在一實施例中，製作雙層結構的源極電極15/漏極電極16時，可先利用溼蝕刻對上層的第二導電層152/162進行圖案化，再利用幹蝕刻對下層的第一導電層151/161進行圖案化，並使下層的第一導電層151/161於上層的第二導電層152/162的邊緣處形成第一突出部1511/1611。其中，如圖4所示，第一突出部1511/1611包含第一側邊1511b/1611b和第一底邊1511a/1611a，第二導電層152/162包含第二底邊152a/162a和第二側邊152b/162b，第二側邊152b/162b鄰近於通道區ach，其中第一側邊1511b/1611b和第一底邊1511a/1611a具有夾角θ1，實質上大於第二側邊152b/162b和第二底邊152a/162a的夾角θ2。
一實施例中，利用溼蝕刻對上層的第二導電層152/162進行圖案化，可得到夾角θ2約30度至60度之間；利用幹蝕刻對下層的第一導電層151/161進行圖案化，可得到夾角θ1大於80度。
另外，在一實施例中，可製作雙層結構的柵極電極12，且也具有類似的突出部設計，此可避免使柵極電極12的下層金屬(例如鈦，上層金屬例如銅)在圖案化時造成倒角的情況。請參照圖5，其為本發明又一實施例的電晶體陣列基板的剖面示意圖。如圖5所示，柵極電極12包括一下導電層121和一上導電層122，下導電層121設置在基材10上，上導電層122設置在下導電層121上，其中下導電層121於上導電層122的邊緣處具有一第二突出部1211突出於上導電層122。其餘元件請參照圖1及上述說明，在此不再贅述。
另外，在本實施例中，源極電極15和漏極電極16至少一者的下層金屬161遠離通道區ach處也可以形成突出部。例如圖5中源極電極15和漏極電極16在遠離通道區ach處各具有第三突出部1513和1613，其長度分別為l15e和l16e。類似地，第三突出部1513和1613的側邊和底邊的夾角也可大於源極電極15和漏極電極16的上層金屬162的側邊(遠離通道區ach)和底邊的夾角，其具體內容可參照上述的實施方式，在此不再贅述。
再者，考慮到源極電極15/漏極電極16的下層金屬除了產生倒角的情況外還要有效防止氧化銅濺到有源層(ex:igzo)14的通道區ach，實施例中可設計第一突出部1511/1611至少一者的長度l15/l16大於第二突出部1211的長度l12。例如圖5所示，源極電極15和漏極電極16的第一突出部1511、1611的長度l15、l16皆大於柵極電極12的第二突出部1211的長度l12。
另外，圖6a、圖6b分別為本發明可應用的兩種其他實施例的電晶體陣列基板的剖面示意圖。在此實施例中，源極電極15和漏極電極16中至少一者覆蓋有源層14的側邊14b。如圖6a、圖6b所示，源極電極15和漏極電極16所包括的第一導電層151和161覆蓋有源層14的側邊14b。而圖6a中，第一導電層151和161接近有源層14的側邊14b，上方的第二導電層152、162不會覆蓋對應有源層14側邊14b的位置，即第二導電層152、162的上表面152c、162c的側邊(圖6a的線段p1所指)尚未延伸至對應有源層14的側邊14b處。圖6b中，第二導電層152、162則皆覆蓋對應有源層14側邊14b的位置，即第二導電層152、162的上表面152c、162c的側邊(圖6b的線段p2所指)延伸至對應有源層14的側邊14b處；因此，如於xz平面朝第二導電層152、162的方向觀看，則第二導電層152、162的邊緣超過有源層14的側邊14b。
上述各個實施例中，有源層14的長度例如可超過柵極電極12的長度。以圖1的實施例為例，有源層14於遠離通道區ach的邊緣超過柵極電極12的邊緣，且兩者的邊緣具有第一距離dis-1。另外，位於有源層14上方的源極電極15和漏極電極16至少一者於遠離通道區ach的邊緣也可超過柵極電極12的邊緣，且兩者的邊緣具有第二距離dis-2，其中第二距離dis-2小於等於第一距離dis-1。圖1繪示第二距離dis-2小於第一距離dis-1，然本實施例並不以此為限。
由於實施例中，有源層14於遠離通道區ach的邊緣超過柵極電極12的邊緣，此超出的區域並未被柵極電極12遮住且會照射到背光。在本實施例有源層14可為金屬氧化物的材料形成(例如igzo)，其材料特性容易受到背光的影響使得半導體特性偏嚮導電性，因此有源層14於超過柵極電極12的邊緣的區域(即第一距離dis-1涵蓋的區域)的阻抗會小於有源層14的通道區ach的阻抗。另外，源極電極15和漏極電極16超出柵極電極12的邊緣的區域(即第二距離dis-2涵蓋的區域)與有源層14其阻抗低的區域(即第一距離dis-1涵蓋的區域)直接接觸，因此歐姆接觸(ohmiccontact)也可增加。
根據上述，本發明提出的電晶體陣列基板及應用的顯示面板，其電晶體陣列基板上具有雙層結構的第二金屬層的設計，可有效防止金屬氧化物滲入通道區的相關層，提升陣列基板的電子特性及其穩定度，進而提高應用產品的良率。而如上所述，可適當調整實施例的突出部的相關參數(例如第一突出部1511/1611的長度和/或側邊角度等相關參數)，以符合應用產品的電性需求，因此上述提出的各種數值僅為舉例說明，非限制之用。再者，應用實施例所製得的電晶體陣列基板除了仍可達到穩定優異的電子特性，符合一般應用產品的需求，也與現有製作工藝相容性高，十分適合量產。
綜上所述，雖然已結合以上實施例揭露了本發明，然而其並非用以限定本發明。本發明所屬技術領域中熟悉此技術者，在不脫離本發明的精神和範圍內，可作各種的更動與潤飾。因此，本發明的保護範圍應以附上的權利要求所界定的為準。