用於測試和微調集成電路(開關控制電路)的電路的製作方法

2023-09-24 11:40:30

專利名稱：用於測試和微調集成電路(開關控制電路)的電路的製作方法
技術領域：
本發明涉及測試和微調集成電路的電路，尤其涉及用於在集成電路中的開關控制的電路。
背景技術：
在集成電路中，測試電路用於進行測試和微控調節。例如，在新的晶片中的非易失性存儲器可以具有五千耐久周期的初始耐久性，各個周期包括一個抹去步驟(釋放電子)和一個編程步驟(捕獲電子)。通過控制在各個周期中進入到非易失性存儲器單元的浮置柵極的電子數量，就有可能顯著地提高非易失性存儲器的耐久性。進入到浮置柵極的電子數量可以通過改變位線和字線的電壓來調節。因此，通過精確調節位線和字線的電壓，就能夠提高非易失性存儲器的耐久性。


圖1示出了用於控制快閃記憶體器件的字線12的電壓的測試電路。該測試電路是由一組具有不同阻值的電阻器R1，R2，...，Rn和熔絲模塊10所構成。在測試電路中的各個電阻器都與NMOS電晶體F1，F2，...，Fn的漏極相連接。各個NMOS電晶體的源極連接到接地點，而各個NMOS電晶體的柵極連接到熔絲模塊10。NMOS電晶體具有熔絲激發的開關的功能，即，取決於熔絲模塊10所輸出的信號，它可以把它的對應的電阻器連接到接地點或者與接地點斷開。仔細地選擇電阻器R1，R2，...，Rn，可以提供一組字線電壓的增量。為了能夠獲得所需的字線電壓12，可以使用迭代處理方式，使得NMOS電晶體F1，F2，...，Fn可以各個個別激發或者成組地激發，直至在輸出12可以檢測到所需要的字線電壓。
目前，熔絲模塊電路10可以使用非易失性存儲器單元來實現，其中，除了非易失性存儲器單元具有耐久性問題之外，還需要支持電路系統諸如充電泵和計時電路等支持電路，這些電路會佔用可貴的晶片空間。因此，就希望熔絲模塊電路10沒有耐久性問題並且不需要過多的支持電路。
發明的概述本發明可以通過多個觸發器的輸出來控制多個開關。觸發器可以串聯方式相連接，其中，狀態可以通過鏈中的第一觸發器的輸入端移進到各個觸發器。或者，各個觸發器的狀態也可以單獨載入。各個觸發器中的狀態可以從它的輸出端施加到用作開關的對應的電晶體的柵極。第一觸發器的輸入端可以連接到兩輸入端的多路轉換器，其中，該多路轉換器的第一輸入端連接到一數據輸入端，以達到將狀態移進觸發器鏈中，並且多路轉換器的第二輸入端連接到最後一個觸發器的輸出，從而在讀出期間為狀態提供返迴路徑。
附圖的簡要描述圖1示出了現有技術用於非易失性存儲器的微調電路的電路圖。
圖2示出了本發明的熔絲模塊電路的較佳實施例的電路圖。
圖3示出了本發明的熔絲模塊電路的另一較佳實施例的電路圖。
本發明的較佳實施例在圖2中，示出了一系列觸發器30，32，...，34，它們相互連接以使得各個在前的觸發器30的輸出連接到後續觸發器32的輸入。觸發器的內容可以通過具有兩輸入端的多路轉換器36的數據輸入端38串行移進。各個觸發器的輸出連接到一個單獨的開關，這些開關可以採用NMOS電晶體F1，F2，...，Fn方式來形成，如同圖1所示。
為了讀取觸發器，觸發器的內容可以通過最後一個觸發器34的輸出40串行移出。為了能夠在讀出後重新載入內容，所讀出的內容可通過將最後一個觸發器34的輸出40與兩輸入端的多路轉換器36的第二輸入相連接的返迴路徑重新周期返回給觸發器。在讀出期間，在多路轉換器36的SEL輸入端上的一適當選擇的信號將Data讀出端40與第一觸發器30的輸入相連接，從而為觸發器的被讀出的內容提供一返迴路徑。
當晶片上電時，並且在觸發器載入之前，開關F1，F2，...，Fn需要設置成有設定或預置條件，以便於晶片能夠正確地工作。圖3示出了本發明的一較佳實施例，其中，採用附加電路系統來為觸發器30，32，...，34的輸出提供一組預置值的設置。在圖3中，各個觸發器的輸出連接到一個PMOS電晶體60的漏極和一個NMOS電晶體62的漏極，這兩個電晶體構成了電晶體對50，52，...，54。PMOS電晶體60的源極連接到電源Vcc，而NMOS電晶體62的源極連接到接地點。取決於所需要的預置數值，電晶體的柵極可連接到一預置線(默認線)56，負預置線58，電源或者接地點。在圖3中，示出了在第一MOS電晶體對50中的NMOS電晶體62的柵極連接到接地點，而PMOS電晶體60的柵極連接到負預置線58。如圖所示，由於在上電期間預置線56帶有邏輯1，所以負預置線58就帶有邏輯0。因此，一旦上電之後，在第一電晶體對50中的PMOS電晶體60將第一觸發器30的輸出與電源Vcc相連接。在圖3中，在第二電晶體對52中的PMOS電晶體60的柵極連接到Vcc，而NMOS電晶體62的柵極連接到預置線56。一旦上電之後，預置線56使得NMOS電晶體62導通，從而將第二觸發器32的輸出與接地點相連接。通過向開關F1，F2，...，Fn提供預置數值，MOS電晶體對50，52，...，54就能夠允許晶片適當地上電。一旦晶片上電之後，在預置線56和58上的數值將被反轉，從而使得MOS電晶體對50，52，...，54與觸發器的輸出相斷開。之後，通過在SEL端上的合適信號，所需要的數據通過多路轉換器36的數據(Data)端38移進觸發器FF1，FF2，...，FFn。
以上所揭示的實施例包括以串聯方式連接的多個觸發器，從而允許觸發器狀態的輸入可以由一個信號輸入端來輸入。然而，本發明也可以具有多個沒有連接的觸發器，而將它們的輸出連接到多個開關F1，F2，...，Fn以及將它們的輸入端連接到並行的輸入端，其中被提供著各個觸發器的狀態。
除了用於微調字線的電壓，本發明也可以用於其它微調和測試應用。例如，本發明所揭示的「熔絲」模塊電路可以用於選擇電容器數值，以便於控制電壓泵的強度，或者它可以用於為晶片選擇不同的密度，例如，在1Mbit晶片中的512K密度或者1M密度。
權利要求
1.一種用於微調電壓輸出的電路，包括一組電阻器，以並聯的方式連接於所述電壓輸出，各個電阻器通過開關電晶體連接到接地點；以及，一組觸發器，連接於所述開關電晶體的柵極，其中，各個所述開關電晶體的狀態可由一相應觸發器中的狀態來建立，其中可根據所述觸發器中的狀態將一個或多個電阻器連接到接地點。
2.如權利要求1所述電路，其特徵在於，所述觸發器的數據輸出還連接到一設定或預置值產生部件，所述部件向所述電晶體開關的柵極提供預置信號。
3.如權利要求2所述觸發器控制開關，其特徵在於，所述預置值產生部件包括第一預置信號線和第二預置信號線，所述第二預置信號線保持帶有與所述第一預置信號線互補的信號，所述第一和第二預置信號線通過緩衝部件選擇性地連接到所述觸發器的數據輸出。
4.如權利要求3所述觸發器控制開關，其特徵在於，所述緩衝部件是一MOS電晶體。
5.如權利要求1所述觸發器控制開關，其特徵在於，所述多個電晶體開關的柵極連接到以移位寄存器方式設置的多個觸發器的數據輸出。
6.一種開關控制電路，它包括N個數量的觸發器，各個觸發器具有一輸入端和一輸出端，其中N是大於1的任意數，所述觸發器以串聯方式連接到，以構成一觸發器鏈，其第一觸發器的輸入用作所述觸發器鏈的輸入，而最後一個觸發器的輸出用作所述觸發器鏈的輸出；其中，所述觸發器鏈的輸入連接到一多路轉換器的輸出，所述多路轉換器具有控制端、一第一輸入端和一第二輸入端；所述多路轉換器的第一輸入端連接到數據輸入端，而所述第二輸入端連接到所述觸發器鏈的輸出，其中，所述觸發器通過所述多路轉換器的第一輸入端移進數據來進行編程，其中，所述觸發器的輸出連接於多個開關的控制端，使得在所述觸發器的輸出上的信號激發或除去所述開關的激發。
7.如權利要求6所述開關控制電路，其特徵在於，所述各個觸發器的輸出還連接於一NMOS電晶體和一PMOS電晶體的漏極，形成了作為電晶體對輸出的公共節點，所述PMOS電晶體的源極連接到電源，而所述NMOS電晶體的源極接地，所述NMOS電晶體的柵極連接到接地點或者第一預置線，而所述PMOS電晶體的柵極連接到接電源或者第二預置線，所述第一預置線帶有邏輯「1」的預置信號，並通過一個反相器連接到所述第二預置線，其中對於所需要的預置值輸出邏輯數值為「1」來說，所述PMOS和NMOS電晶體對的柵極分別連接到所述第二預置線和所述接地點，而對於所需要的預置值輸出邏輯數值為「0」來說，所述PMOS和NMOS電晶體對的柵極連接到所述電源和所述第一預置線。
全文摘要
一種用於集成電路的測試和微調節的開關控制電路，它包括一系列以串聯方式連結在一起的觸發器(30，32，...，34)。觸發器的內容可以從鏈中的第一個觸發器(30)的輸入(38)移進。各個觸發器的輸出分別連接到單獨的電晶體開關(F
文檔編號H03K17/62GK1839545SQ200480023789
公開日2006年9月27日 申請日期2004年6月7日 優先權日2003年6月25日
發明者P·S·吳, K·K·葉, J·孫 申請人:愛特梅爾股份有限公司