含有摻雜高－k側壁隔片的場效應電晶體的漏極/源極延伸結構的製作方法
2023-09-24 05:51:30 2
專利名稱：含有摻雜高－k側壁隔片的場效應電晶體的漏極/源極延伸結構的製作方法
技術領域：
本發明一般涉及集成電路製造，特別是涉及需要高度摻雜的淺結(shallow junctions)、諸如金屬氧化物半導體(MOS)電晶體結構的高度複雜的場效應電晶體的製造。
背景技術：
按比例縮小單個電路組件的特徵尺寸的不斷努力驅使集成電路的製造方法持續地以幾種方式改進。目前以及在可預見的將來，由於矽基片的高度可獲得性和過去數十年已發展建立起的成熟的過程技術，大部份集成電路是以矽器件為基礎，並將保持這種情況。在增加封裝密度和提高性能上，發展集成電路的關鍵問題在於按比例縮小電晶體組件，諸如MOS電晶體組件，以提供生產現代的中央處理單元(CPU)和存儲器件所必須的大量的電晶體組件。製造具有縮小尺寸的場效應電晶體的一個重要方面是減小柵電極的長度，該柵電極控制著分隔電晶體的源區和漏區的導電溝道(conducive channel)的形成。電晶體組件的源區和漏區是導電的半導體區域，其摻雜劑的導電類型與諸如基片或井區(well region)的周圍結晶有源區(active region)中的摻雜劑相反。
雖然為獲得較小和較快速的電晶體組件而縮減柵極長度是必須的，但是，縮減柵極長度並且維持適當的電晶體性能會額外涉及許多問題。此方面的一個挑戰性任務是提供淺結區，即源區和漏區，這些區域卻呈現高導電性，而使得從溝道至源區和漏區的各自接觸區域傳輸電荷載流子的電阻率降至最小。通常通過離子注入(ion implantation)來滿足淺結的高導電性的需求，以獲得具有在橫向和深度方向變化的濃度特性曲線(profile)的高摻雜劑濃度。然而，將高劑量的摻雜劑引入結晶的基片區域會對晶體結構產生重大損傷，因此需要一次或多次的退火循環以激活摻雜劑，也就是將摻雜劑置於晶體位置，並恢復(cure)重大的晶體損傷。然而，摻雜劑濃度受到退火循環電激活摻雜劑能力的限制。此能力又受到摻雜劑在矽晶體中的固溶度(solid solubility)的限制。而且，除了激活摻雜劑和恢復晶體損傷外，在退火期間還會發生不想要的摻雜劑擴散，而導致摻雜劑濃度特性曲線變「模糊」。為了更詳細地解釋所涉及的問題，現參照圖1a-1d說明用來形成常規場效應電晶體的典型常規的過程流程。
圖1a示意了中間製造階段的電晶體結構100的橫截面。電晶體結構100包括基片101，該基片101一般為矽基片或包括矽層的基片，在基片101中的有源區103由淺溝道隔離(shallow trench isolation，STI)102所包圍。柵電極105形成在有源區103上並由柵極絕緣層106分隔開。值得注意的是前面所提及的柵極長度是圖1a中柵電極105的橫向尺度。在柵極絕緣層106下方的有源區103部分代表溝道區域104，該溝道區域104位於源極和漏極的延伸區108之間，該延伸區也可稱為「尖端(tip)」區。
如圖1a所示的電晶體結構100的典型工藝流程可包括下列過程步驟。通過複雜的光刻、蝕刻和沉積方法形成淺溝道隔離102之後，執行注入過程以在有源區103內產生所需的摻雜劑濃度特性曲線(未顯示)。其後，通過先進的氧化和/或沉積方法來形成具有所需厚度的柵極絕緣層106，該厚度與柵電極105的柵極長度相匹配。然後，通過先進的光刻和蝕刻技術從多晶矽層形成柵電極105的圖形。接著，執行參考數字107所指示的離子注入，將所需導電性類型的摻雜劑引入到有源區103中而形成延伸區108。如前文中所提及的，按比例縮小柵電極105的柵極長度也需要提供作為淺摻雜區域的延伸區108，該淺摻雜區域具有如109所示的深度，對於約30-200納米(nm)範圍的柵極長度其深度大約在10-100nm的範圍。因此，離子注入107依照所使用的摻雜劑的類型採用相對較低的能量和高劑量以在延伸區108內提供所需的高摻雜劑濃度。
圖1b示意了高級製造階段中的電晶體結構100。一般由二氧化矽或氮化矽所形成的側壁隔片(spacers)110形成在柵電極105的側壁。通過自對準沉積和各向異性蝕刻技術來形成側壁隔片110，以作為用於形成源區和漏區111的後續的離子注入過程112的注入掩模。
如前所述，在源區和漏區111以及延伸區108中需要高摻雜劑濃度，致使在注入過程107、112期間產生了嚴重的晶體損傷。因此，一方面通常需要諸如快速熱退火的熱處理，以激活摻雜劑原子並充分地再結晶源區和漏區111以及延伸區108中的受損傷的結構。然而，在高摻雜劑濃度下，矽晶體中摻雜劑的固溶度會限制快速熱退火循環的電激活。此外，摻雜劑很容易就擴散入有源區103中不想要的晶體區而明顯地減損電晶體的性能。另一方面，在源區和漏區111以及延伸區108內有效地重建晶體結構需要在足夠長的時間段內具有相對較高的溫度，這卻會過度增加摻雜劑的擴散。因此，關於激活和恢復電晶體結構100須作權衡處理。特別是當器件尺寸縮小至柵極長度為100nm或甚至更小時，由於不充分地激活摻雜劑和/或由於擴散模糊了摻雜劑濃度特性曲線致使導電性下降而導致電晶體性能衰退的問題會更為突出。
圖1c示意了完成製造過程之後的電晶體結構100。在柵電極105以及漏區和源區111之上形成金屬矽化物區115，可包含矽化鈷或任何其它合適的難熔金屬的矽化物。形成的接觸線(contact line)113與漏區和源區111相接觸，以提供與進一步的電路組件(未顯示)或其它互聯線(未顯示)的電接觸。
形成金屬矽化物區115一般涉及適當的難熔金屬的沉積和隨後的適當設計的退火循環，即便當高度摻雜時，所獲得的金屬矽化物區115的薄層電阻(sheet resistance)也遠低於矽。接觸線113的形成是通過沉積電介質層(為了方便而未顯示)和將該電介質層形成通孔，隨後用金屬填充該通孔，其中在填充大批金屬之前通常先形成薄的阻擋層和附著層(barrier and adhesion layers)。
在電晶體結構100的運作期間，可給接觸線113施加電壓，相應地給柵電極105施加控制電壓，而使得在N溝道電晶體的情況下，在溝道區域104中形成主要包括如114所示的電子的薄溝道，其中，如前所述，電晶體的性能主要依賴於從溝道104至延伸區域108的過渡電阻(transition resistance)和區域108的薄層電阻，因為在此區域基本上沒有金屬矽化物形成。由於形成延伸區108以及漏區和源區111很困難，也就是存在沒有充分恢復的晶格損傷和限制的激活摻雜劑濃度，而使得器件性能退化，特別是對於極度按比例縮小的電晶體組件100，由此部分地抵銷了一般由縮小集成電路的電路組件而所得到的好處。
有鑑於上述問題，因此需要一種形成場效應電晶體結構的改進技術，可避免或至少明顯地減少上面所指出的問題。
發明內容
本發明一般依賴於這樣一個事實，即形成在柵電極側壁的用高介電常數(permittivity)電介質材料所製成的側壁隔片可以促進下層導電區域中的電荷載流子積聚(accumulation)，如計算機模擬所示。該有利效應可結合通過摻雜劑從側壁隔片的電介質材料向外擴散入下面的延伸區而獲得的高摻雜劑濃度，因而避免了注入步驟並顯著地改進了電晶體組件的整體導電性。
依照本發明的一個示意性實施方案，一種形成場效應電晶體的方法包括在基片上形成摻雜的高-k電介質層，該基片包括形成在有源區之上的並由柵極絕緣層分隔開的柵電極。對基片進行熱處理，以將摻雜劑從高-k電介質層擴散到有源區而形成延伸區。將高-k電介質層形成圖形以在柵電極的側壁形成側壁隔片，並用該側壁隔片作為注入掩模來進行注入過程以形成源區和漏區。
依照本發明的另一個示意性實施方案，一種形成場效應電晶體的方法包括進行離子注入過程以在基片的有源區中形成源區和漏區，該基片包括形成在有源區之上的並由柵極絕緣層分隔開的柵電極，其中柵極電極具有形成在側壁上的作為注入掩模的側壁隔片。接著，除去側壁隔片並形成摻雜的高-k電介質層。然後對基片進行熱處理以將摻雜劑從高-k電介質層擴散到下層區域，由此也至少部分地激活由注入過程所引入的原子。此外，將高-k電介質層形成圖形以在柵電極上形成高-k的側壁隔片。
依照本發明的又一個示意性實施方案，一種在電介質區域下方形成淺導電的摻雜半導體區域的方法包括在含有半導體區域的基片上形成電介質層，其中電介質層包括鉭(tantalum)和/或鋯(zirconium)和/或鉿(hafnium)和/或鑭(1anthanum)和/或釔(yttrium)和/或鍶(strontium)的氧化物。將摻雜劑引入到電介質層中，並退火基片以將摻雜劑擴散入半導體區域。然後將電介質層形成圖形以在摻雜的半導體區域上形成電介質區域，其中在外部電場的存在下增強了電介質區域下方的電荷載流子積聚。
依照本發明的另一個示意性實施方案，一種場效應電晶體包括形成在半導體有源區之上的並由柵極絕緣層分隔開的柵電極。在柵電極的側壁上和半導體區域的一部分上形成摻雜的高-k電介質隔片組件。在至少一部分隔片組件和半導體區域間的界面上，隔片組件中的摻雜劑濃度等於或高於半導體區域中的摻雜劑濃度。
通過參照下面的說明和附圖可了解本發明，其中相同的參考數字代表相同的組件，以及其中圖1a-1c示意了電晶體結構在典型的常規工藝流程的各製造階段期間的橫截面圖；以及圖2a-2f示意了依照本發明的示意性實施方案，以電晶體結構為形式的半導體結構在各製造階段期間的橫截面圖。
雖然本發明易受到許多不同的變更和其它形式的影響，但是其特定的實施方案已在圖中示例顯示並在此給予了詳細說明。然而，應了解的是，此處對特定實施方案的說明並不是要限制本發明於所公開的特定形式，相反，本發明意在涵括由隨附的權利要求所界定的本發明的精神及範圍之內的所有的變更、等效及選擇。
具體實施例方式
下面說明本發明的示意性實施方案。為了清楚起見，本說明書並未將實際實施本發明的所有特徵都作了說明。當然，應當了解，在開發任何此種實際的實施方案時，必須作出許多與實施相關的決定以達到開發者的特定目標，諸如符合與系統相關及與商業相關的限制條件，而這些限制條件會隨著實施的不同而有所變化。此外，應當了解，這種開發工作可能是複雜而又耗時的，然而，對從本發明的公開中獲益的本領域的普通技術人員而言，不過是一種常規的工作。
現在參照附圖來說明本發明。雖然圖中的半導體器件的不同區域和結構具有非常精確、明顯的外形與輪廓，但是本領域的技術人員知道，實際上，這些區域和結構並不象圖中所示的那麼精確。此外，相比於所製造的器件上的那些特徵或區域的尺寸，圖中所畫出的種種特徵和摻雜區的相對尺寸可能會被誇大或縮小。不過，包括了附圖用以說明與解釋本發明的示意性實施例。應以相關領域的技術人員所認定的意義來理解和解釋本文中的詞彙與措詞。本文前後一致使用的術語以及措詞並非暗示該術語或措詞的特別的定義，也就是與本領域的技術人員理解的普通慣用的含義所不同的定義。如果一個術語或措詞具有特別的含義，也就是不同於技術人員所理解的含義時，本說明書將會以定義的方式來清楚地闡明這樣一個特別的定義，直接且明確地提供該術語或措詞的特別的定義。
參照圖2a-2f，現在進一步說明本發明的示意性實施方案，其中得到一個具有高摻雜劑濃度而晶體損傷又最小的半導體區域，在高摻雜半導體區域之上提供電介質層，而使得在外部電場存在時，由於增加了介電常數而增加了電荷載流子的積聚。在這一方面，術語「高-k」電介質層或材料是指介電常數超過一般所使用的二氧化矽和氮化矽電介質材料的介電常數的任何材料，而二氧化矽和氮化矽的介電常數依賴於形成電介質層的過程技術，可以在約3.5至7.5的範圍。因此，在下面的說明書以及隨附的權利要求中，除非有特別的說明，術語「高-k」是指相對介電常數約為8和以上。要更進一步強調的是，可有利地利用本發明來形成場效應電晶體，尤其是用於具有比常規器件更高導電性的改進的延伸區。然而，本發明的原理也可應用來形成需要在相對較淺的摻雜半導體區域中具有高導電性的其它電路組件。
圖2a示意了包括基片201的電晶體結構200，該基片可為矽基片、絕緣體上矽(SOI)基片或任何其它適當的基片，只要能包含有源區203即可。有源區203由隔離結構202所包圍，該隔離結構202在本例中是以淺溝道隔離(STI)結構的形式來設置的。例如包括多晶矽或任何其它適當的柵電極材料的柵電極205形成在有源區203之上，並由柵極絕緣層206所分隔開。柵電極205的橫向尺寸，稱為柵極長度，大致上定義了在有源區203中的溝道長度204。在一些實施方案中，柵極長度在約30-200nm的範圍。再者，在電晶體結構200之上形成電介質層220，設計其厚度以便在隨後的過程步驟中形成側壁隔片組件。電介質層220包括諸如鉭、鋯、鉿和類似元素的氧化物或矽化物的高-k材料，其相對介電常數通常為約10-20或更高。其它適當的高-k材料可包括由鑭、釔、鍶和類似元素所形成的氧化物，其相對介電常數大於20。電介質層220進一步包括所需導電性類型的摻雜劑221，諸如砷和/或磷原子作為N型摻雜劑，或硼和/或銦原子作為P型摻雜劑。在一個特定的實施方案中，摻雜劑221在電介質層220中的濃度落在摻雜劑221在電介質層220材料中的固溶度的範圍，甚至可以更高。然而，在其它實施方案中，調整摻雜劑221的濃度至進一步加工半導體結構200所需的任何適當的水平。
製造如圖2a所示的半導體結構200的典型工藝流程可包括下列過程。有源區203、隔離結構202、柵極絕緣層206和柵電極205的形成可涉及與參照圖1a已說明的基本上相同的步驟。然後與常規的工藝流程相反，通過任何適當的沉積方法，諸如化學氣相沉積(CVD)或物理氣相沉積(CVD)過程，來沉積包含高-k材料的電介質層220。在電介質層220沉積期間，可控制沉積氣氛使得以所需的濃度將摻雜劑221引入到電介質層220中。例如，可加入任何包括摻雜劑的前體(precursor)氣體到沉積氣氛中，其中，舉例而言，控制各個前體氣體的流率以最終獲得所需的摻雜劑濃度。
在其它的實施方案中，可依照已有的沉積方案(recipe)來進行電介質層220的沉積，隨後，可通過任何適當的技術而將摻雜劑221引入到電介質層220中。例如，可進行注入過程而將摻雜劑221引入到電介質層中。在其它的實施方案中，可在電介質層220上形成其它的擴散層(未顯示)，然後通過退火電晶體結構200將摻雜劑221引入到電介質層220中。不管選用什麼方法，引入摻雜劑後電介質層220中的摻雜劑濃度可約為1019-1021原子/立方釐米(atoms/cm3)。
其後，可通過進行熱處理將一部分摻雜劑221引入到有源區203中，例如，依賴於電介質層220所使用的材料、摻雜劑221的類型、摻雜劑221所需的穿透深度等等，將基片在約800-1200℃範圍內的溫度退火約10秒鐘至30分鐘。
摻雜劑221向外擴散入有源區203，如參考數字222所示，使得有源區203通過電介質層220中摻雜劑濃度所控制的過程以及主要是退火循環的過程參數而建立所需的摻雜劑濃度，並且基本上不會損傷到有源區203的晶體結構。
圖2b示意了完成熱處理以將摻雜劑221引入有源區203而形成延伸區208的電晶體結構200。在一些實施方案中，摻雜劑濃度大約為1019-5×1020原子/立方釐米。依據常規的各向異性蝕刻過程，在柵電極205的側壁上形成側壁隔片210。
圖2c示意了處於更進一步製造狀態的電晶體結構200。由參考數字212所示，通過注入過程而在有源區203中形成源區和漏區211。如前所述，通過進行注入過程212而將所需導電性類型的摻雜劑引入到有源區203的特定深度，以便形成部分在延伸區208中和其下方的源區和漏區211，並獲得特定的電晶體性能所需的摻雜劑濃度特性曲線。依賴於摻雜劑的類型，諸如砷、磷、硼、銦和類似元素，用來摻雜漏區和源區211的典型能量可約在30-90keV的範圍，而其劑量可約在1015-1016離子/平方釐米(ion/cm2)的範圍。
在離子注入212之後進行熱處理，以激活由注入212所引入的摻雜劑並恢復由離子轟擊所造成的晶格損傷。舉例而言，可在約900-1200℃範圍內的溫度進行退火過程約10-300秒。在該退火循環期間，可引入更多的摻雜劑221到延伸區208中，和/或延伸區208中的摻雜劑也被激活，也就是，轉移到晶格位置。值得注意的是，一般的退火循環是在熱平衡狀況下進行的，所以可獲得的摻雜劑激活由有源區203結晶區域中的摻雜劑的固溶度所決定，除非進行的是不平衡的退火過程，諸如雷射退火等。通過從電介質層220和/或隔片組件210引入摻雜劑221能在延伸區208中提供相當高的摻雜劑濃度，而使得至少由隔片210所覆蓋的延伸區208呈現最小的晶體損傷，因此相比於常規器件呈現出顯著改進的導電性，即便摻雜的程度會如同常規器件一樣受到固溶度的限制，這是因為顯著地減少了由未恢復的結晶缺陷造成的電荷載流子散射，這在下文中將作更詳細的說明。
圖2d示意了完成的電晶體結構200。金屬矽化物區215形成在柵電極205以及源區和漏區211的上部。另外，提供了接觸線213，用於將源區和漏區211與其它電路組件(未顯示)和/或其它的導電線(未顯示)電連接起來。
形成如圖2d所示的電晶體結構200的過程步驟可與已參照圖1c所述的過程步驟相似，故此處省略了相應的說明。
在工作時，施加到柵電極205的控制電壓和通過接觸線213施加到源區和漏區211的相應的工作電壓在源極和漏極間的溝道區204中建立了電流流動，如214所示。為了方便，顯示了一個N型場效應電晶體，應了解的是，基本上相同的標準可適用於P溝道電晶體。如前所述，延伸區208的一部分230中的減少的缺陷率由於減少了電荷載流子散射而導致導電性增強。而且，側壁隔片210的高介電常數使得與下方延伸區208的電容耦合增強，因此促進了部分230中的電荷載流子積聚。由於延伸區208中可在固溶度範圍內的高摻雜劑濃度和增強的電容耦合，因此電荷載流子濃度可以遠超過由固溶度所決定的數量級，該數量級通常是在3×20每立方釐米的範圍。因此，即便延伸區208中的摻雜劑濃度與常規器件的相當，本發明還可改進電荷載流子密度，其中減少的缺陷水平也對增強導電性有貢獻。這樣可具有極淺的延伸區208而不會減損電晶體的性能。
圖2e是部分230的放大示意圖。從圖2e可以看出，由於擴散機制，在隔片組件210和延伸區208的界面222附近的摻雜劑221濃度基本上等於或高於延伸區208中相應的摻雜劑濃度。當將摻雜劑221向外擴散入延伸區208的退火循環時間足夠長以至於「耗盡」隔片組件210(或電介質層220(圖2a))並且在延伸區208內積聚摻雜劑直到在界面222處大約達到平衡時，可以在界面222的兩側獲得基本上相等的濃度。尤其是，當隔片組件210中的初始摻雜劑濃度超過隔片材料和下方有源區203的固溶度的限制時，可通過將摻雜劑221擴散入延伸區208而獲得有源區203和大約是固溶度量級的高摻雜劑濃度。另外，在常規的工藝流程中，由於不希望的摻雜劑的向外擴散，諸如在形成漏區和源區後用於激活摻雜劑和恢復晶體損傷的所需的退火循環通常會減少延伸區中的摻雜劑濃度。然而，依照本發明的上述示意性實施方案，由於界面222處的高摻雜劑濃度，這些退火循環期間的摻雜劑濃度可以基本上維持或甚至可以增加，因為只要摻雜的隔片組件210中的濃度高於下層延伸區208的濃度，該摻雜的隔片組件210就會持續地提供摻雜劑221。
值得注意的是，在上述的示意性實施方案中，摻雜劑221向外擴散入有源區203基本上發生在從電介質層220(圖2a)到下方基片區域。在其它實施方案中，可能認為更可取的是，首先將電介質層220形成圖形而不進行任何退火循環，並在形成隔片組件210後將摻雜劑221引入到有源區203，例如在形成源區和漏區211的注入過程212(圖2c)之後的所需的退火循環期間。
在本發明的其它示意性實施方案中，在形成延伸區208之前可先形成源區和漏區211，這可以通過形成相應的側壁隔片組件(未顯示)，該側壁隔片組件可包括諸如二氧化矽和/或氮化矽的常規低-k材料，並在用於形成源區和漏區211的離子注入過程之後去除該側壁隔片。然後，可如參照圖2a所述的那樣繼續過程，其中，可採用獨立的或用於激活源區和漏區211中的摻雜劑的共同的退火循環來從電介質層220和/或隔片組件210引入摻雜劑221(注意圖2c所示的注入過程212就不再需要了)。
圖2f顯示了依照本發明進一步的示意性實施方案的在早期製造階段中的電晶體結構200。電晶體結構200與圖2a所示的結構十分相似，並額外地包括形成在電介質層220下方的阻擋層225。阻擋層225可包括低-k材料，該低-k材料具有防止層膜220的電介質材料過度擴散到下方的有源區203和/或鄰接的柵電極205的優越特性，而不會過度地減慢摻雜劑221到有源區203的擴散。例如，一些包含在電介質層220中的高-k組件在高溫時也許不十分穩定，或許傾向於很容易地就擴散。因此，阻擋層225可以充足地防止這些阻件擴散入鄰近區域中。可有利地選擇阻擋層225的厚度，以便提供充分的阻擋性能而不會過度地減損由電介質層220和阻擋層225所形成的層膜堆疊的整體介電常數。在一些實施方案中，具有3-10nm厚度的二氧化矽和/或氮化矽層可足以防止高-k材料擴散入鄰近區域中。另外，在其它實施方案中，阻擋層225可以在形成層膜225期間摻雜，或保持不摻雜，直到進行從電介質層220引入摻雜劑221至有源區203的退火循環為止。
上面所公開的特定的實施方案僅僅用於示意，因為可以用不同而又等效的方式來修改和實施本發明，而這些方式對於已了解本說明的本領域的技術人員而言是顯而易見的。例如，上面提出的過程步驟可以用不同的順序來進行。另外，除了下面的權利要求中說明的之外，並不欲對其中所示的構建或設計的細節作限制。因此，很明顯，可以改變或修改上面所公開的特定的實施方案，而所有此等變化都被認為是在本發明的精神和範圍之內。由此，提出下面的權利要求的保護。
權利要求
1.一種形成場效應電晶體的方法，所述方法包括在基片201上形成摻雜的高-k電介質層220，所述基片包括形成在有源區203之上的並由柵極絕緣層206分隔開的柵電極205；對所述基片進行熱處理，使摻雜劑從所述高-k電介質層220擴散入所述有源區203以形成延伸區208；將所述高-k電介質層220形成圖形以在所述柵電極205的側壁形成側壁隔片210；以及用所述側壁隔片210作為注入掩模來進行離子注入過程212，以形成所述場效應電晶體的源區和漏區211。
2.如權利要求1所述的方法，其中，形成所述摻雜的高-k電介質層220包括在存在至少一種摻雜劑材料時沉積所述高-k電介質層220。
3.如權利要求1所述的方法，其中，形成所述摻雜的高-k電介質層220包括沉積所述高-k電介質層220和通過離子注入和從犧牲層擴散中的至少一種而將摻雜劑引入到所述高-k電介質層220。
4.如權利要求1所述的方法，其中所述摻雜的高-k電介質層220的摻雜劑濃度大約為摻雜劑在所述高-k電介質層中的固溶度的範圍或者更高。
5.如權利要求1所述的方法，其中，在熱處理所述基片之前，先將所述高-k電介質層206形成圖形。
6.如權利要求1所述的方法，其中所述基片201在所述離子注入過程212之後進行熱處理，以便同時激活由所述離子注入過程212所引入的摻雜劑和恢復晶格損傷。
7.如權利要求1所述的方法，進一步包括在形成所述高-k電介質層220之前先形成電介質阻擋層。
8.如權利要求1所述的方法，其中，熱處理所述基片201是在約800-1200℃範圍的溫度。
9.如權利要求8所述的方法，其中所述熱處理的時間是在約10秒至30分鐘的範圍。
10.如權利要求1所述的方法，其中所述高-k電介質層220包括鉭、鋯、鉿、鑭、釔和鍶中的至少一種的氧化物和矽化物中的一種。
11.一種形成場效應電晶體的方法，所述方法包括進行離子注入過程212以在基片201中所形成的有源區203中形成源區和漏區211，所述基片包括形成在所述有源區203上的並由柵極絕緣層206分隔開的柵電極205，所述柵電極205具有形成在其側壁上的側壁隔片；去除所述側壁隔片；在所述基片上形成摻雜的高-k電介質層220；退火所述基片，以從所述摻雜的高-k層220引入摻雜劑到所述有源區；以及將所述高-k電介質層220形成圖形，以在所述柵電極205的側壁上形成高-k側壁隔片210。
12.如權利要求11所述的方法，其中，退火所述基片201而激活在所述離子注入過程期間所引入的摻雜劑，並至少部分地恢復由所述離子注入過程所引起的晶格損傷。
13.如權利要求11所述的方法，其中，形成所述摻雜的高-k電介質層220包括在存在至少一種摻雜劑材料時沉積所述高-k電介質層220。
14.如權利要求11所述的方法，其中，形成所述摻雜的高-k電介質層220包括沉積所述高-k電介質層220和通過離子注入和從犧牲層擴散中的至少一種而將摻雜劑引入到所述高-k電介質層。
15.如權利要求11所述的方法，其中所述摻雜的高-k電介質層220的摻雜劑濃度大約為摻雜劑在所述高-k電介質層220中的固溶度的範圍或者更高。
16.如權利要求11所述的方法，其中，在退火基片之前，先將所述高-k電介質層220形成圖形。
17.一種場效應電晶體，包括形成在有源半導體區域203上的並由柵極絕緣層204分隔開的柵電極205，所述有源半導體區域具有摻雜劑濃度；以及形成在所述柵電極205的側壁和所述有源半導體區域的一部分之上的摻雜的高-k電介質隔片組件210；其中，在所述高-k電介質隔片組件210和所述有源半導體區域間的一部分界面上的摻雜劑濃度等於或高於所述有源半導體區域203中的所述摻雜劑濃度。
全文摘要
場效應電晶體柵電極上的高－k電介質隔片組件和通過摻雜劑從高－k隔片組件向下面的半導體區域擴散而形成的延伸區一起增加了延伸區的電荷載流子密度。這樣可以克服延伸區的電荷載流子密度大約限於摻雜劑的固溶度這一情況，從而在不過度減損電晶體性能的情況下允許有極淺的延伸區。
文檔編號H01L29/78GK1720607SQ200380104614
公開日2006年1月11日 申請日期2003年11月6日 優先權日2002年11月29日
發明者T·費烏德爾, M·霍斯特曼, K·維喬雷克, S·克呂格爾 申請人:先進微裝置公司