半導體器件的製造方法與流程
2023-10-20 18:19:58
本發明涉及半導體器件的製造方法、程序、存儲介質及襯底處理系統。
背景技術：
近年來，半導體器件具有高集成化的傾向，隨之圖案尺寸顯著地變微細化。微細化的圖案經由硬掩膜或抗蝕層等的形成工序、光刻工序、蝕刻工序等形成，在其形成時，謀求圖案線寬不產生偏差。這是因為圖案線寬的偏差會導致半導體器件的特性的偏差。
然而，由於加工上的問題，半導體器件上所形成的電路等的圖案線寬有時會發生偏差。尤其，在具有被微細化的圖案的半導體器件中，該偏差對半導體器件的特性帶來很大影響。
技術實現要素：
因此，本發明的目的在於提供一種能夠抑制半導體器件的特性產生偏差的技術。
根據本發明的一個方式，提供一種技術，其具有：
研磨工序，對具有凸構造的襯底的形成在該凸構造側的第一含矽層進行研磨；
取得工序，取得在所述研磨工序之後的所述第一含矽層的面內的膜厚分布數據；
運算工序，基於所述膜厚分布數據，針對具有所述第一含矽層和第二含矽層的層疊膜，運算出使該層疊膜的所述襯底的中心側的膜厚與所述襯底的外周側的膜厚之差減小的處理數據，其中，所述第二含矽層由與該第一含矽層不同的化合物形成在該第一含矽層上；以及
處理工序，供給處理氣體來形成所述第二含矽層，並且每當形成所述第二含矽層時，基於所述處理數據，以使所述襯底的中心側的所述處理氣體的活性種的濃度和所述襯底的外周側的所述處理氣體的活性種的濃度不同的方式使所述處理氣體活化，來修正所述層疊膜的膜厚的工序。
發明的效果
根據本發明，能夠抑制半導體器件的特性產生偏差。
附圖說明
圖1是表示本發明的一實施方式的半導體器件的製造方法的順序的流程圖。
圖2是例示了在本發明的一實施方式中被處理的晶片的說明圖，圖2的(A)是表示形成在晶片上的構造體的一部分的立體圖，圖2的(B)是圖2的(A)的α-α』的剖視圖。
圖3是例示了本發明的一實施方式中的晶片的處理狀態的說明圖，圖3的(A)是形成了柵極絕緣膜的狀態的圖，圖3的(B)是形成了第一含矽層的狀態的圖，圖3的(C)是進行了針對第一含矽層的研磨的狀態的圖。
圖4是表示在本發明的一實施方式中所使用的CMP裝置的概要結構例的說明圖。
圖5是表示在本發明的一實施方式中所使用的CMP裝置所具有的研磨頭及其周邊構造的結構例的說明圖。
圖6是例示了本發明的一實施方式中的研磨後的第一含矽層的膜厚分布的說明圖。
圖7是表示本發明的一實施方式中的第二含矽層形成後的膜結構的一例的說明圖，圖7的(A)是從上方側觀察形成了第二含矽層之後的晶片的圖，圖7的(B)是圖7的(A)的α-α』的剖視圖。
圖8是表示本發明的一實施方式中的第二含矽層的膜厚分布的一例的說明圖。
圖9是表示本發明的一實施方式中的第二含矽層形成後的膜結構的另一例的說明圖，圖9的(A)是從上方側觀察形成了第二含矽層之後的晶片的圖，圖9的(B)是圖9的(A)的α-α』的剖視圖。
圖10是表示本發明的一實施方式中的第二含矽層的膜厚分布的其他例的說明圖。
圖11是表示本發明的一實施方式的襯底處理系統的結構例的框圖。
圖12是表示本發明的一實施方式的襯底處理系統中的處理動作例的順序的流程圖。
圖13是示意地表示本發明的一實施方式中使用的襯底處理裝置的結構例的說明圖。
圖14是示意地表示本發明的一實施方式中使用的襯底處理裝置的襯底支承部的結構例的說明圖(其1)。
圖15是示意地表示本發明的一實施方式中使用的襯底處理裝置的襯底支承部的結構例的說明圖(其2)。
圖16是示意地表示本發明的一實施方式中使用的襯底處理裝置的氣體供給部的結構例的說明圖。
圖17是示意地表示本發明的一實施方式中使用的襯底處理裝置的控制器的結構例的說明圖。
圖18是表示本發明的一實施方式中使用的襯底處理裝置中的處理動作例的順序的流程圖。
圖19是表示本發明的一實施方式中使用的襯底處理裝置所進行的調整(tuning：調節)的一具體例的圖表(chart)。
圖20是表示本發明的一實施方式的晶片處理狀態的第一具體例的說明圖(其1)，圖20的(A)是從上方側觀察晶片的圖，圖20的(B)是圖20的(A)的α-α』的剖視圖。
圖21是表示本發明的一實施方式的晶片處理狀態的第一具體例的說明圖(其2)，圖21的(A)是從上方側觀察晶片的圖，圖21的(B)是圖21的(A)的α-α』的剖視圖。
圖22是表示本發明的一實施方式的晶片處理狀態的第一具體例的說明圖(其3)，圖22的(A)是從上方側觀察晶片的圖，圖22的(B)是圖22的(A)的α-α』的剖視圖。
圖23是表示與本發明的一實施方式對比的第一比較例中的晶片處理狀態的說明圖，圖23的(A)是從上方側觀察晶片的圖，圖23的(B)是圖23的(A)的α-α』的剖視圖。
圖24是表示與本發明的一實施方式對比的第二比較例中的晶片處理狀態的說明圖，圖24的(A)是從上方側觀察晶片的圖，圖24的(B)是圖24的(A)的α-α』的剖視圖。
圖25是表示與本發明的一實施方式對比的第三比較例中的晶片處理狀態的說明圖，圖25的(A)是從上方側觀察晶片的圖，圖25的(B)是圖25的(A)的α-α』的剖視圖。
圖26是表示本發明的其他實施方式中使用的襯底處理裝置所進行的調整(調節)的一具體例的圖表(其1)。
圖27是表示本發明的其他實施方式中使用的襯底處理裝置所進行的調整(調節)的一具體例的圖表(其2)。
圖28是表示本發明的其他實施方式中使用的襯底處理裝置所進行的調整(調節)的一具體例的圖表(其3)。
圖29是表示本發明的其他實施方式中使用的襯底處理裝置所進行的調整(調節)的一具體例的圖表(其4)。
圖30是表示本發明的其他實施方式中使用的襯底處理裝置所進行的調整(調節)的一具體例的圖表(其5)。
圖31是表示本發明的其他實施方式中使用的襯底處理裝置所進行的調整(調節)的一具體例的圖表(其6)。
圖32是表示本發明的其他實施方式中使用的襯底處理裝置所進行的調整(調節)的一具體例的圖表(其7)。
圖33是表示本發明的其他實施方式中使用的襯底處理裝置所進行的調整(調節)的一具體例的圖表(其8)。
圖34是表示本發明的其他實施方式的襯底處理系統的結構例的說明圖。
其中，附圖標記說明如下
121控制器，121a CPU，121b RAM，121c存儲裝置，121d I/O埠，200晶片，2001凸構造，2001a凸構造表面，2002凹構造，2002a凹構造表面，2004柵極絕緣膜，2005poly-Si(多晶矽)層(第一含矽層)，2006SiN(氮化矽)層(第二含矽層)，201處理空間(處理室)，202處理容器，210襯底支承部(襯託器)，212襯底載置臺，213加熱器，213a第一加熱器，213b第二加熱器，219偏壓調整部，219a第一偏壓電極，219b第二偏壓電極，220a第一阻抗調整部，220b第二阻抗調整部，221排氣口，241a氣體導入口，242共用氣體供給管，243第一氣體供給部，244第二氣體供給部，245第三氣體供給部(吹掃氣體供給部)，248清潔氣體供給部，250a第一線圈，250d第一匹配器，250c第一高頻電源，250b第二線圈，250e第二匹配器，250f第二高頻電源，250g第一電磁鐵(上部電磁鐵)，250i第一電磁鐵電源，250h第二電磁鐵(側方電磁鐵)，250j第二電磁鐵電源，250k遮磁板，251第一等離子體生成區域，252第二等離子體生成區域，253第三等離子體生成區域，254第四等離子體生成區域，283外部存儲裝置，285接收部，600襯底處理系統，601上位裝置，602柵極絕緣膜形成裝置，603第一含矽層形成裝置，604CMP裝置，605膜厚測定裝置，606襯底處理裝置，607膜厚測定裝置，608塗布裝置，609曝光裝置，610顯影裝置，611蝕刻裝置，615網絡線路，6001控制器，6001a CPU，6001b RAM，6001c存儲裝置，6001d I/O埠，6003外部存儲裝置
具體實施方式
以下，參照附圖說明本發明的實施方式。
(1)半導體器件的製造方法
首先，對本發明的半導體器件的製造方法進行說明。這裡，作為所製造的半導體器件列舉FinFET(Fin Field Effect Transistor：鰭式場效應電晶體)，並進行以下的說明。
(FinFET製造的概要)
FinFET例如具有形成在300mm的被稱為晶片的晶片襯底(以下簡稱為「晶片」)上的凸構造(鰭式構造)，如圖1所示，該FinFET至少是按照經由柵極絕緣膜形成工序(S101)、第一含矽層形成工序(S102)、研磨工序(S103)、膜厚測定工序(S104)、第二含矽層形成工序(S105)、根據需要進行的膜厚測定工序(S106)、圖案形成工序(S109)的順序被製造的。以下，對這些各工序(S101～S109)進行說明。
(柵極絕緣膜形成工序：S101)
在柵極絕緣膜形成工序(S101)中，例如，對於具有圖2所示的構造體的晶片200，形成柵極絕緣膜。
晶片200由矽等構成，在其一部分形成有作為溝道的凸構造(鰭式構造)2001。凸構造2001以規定間隔設置有多個。凸構造2001是通過將晶片200的一部分圖案形成(蝕刻)而形成的。
此外，在本實施方式中，為便於說明，將晶片200上沒有凸構造2001的部分稱為凹構造2002。即，晶片200至少具有凸構造2001和凹構造2002。另外，在本實施方式中，為便於說明，將凸構造2001的上表面稱為凸構造表面2001a，將凹構造2002的上表面稱為凹構造表面2002a。
在位於相鄰的凸構造2001之間的凹構造表面2002a上，形成有用於對凸構造2001進行電絕緣的元件隔離膜2003。元件隔離膜2003由例如氧化矽膜構成。
柵極絕緣膜的形成是使用柵極絕緣膜形成裝置進行的。即，在形成柵極絕緣膜時，向柵極絕緣膜形成裝置送入具有上述構造體的晶片200。此外，柵極絕緣膜形成裝置只要是能夠形成薄膜的已知的單片式(single wafer)裝置即可，這裡省略詳細說明。
在柵極絕緣膜形成裝置中，如圖3的(A)所示，形成了例如由氧化矽膜(SiO2膜)等的電介質構成的柵極絕緣膜2004。形成時，向柵極絕緣膜形成裝置供給含矽氣體(例如HCDS(六氯乙矽烷)氣體)和含氧氣體(例如O3氣體)。而且，通過使它們發生反應，來形成柵極絕緣膜2004。像這樣，柵極絕緣膜2004形成在晶片200的凸構造2001這一側，即分別形成在凸構造表面2001a上和凹構造表面2002a的上方。形成後，從柵極絕緣膜形成裝置送出晶片200。
(第一含矽層形成工序：S102)
在第一含矽層形成工序(S102)中，如圖3的(B)所示，在柵極絕緣膜2004上形成第一含矽層2005。
第一含矽層2005的形成是使用第一含矽層形成裝置進行的。即，在形成第一含矽層2005時，向第一含矽層形成裝置送入從柵極絕緣膜形成裝置送出的晶片200。此外，第一含矽層形成裝置只要是一般的單片CVD(Chemical Vapor Deposition：化學氣相沉積)裝置即可，這裡省略詳細說明。
在第一含矽層形成裝置中，例如，將由poly-Si(多晶矽)構成的第一含矽層(以下也將第一含矽層簡稱為「poly-Si層」)2005形成在柵極絕緣膜2004上。形成時，供給乙矽烷(Si2H6)氣體。然後，通過對其熱分解，來形成poly-Si層2005。像這樣形成的poly-Si層2005由沉積在凸構造表面2001a上的膜部分即poly-Si層2005a和形成在凹構造表面2002a上的膜部分即poly-Si層2005b構成。形成後，從第一含矽層形成裝置送出晶片200。
此外，第一含矽層(poly-Si層)2005作為用於製造FinFET的虛設柵電極而形成，在進行了後述的圖案形成之後，最終被除去。
(研磨工序：S103)
在研磨工序(S103)中，進行對於第一含矽層(poly-Si層)2005的研磨。
如上所述，在晶片200上存在凸構造2001和凹構造2002。由此，在第一含矽層形成工序(S102)中形成的poly-Si層2005的表面的高度在襯底面內不同。具體來說，從凹構造表面2002a到凸構造2001上的poly-Si層2005a的表面之間的高度變得比從凹構造表面2002a到凹構造表面2002a上的poly-Si層2005b的表面的高度高。
但是，就poly-Si層2005而言，從與後述的曝光工序、蝕刻工序的任意一方或雙方的關係來看，應該使poly-Si層2005a的部分的高度和poly-Si層2005b的部分的高度一致。
因此，在研磨工序(S103)中，如圖3的(C)所示，研磨poly-Si層2005的表面，使得在poly-Si層2005a的部分和poly-Si層2005b的部分不產生高度差。
對於poly-Si層2005的研磨是使用CMP(Chemical Mechanical Polishing：化學機械研磨)裝置進行的。即，在對於poly-Si層2005的研磨時，向CMP裝置送入從第一含矽層形成裝置送出的晶片200。
CMP裝置如圖4所示地具有研磨盤401和安裝在其上表面上的研磨布402。研磨盤401與未圖示的旋轉機構連接，在研磨晶片200時，沿圖中的箭頭406的方向旋轉。
另外，CMP裝置具有配置在與研磨布402相對的位置的研磨頭403。研磨頭403經由與其上表面連接的軸404與未圖示的旋轉機構/上下驅動機構連接，在研磨晶片200時，沿圖中的箭頭407的方向旋轉。
然後，CMP裝置具有供給漿料(研磨劑)的供給管405。在研磨晶片200期間，從供給管405向研磨布402供給漿料。
在這樣構成的CMP裝置中，如圖5所示，研磨頭403具有頂環403a、固定環403b及彈性墊403c。而且，構成為，所研磨的晶片200的外周側被固定環403b包圍，並且通過彈性墊403c將該晶片200向研磨布402按壓。另外，在固定環403b上，從該固定環403b的外側到內側，形成有供漿料通過的槽403d。槽403d與固定環403b的形狀相匹配地呈圓周狀地設置有多個。在固定環403b的內側，藉助該槽403d將未使用的新鮮的漿料和已使用的漿料進行替換。
這裡，對上述結構的CMP裝置中的處理動作進行說明。
在CMP裝置中，向研磨頭403內送入晶片200後，從供給管405供給漿料，並且使研磨盤401及研磨頭403旋轉。由此，漿料流入固定環403b，研磨晶片200上的poly-Si層2005的表面。也就是說，CMP裝置如圖3的(C)所示地以使poly-Si層2005a的部分的高度和poly-Si層2005b的部分的高度一致的方式，進行對於poly-Si層2005的表面的研磨。這裡的高度是指poly-Si層2005a和poly-Si層2005b各自的表面(上端)的高度。而且，若研磨了規定的時間，則從CMP裝置送出晶片200。
然而，在CMP裝置中，了解到即使以使poly-Si層2005a的部分的高度和poly-Si層2005b的部分的高度一致的方式進行研磨，在晶片200的面內，也會出現研磨後的poly-Si層2005的高度(膜厚)不一致的情況。具體來說，如圖6所示了解到，成為晶片200的外周側的表面的膜厚比中心側的表面小的膜厚分布(圖中的「分布A」)，或者，成為晶片200的中心側的表面的膜厚比外周側的表面小的膜厚分布(圖中的「分布B」)。
這樣的膜厚分布的偏差會產生導致經由後述的曝光工序和蝕刻工序等形成的圖案線寬出現偏差的問題。另外，由此引起柵電極寬度的偏差，其結果為，引起FinFET的製造成品率的降低。
關於這點，本申請發明人進行了認真研究，其結果為，弄清了分布A、分布B分別具有以下所述的原因。
分布A的原因是對於晶片200的漿料的供給方法導致的。如上所述，被供給到研磨布402的漿料經由固定環403b從晶片200的周圍供給。由此，在進行了對於晶片200外周側的研磨之後的漿料流入晶片200的中心側，而另一方面，有未使用的漿料流入晶片200外周側。未使用的漿料的研磨效率高，從而導致晶片200的外周側與中心側相比被更多地研磨。由此可知，poly-Si層2005的膜厚分布成為分布A。
分布B的原因是由固定環403b的磨損引起的。利用CMP裝置研磨多片晶片200時，被按壓在研磨布402上的固定環403b的前端磨損，與槽403d和/或研磨布402的接觸面發生變形。由此，有時本來應被供給的漿料未被供給到固定環403b的內周側。這樣的情況下，在晶片200的外周側沒有漿料供給，從而晶片200的中心側的研磨量變多，外周側成為未被研磨的狀態。由此可知，poly-Si層2005的膜厚分布成為分布B。
分布A或分布B的膜厚分布如上所述地是由CMP裝置的構造引起的，但變更CMP裝置的構造並不一定容易。
因此，在本實施方式中，對於在研磨工序(S103)中實施了研磨之後的poly-Si層2005，進行膜厚測定工序(S104)和第二含矽層形成工序(S105)，由此修正poly-Si層2005的膜厚分布的偏差。
(膜厚測定工序：S104)
在膜厚測定工序(S104)中，針對在研磨工序(S103)中實施了研磨之後的第一含矽層(poly-Si層)2005，測定其膜厚，從該測定結果取得與poly-Si層2005的面內的膜厚分布相關的數據(以下簡稱為「膜厚分布數據」)。
膜厚的測定是使用膜厚測定裝置進行的。即，在測定poly-Si層2005的膜厚時，向膜厚測定裝置送入從CMP裝置送出的晶片200。這裡的膜厚是指例如從凹構造表面2002a到poly-Si層2005表面為止的高度。此外，膜厚測定裝置無論光學式或接觸式都可以，只要是一般的結構即可，這裡省略詳細說明。
在膜厚測定裝置中，當送入經由研磨工序(S103)之後的晶片200後，針對該晶片200上的poly-Si層2005，至少測定包含晶片200的中心側及外周側在內的多個位置的膜厚(高度)，由此取得poly-Si層2005的面內的膜厚分布數據。通過進行這樣的測定，可知該poly-Si層2005的經過了研磨工序(S103)之後的膜厚分布是分布A還是分布B。然後，若通過測定取得了膜厚分布數據，則從膜厚測定裝置送出晶片200。
由膜厚測定裝置得到的膜厚分布數據至少發送到該膜厚測定裝置的上位裝置。另外，可以經由上位裝置發送到後述的執行第二含矽層形成工序(S105)的襯底處理裝置。由此，上位裝置(在被發送到襯底處理裝置的情況下也包含該襯底處理裝置)能夠取得來自膜厚測定裝置的膜厚分布數據。
(第二含矽層形成工序：S105)
在第二含矽層形成工序(S105)中，在實施了研磨之後的poly-Si層2005上，形成由與poly-Si層2005不同的化合物形成的第二含矽層。在此，在第二含矽層形成工序(S105)中，每當形成第二含矽層時，基於在膜厚測定工序(S104)中的測定結果即膜厚分布數據，決定用於修正poly-Si層2005的面內的膜厚分布的偏差的處理條件。然後，根據所決定的處理條件，向poly-Si層2005上形成第二含矽層。由此，如詳細情況在後面說明的那樣，在poly-Si層2005上形成有第二含矽層的層疊膜被進行了使其表面高度在晶片200的中心側和外周側一致的膜厚修正。
第二含矽層的形成是使用如下的襯底處理裝置進行的，即該襯底處理裝置能夠一邊遵照基於膜厚分布數據決定的處理條件一邊進行成膜處理。即，在形成第二含矽層時，向襯底處理裝置送入從膜厚測定裝置送出的晶片200。此外，關於襯底處理裝置的具體結構及處理動作，詳細情況在後面說明。
在襯底處理裝置中，如圖7所示，例如，將由與構成poly-Si層2005的poly-Si不同的化合物即SiN(氮化矽)構成的第二含矽層(以下也將第二含矽層簡稱為「SiN層」)2006形成在poly-Si層2005上。在形成後，從襯底處理裝置送出晶片200。
SiN層2006比poly-Si層2005堅固，是作為具有與poly-Si層2005不同的蝕刻率的膜而形成的。由此，SiN層2006作為例如蝕刻止擋膜或研磨止擋膜等的硬掩膜來使用。另外，在形成鑲嵌布線的情況下，也可以作為屏障絕緣膜來使用。
此外，SiN層2006作為例如硬掩膜使用，從而在進行了後述的圖案形成之後，最終被除去。
然而，每當形成SiN層2006時，基於在膜厚測定工序(S104)中得到的膜厚分布數據，以修正(調節)研磨後的poly-Si層2005的面內的膜厚分布的偏差的方式，決定用於形成SiN層2006的處理條件。這裡，修正(調節)是指針對poly-Si層2005和SiN層2006的層疊膜，使中心側的膜厚和外周側的膜厚之差變小。因此，例如，以針對poly-Si層2005的膜厚小的位置而使SiN層2006的膜厚變大、針對poly-Si層2005的膜厚大的位置而使SiN層2006的膜厚變小的方式決定處理條件。
具體來說，例如圖8所示，若poly-Si層2005的膜厚分布是分布A，則以成為SiN層2006的外周側的膜厚大且中心側的膜厚小的目標膜厚分布A』的方式，決定用於形成SiN層2006的處理條件。
根據這樣的處理條件形成的SiN層2006如圖7所示地其表面的高度在面內一致。更詳細來說，形成在晶片200的外周側的膜部分即SiN層2006b的高度H1a和形成在晶片200的中心側的膜部分即SiN層2006a的高度H1b一致。這裡的「高度」是指從凹構造表面2002a到SiN層2006的表面為止的距離。
另外，相反地，例如圖10所示，若poly-Si層2005的膜厚分布是分布B，則以成為SiN層2006的外周側的膜厚小且中心側的膜厚大的目標膜厚分布B』的方式，決定用於形成SiN層2006的處理條件。
根據這樣的處理條件形成的SiN層2006如圖9所示地其表面的高度在面內一致。更詳細來說，形成在晶片200的外周側的膜部分即SiN層2006b的高度H1a和形成在晶片200的中心側的膜部分即SiN層2006a的高度H1b一致。
以上，在第二含矽層形成工序(S105)中，利用作為硬掩膜發揮功能的SiN層2006，修正(調節)研磨後的poly-Si層2005的面內的膜厚分布的偏差。
(膜厚測定工序：S106)
在第二含矽層形成工序(S105)之後，接著，也可以進行膜厚測定工序(S106)。
在膜厚測定工序(S106)中，針對poly-Si層2005和SiN層2006的層疊膜，測定其膜表面的高度。具體來說，以膜表面在面內的高度是否一致即SiN層2006是否成為目標的膜厚分布的方式形成，由此確認poly-Si層2005的面內的膜厚分布的偏差是否被修正(調節)。這裡的「高度一致」不限於高度完全一致的情況，只要是在對後來進行的圖案形成工序(S109)等沒有影響的範圍內即可，高度也可以有差異。
層疊膜的膜表面的高度的測定是使用膜厚測定裝置進行的。即，在測定層疊膜的膜表面的高度時，向膜厚測定裝置送入從襯底處理裝置送出的晶片200。此外，膜厚測定裝置無論光學式或接觸式都可以，只要是一般的結構即可，這裡省略詳細說明。
在膜厚測定裝置中，在送入經過了第二含矽層形成工序(S105)之後的晶片200時，針對形成在該晶片200上的poly-Si層2005和SiN層2006的層疊膜，至少測定包含晶片200的中心側及外周側在內的多個位置的膜厚(高度)。通過進行這樣的測定，可知poly-Si層2005和SiN層2006的層疊膜的膜表面在面內的高度是否一致。然後，在測定之後，從膜厚測定裝置送出晶片200。此外，由膜厚測定裝置通過測定得到的數據被發送到該膜厚測定裝置的上位裝置。
這樣的測定的結果，晶片200的面內的高度的分布只要在規定範圍內即可，具體來說只要是在對後來進行的圖案形成工序(S109)等中沒有影響的範圍內即可，然後移至圖案形成工序(S109)。此外，在預先得知膜厚分布成為規定的分布的情況下，也可以省略膜厚測定工序(S106)。
(圖案形成工序：S109)
在圖案形成工序(S109)中，對於poly-Si層2005和SiN層2006的層疊膜進行圖案形成。具體來說，按照在層疊膜的表面上塗布抗蝕材料並形成抗蝕膜的塗布工序、以規定圖案曝光抗蝕膜的曝光工序、進行用於除去被曝光的抗蝕膜中的感光部或未感光部的顯影的顯影工序、將顯影后的抗蝕膜作為掩膜來蝕刻層疊膜的蝕刻工序的順序進行處理，來對於層疊膜進行圖案形成。
此外，關於圖案形成工序(S109)，列舉其具體例及比較例，並在後面說明詳細情況。
(2)襯底處理系統
接著，針對具有執行上述半導體器件的製造方法的裝置組而成的襯底處理系統即本發明的襯底處理系統進行說明。
如上所述，從柵極絕緣膜形成工序(S101)到圖案形成工序(S109)為止的各工序(S101～S109)分別使用不同的裝置進行。這些裝置組可以分別獨立地工作，但也可以考慮使它們協作而作為一個系統發揮功能。以下，將具有這些裝置組地構成的一個系統稱為「襯底處理系統」。
(系統整體的構成例)
如圖11所示，這裡列舉的襯底處理系統600具有控制系統整體的上位裝置601。另外，襯底處理系統600具有：實施柵極絕緣膜形成工序(S101)的柵極絕緣膜形成裝置602；實施第一含矽層形成工序(S102)的第一含矽層形成裝置603；實施研磨工序(S103)的CMP裝置604；實施膜厚測定工序(S104)的膜厚測定裝置605；實施第二含矽層形成工序(S105)的襯底處理裝置606；實施膜厚測定工序(S106)的膜厚測定裝置607；以及實施圖案形成工序(S109)的圖案形成裝置組608、609、610、611……。在圖案形成裝置組608、609、610、611……中包含：實施塗布工序的塗布裝置608；實施曝光工序的曝光裝置609；實施顯影工序的顯影裝置610；實施蝕刻工序的蝕刻裝置611……。而且，襯底處理系統600具有用於在各裝置601、602、603……之間進行信息的收發的網絡線路615。
此外，襯底處理系統600所具有的各裝置601、602、603……還能夠適當地選擇來構成。例如，若有功能冗長的裝置，也可以集成為一個裝置來構成襯底處理系統600。另外，也可以考慮不在系統內管理襯底處理系統600中的處理動作，而是利用其他系統來進行管理。在該情況下，襯底處理系統600也可以經由更上位的網絡616與其他系統進行信息傳遞。
在以上結構的襯底處理系統600中，上位裝置601具有控制各裝置601、602、603……之間的信息傳遞的控制器6001。
控制器6001作為系統內的控制部(控制單元)發揮功能，並由具有CPU(Central Processing Unit：中央處理器)6001a，RAM(Random Access Memory：隨機存儲器)6001b、存儲裝置6001c及I/O(輸入輸出)埠6001d的計算機裝置構成。RAM6001b、存儲裝置6001c及I/O埠6001d構成為能夠經由未圖示的內部總線與CPU6001a進行數據交換。存儲裝置6001c由例如快閃記憶體或HDD(Hard Disk Drive：硬碟驅動器)等構成，以能夠讀取的方式存儲各種程序(例如，控制計算機裝置的動作的控制程序、用於執行特定目的的應用程式等)。在RAM6001b中，確保了臨時保持由CPU6001a讀出的程序和數據等的存儲區域(工作區域)。
另外，構成為在控制器601上能夠連接有例如構成為觸摸板等的輸入輸出裝置6002、外部存儲裝置6003。而且，在控制器601上設置有經由網絡與系統外的其他裝置等收發信息的收發部6004。
在這樣結構的控制器601中，CPU6001a從存儲裝置6001c讀出並執行控制程序，並且與來自輸入輸出裝置6002的操作命令的輸入等相應地從存儲裝置6001c讀出各種應用程式(例如，對襯底處理裝置606發出動作命令的程序等)。然後，CPU6001a根據讀出的程序的內容，控制各裝置602，603……的信息傳遞動作。
此外，控制器6001考慮由專用的計算機裝置構成，但不限於此，也可以由通用的計算機裝置構成。例如，準備存儲有上述程序的外部存儲裝置(例如，磁帶、軟盤或硬碟等的磁碟、CD或DVD等的光碟、MO等的光磁碟、USB存儲器或存儲卡等的半導體存儲器)6003，通過使用該外部存儲裝置6003將該程序安裝到通用的計算機裝置等，能夠構成本實施方式的控制器6001。另外，用於向計算機裝置供給程序的方法，也不限於通過外部存儲裝置6003供給的情況。例如，也可以使用網際網路或專用線路等的通信單元，不經由外部存儲裝置6003供給程序。此外，存儲裝置6001c或外部存儲裝置6003採用計算機能夠讀取的存儲介質構成。以下，還將其簡單地總稱為「存儲介質」。此外，在本說明書中，在使用存儲介質這樣的術語的情況下，存在僅包含存儲裝置6001c單體的情況、僅包含外部存儲裝置6003單體的情況或者包含它們雙方的情況。另外，在本說明書中，在使用程序這樣的術語的情況下，存在僅包含控制程序單體的情況、僅包含應用程式單體的情況或者包含它們雙方的情況。
(系統中的處理動作例)
這裡，使用圖12針對以上述方式構成的襯底處理系統600中的處理動作例的順序、尤其針對上位裝置601基於從膜厚測定裝置605接收的數據(膜厚分布數據)來控制襯底處理裝置606中的處理的情況下的動作例的順序進行說明。此外，關於與系統內的處理動作例的順序中的已說明的各工序(圖1中的S101～S104、S106、S109)相同的內容，在圖中標註相同的附圖標記，這裡省略說明。
在襯底處理系統600中，膜厚測定裝置605實施膜厚測定工序(S104)後，由該膜厚測定裝置605得到的膜厚分布數據被發送到上位裝置601。當從膜厚測定裝置605接收到膜厚分布數據時，上位裝置601的控制器6001進行以下說明的膜厚分布判斷工序(J100)。作為膜厚分布判斷工序(J100)，與所取得的膜厚分布數據的內容相應地具有第一膜厚分布判斷工序(J101)、第二膜厚分布判斷工序(J102)和第三膜厚分布判斷工序(J103)。
(第一膜厚分布判斷工序：J101)
在第一膜厚分布判斷工序(J101)中，針對所取得的膜厚分布數據的內容，判斷膜厚分布是否在規定的範圍內，即判斷是否需要對於膜厚分布的偏差進行修正(調節)。該判斷只要通過如下方式進行即可：例如基於所取得的膜厚分布數據，算出poly-Si層2005的膜厚(高度)的最大值和最小值之差(參照圖8、10中的虛線箭頭)，並將該算出結果與限定規定範圍的閾值進行比較。
在其結果為判斷為差在閾值的範圍內、膜厚分布在規定的範圍內的情況下，不需要對於膜厚分布的偏差進行修正(調節)。由此，控制器6001將晶片200搬運到襯底處理裝置606，並且對於指示如下的處理條件的數據(以下，簡稱為「處理條件數據」)進行運算，即，在利用該襯底處理裝置606形成SiN層2006時的不對膜厚分布進行修正而在面內成為均勻(平坦)的處理條件。然後，通過將該運算結果即處理條件數據發送到襯底處理裝置606，使襯底處理裝置606執行在成為平坦的膜厚分布的處理條件下的第二含矽層形成工序F(S105F)。
另一方面，若膜厚分布不在規定的範圍內，則控制器6001接著移至第二膜厚分布判斷工序(J102)。
(第二膜厚分布判斷工序：J102)
在第二膜厚分布判斷工序(J102)中，針對膜厚分布不在規定範圍內的膜厚分布數據，判斷該膜厚分布是否與分布A相當，即判斷如何對於膜厚分布的偏差進行修正(調節)。該判斷只要通過如下方式進行即可：基於例如所取得的膜厚分布數據，在晶片200的中心側和外周側比較poly-Si層2005的膜厚(高度)，判斷中心側是否比外周側大。
在其結果為判斷為中心側比外周側大即poly-Si層2005的膜厚分布與分布A相當的情況下，控制器6001將晶片200搬運到襯底處理裝置606，並且對於在利用該襯底處理裝置606形成SiN層2006時的膜厚分布成為目標膜厚分布A』這樣的處理條件數據進行運算(例如參照圖8)。然後，通過將該運算結果即處理條件數據發送到襯底處理裝置606，使襯底處理裝置606實施在成為使SiN層2006的表面高度一致的膜厚分布這樣的處理條件下的第二含矽層形成工序A(S105A)。
另一方面，若不與分布A相當，則控制器6001接著移至第三膜厚分布判斷工序(J103)。
(第三膜厚分布判斷工序：J103)
在第三膜厚分布判斷工序(J103)中，針對膜厚分布不在規定的範圍內、且膜厚分布不與分布A相當的膜厚分布數據，進行該膜厚分布是否與分布B相當的判斷，即判斷如何對於膜厚分布的偏差進行修正(調節)。該判斷只要通過如下方式進行即可：基於例如所取得的膜厚分布數據，在晶片200的中心側和外周側比較poly-Si層2005的膜厚(高度)，判斷外周側是否比中心側大。
在其結果為判斷為外周側比中心側大即poly-Si層2005的膜厚分布與分布B相當的情況下，控制器6001將晶片200搬運到襯底處理裝置606，並且對在利用該襯底處理裝置606形成SiN層2006時的膜厚分布成為目標膜厚分布B』這樣的處理條件數據進行運算(例如參照圖10)。而且，通過將該運算結果即處理條件數據發送到襯底處理裝置606，使襯底處理裝置606實施在成為使SiN層2006的表面的高度一致的膜厚分布這樣的處理條件下的第二含矽層形成工序B(S105B)。
此外，在膜厚分布不在規定的範圍內且膜厚分布不與分布A、B的任意一方相當的情況下，控制器6001實施將無法修正的信息或錯誤信息等向輸入輸出裝置6002或上位的網絡616等報告(輸出)的報告工序(A100)，使對於晶片200的處理結束。
(膜厚分布判斷工序：J100)
如上所述，包含第一膜厚分布判斷工序(J101)、第二膜厚分布判斷工序(J102)及第三膜厚分布判斷工序(J103)的膜厚分布判斷工序(J100)是如下的工序，即，基於膜厚分布數據，針對具有poly-Si層2005和SiN層2006的層疊膜，對使該層疊膜中的位於晶片200的中心側的膜厚和位於外周側的膜厚之差變小的處理條件數據進行運算。通過將膜厚分布判斷工序(J100)中運算得到的處理條件數據發送到襯底處理裝置606，來決定在利用該襯底處理裝置606形成SiN層2006時的處理條件。
此外，這裡，在膜厚分布判斷工序(J100)中，舉出了分別獨立執行第一膜厚分布判斷工序(J101)、第二膜厚分布判斷工序(J102)和第三膜厚分布判斷工序(J103)的情況的例子，但膜厚分布判斷工序(J100)不限於此。例如，膜厚分布判斷工序(J100)也可以根據晶片200的規定點的膜厚，將第一膜厚分布測定工序(J101)、第二膜厚分布測定工序(J102)、第三膜厚分布測定工序(J103)等作為同一工序進行。
另外，這裡，舉出了利用上位裝置601的控制器6001進行膜厚分布判斷工序(J100)的情況的例子，但膜厚分布判斷工序(J100)不限於此。例如，膜厚分布判斷工序(J100)也可以不在上位裝置601中執行，而用設置在膜厚測定裝置605中的控制器(但是未圖示)執行，將膜厚分布數據的內容發送到上位裝置601和執行下一工序的襯底處理裝置606中的某一方或雙方。另外，例如，膜厚分布判斷工序(J100)也可以通過設置在襯底處理裝置606中的控制器(但是未圖示)進行。
但是，在膜厚分布判斷工序(J100)由上位裝置601的控制器6001實施時，在以下方面是優選的。上位裝置601的控制器6001與系統內的其他裝置的控制器等相比，作為計算機裝置的能力易於得到高規格化。由此，若由上位裝置601的控制器6001進行膜厚分布判斷工序(J100)，則膜厚分布判斷工序(J100)能夠易於實現高速化。另外，若由控制系統整體的上位裝置601的控制器6001實施膜厚分布判斷工序(J100)，則能夠根據該膜厚分布判斷工序(J100)中得到的判斷結果，實現使在各裝置602、603……之間移動的晶片200的搬運路徑最佳化，其結果為，能夠提高FinFET的製造生產能力。而且，由上位裝置601的控制器6001進行膜厚分布判斷工序(J100)，將該膜厚分布判斷工序(J100)中得到的判斷結果向輸入輸出裝置6002或上位的網絡616等報告(輸出)，由此，能夠減輕各裝置602、603……的使用狀況和/或膜厚分布數據的偏差等的分析負荷。例如，通過將分別在第一膜厚分布判斷工序(J101)、第二膜厚分布判斷工序(J102)、第三膜厚分布判斷工序(J103)中進行處理的、為Y的次數、為N的次數、N/Y比率等的數據(信息)向輸入輸出裝置6002或上位的網絡616等報告，易於掌握各裝置602、603……的維護時期。
(3)襯底處理裝置的結構
接著，針對在上述結構的襯底處理系統600中，基於根據在膜厚分布判斷工序(J100)中得到的判斷結果而決定的處理條件來實施第二含矽層形成工序(S105)的襯底處理裝置606的結構進行說明。
襯底處理裝置606構成為根據基於膜厚分布數據而運算得到的處理條件數據來形成SiN層2006，具體來說，如圖13所示地採用單片式襯底處理裝置構成。
(處理容器)
襯底處理裝置606具有處理容器202。處理容器202採用例如橫截面為圓形且扁平的密閉容器構成。處理容器202通過由例如石英或陶瓷等的非金屬材料形成的上部容器202a；由例如鋁(Al)或不鏽鋼(SUS)等的金屬材料或石英形成的下部容器202b構成。在處理容器202內，在上方側(比後述的襯底載置臺212更靠上方的空間)形成有處理作為襯底的矽晶片等晶片200的處理空間(處理室)201，在其下方側，在被下部容器202b包圍的空間中形成有搬運空間203。
在下部容器202b的側面設置有與閘閥205相鄰的襯底送入送出口206。晶片200經由襯底送入送出口206被送入至搬運空間203。在下部容器202b的底部設置有多個抬升銷207。而且，下部容器202b成為接地電位。
(襯底載置臺)
在處理空間201內，設置有支承晶片200的襯底支承部(襯託器)210。襯底支承部210主要具有：載置晶片200的載置面211；在表面具有載置面211的襯底載置臺212；內置於襯底載置臺212的作為加熱部的加熱器213。在襯底載置臺212上，供抬升銷207貫穿的通孔214分別設置在與抬升銷207對應的位置。
襯底載置臺212被軸217支承。軸217貫穿處理容器202的底部，而且在處理容器202的外部與升降機構218連接。使升降機構218工作來升降軸217及支承臺212，由此，襯底載置臺212能夠使載置在載置面211上的晶片200升降。此外，軸217下端部的周圍被波紋管219覆蓋，由此，處理空間201內保持為氣密性。
襯底載置臺212在搬運晶片200時，以使載置面211位於襯底送入送出口206的位置(晶片搬運位置)的方式下降，在處理晶片200時，如圖13所示，晶片200上升到處理空間201內的處理位置(晶片處理位置)。
具體來說，在使襯底載置臺212下降到晶片搬運位置時，抬升銷207的上端部從載置面211的上表面突出，抬升銷207從下方支承晶片200。另外，在使襯底載置臺212上升到晶片處理位置時，抬升銷207從載置面211的上表面沒入，從而使載置面211從下方支承晶片200。此外，由於抬升銷207與晶片200直接接觸，所以優選由例如石英或氧化鋁等的材質形成。此外，也可以構成為，在抬升銷207上設置升降機構來移動抬升銷207。
另外，如圖14所示，在襯底載置臺212上設置有作為偏壓調整部219的第一偏壓電極219a和第二偏壓電極219b。第一偏壓電極219a與第一阻抗調整部220a連接，第二偏壓電極219b與第二阻抗調整部220b連接，構成為能夠調整各個電極的電位。
另外，第一偏壓電極219a和第二偏壓電極219b如圖15所示地形成為同心圓狀，構成為能夠調整晶片200的中心側的電位和外周側的電位。
此外，也可以構成為，在第一阻抗調整部220a上連接第一阻抗調整電源221a，並在第二阻抗調整部220b上連接第二阻抗調整電源221b。通過設置第一阻抗調整電源221a，能夠擴大第一偏壓電極219a的電位的調整幅度，並能夠擴大被引入至晶片200的中心側的活性種的量的調整幅度。另外，通過設置第二阻抗調整電源221b，能夠擴大第二偏壓電極219b的電位的調整幅度，能夠擴大被引入至晶片200的外周側的活性種的量的調整幅度。例如，在活性種為正電位的情況下，以使第一偏壓電極219a的電位成為負的方式構成，通過使第二偏壓電極219b的電位變得比第一偏壓電極219a的電位高，與被供給到晶片200的外周側的活性種量相比，能夠增多被供給到中心側的活性種量。另外，即使在處理室201內生成的活性種的電位接近中性的情況下，也能夠通過使用第一阻抗調整電源221a和第二阻抗調整電源221b中的某一方或雙方，來調整被引入至晶片200的量。
另外，在襯底載置臺212中內置有作為加熱部的加熱器213，但該加熱器213如圖14所示地也可以針對每個區域而設置第一加熱器213a和第二加熱器213b。第一加熱器213a與第一偏壓電極219a相對地設置，第二加熱器213b與第二偏壓電極219b相對地設置。第一加熱器213a與第一加熱器電源213c連接，第二加熱器213b與第二加熱器電源213d連接，構成為能夠調整向各個加熱器213a、213b的供電量。
(活化部)
如圖13所示，在上部容器202a的上方設置有作為第一活化部(上方活化部)的第一線圈250a。在第一線圈250a上經由第一匹配器(matching box)250d連接有第一高頻電源250c。通過向第一線圈250a供給高頻電力，能夠在處理室201內激發出供給到該處理室201的氣體而生成等離子體。尤其在處理室201的上部，在與晶片200相對的空間(第一等離子體生成區域251)生成等離子體。此外，也可以構成為不僅上述空間，在與襯底載置臺212相對的空間中也生成等離子體。
另外，也可以在上部容器202a的側方設置作為第二活化部(側方活化部)的第二線圈250b。在第二線圈250b上經由第二匹配器250e連接有第二高頻電源250f。通過向第二線圈250b供給高頻電力，能夠在處理室201內激發出供給到該處理室201的氣體而生成等離子體。尤其在處理室201的側方即比與晶片200相對的空間更靠外側的空間(第二等離子體生成區域252)生成等離子體。此外，也可以構成為不僅上述空間，在與襯底載置臺212相對的空間的外側也生成等離子體。
這裡，例舉了分別在第一線圈250a和第二線圈250b上設置有獨立的匹配器250d、250e及高頻電源250c、250f的情況，但不限於此，也可以在第一線圈250a和第二線圈250b中使用共用的匹配器。另外，也可以在第一線圈250a和第二線圈250b中使用共用的高頻電源。
(磁力生成部(磁場生成部))
也可以在上部容器202a的上方設置作為第一磁力生成部(第一磁場生成部)的第一電磁鐵(上部電磁鐵)250g。第一電磁鐵250g連接有向第一電磁鐵250g供電的第一電磁鐵電源250i。此外，第一電磁鐵250g是環狀的，構成為能夠生成向圖11所示的「Z1」或「Z2」方向的磁力(磁場)。磁力(磁場)的方向是利用從第一電磁鐵電源250i向第一電磁鐵250g供給的電流的方向來控制的。
另外，也可以在處理容器202的側方，在比晶片處理位置更靠下方側的位置，設置有作為第二磁力生成部(磁場生成部)的第二電磁鐵(側方電磁鐵)250h。第二電磁鐵250h連接有向第二電磁鐵250h供電的第二電磁鐵電源250j。此外，第二電磁鐵250h是環狀的，構成為能夠生成向圖11所示的「Z1」或「Z2」方向的磁力(磁場)。磁力(磁場)的方向是利用從第二電磁鐵電源250j供給的電流的方向來控制的。
根據這樣的結構，通過第一電磁鐵250g和第二電磁鐵250h中的某一方形成沿Z1方向的磁力(磁場)，由此能夠使形成在第一等離子體生成區域251的等離子體向第三等離子體生成區域253或第四等離子體生成區域254移動(擴散)。此外，在第三等離子體生成區域253中，在與晶片200的中心側相對的位置生成的活性種的活性度比在與晶片200的外周側相對的位置生成的活性種的活性度高。這是因為在中心側被供給氣體。另外，在第四等離子體生成區域254中，在與晶片200的外周側相對的位置生成的活性種的活性度比在與中心側相對的位置生成的活性種的活性度高。這是因為在襯底支承部210的外周側形成有排氣路徑，氣體分子聚集在晶片200的外周側。等離子體的位置能夠通過被供給到第一電磁鐵250g和第二電磁鐵250h的電力來進行控制，通過增大電力，能夠使等離子體更接近晶片200。另外，通過第一電磁鐵250g和第二電磁鐵250h雙方，形成沿Z1方向的磁力(磁場)，由此能夠使等離子體進一步接近晶片200。另外，通過形成沿Z2方向的磁力(磁場)，能夠抑制在第一等離子體生成區域251中形成的等離子體向晶片200方向擴散，從而能夠降低被供給到晶片200的活性種的能量。另外，也可以構成為，使由第一電磁鐵250g形成的磁場的方向和由第二電磁鐵250h形成的磁力(磁場)的方向彼此不同。
另外，也可以在處理空間201內，在第一電磁鐵250g和第二電磁鐵250h之間設置遮磁板250k。遮磁板250k用於隔離由第一電磁鐵250g形成的磁力(磁場)和由第二電磁鐵250h形成的磁力(磁場)。若設置遮磁板250k來調整各自的磁場，則易於調整晶片200在面內的處理均勻性。另外，可以構成為能夠通過遮磁板升降機構(但是未圖示)來調整設置遮磁板250k的高度。
(排氣系統)
在搬運空間203(下部容器202b)的內壁上設置有作為對處理空間201的環境氣體進行排氣的排氣部的排氣口221。在排氣口221上連接有排氣管222。而且，在排氣管222上按順序串聯連接有將處理空間201內控制成規定壓力的APC(Auto Pressure Controller：自動壓力控制器)等的壓力調整器223和真空泵224。主要通過排氣口221、排氣管222和壓力調整器223來構成排氣系統(排氣管線)。此外，也可以在排氣系統(排氣管線)結構的一部分中加入真空泵224。
(氣體導入口)
在上部容器202a的上部設置有用於向處理空間201內供給各種氣體的氣體導入口241a。在氣體導入口241a上連接有共用氣體供給管242。
(氣體供給部)
在共用氣體供給管242上，如圖16所示，連接有第一氣體供給管243a、第二氣體供給管244a、第三氣體供給管245a及清潔氣體供給管248a。
從包含第一氣體供給管243a的第一氣體供給部243主要供給含第一元素氣體(第一處理氣體)，從包含第二氣體供給管244a的第二氣體供給部244主要供給含第二元素氣體(第二處理氣體)。從包含第三氣體供給管245a的第三氣體供給部245主要供給吹掃氣體，從包含清潔氣體供給管248a的清潔氣體供給部248供給清潔氣體。供給處理氣體的處理氣體供給部由第一氣體供給部243和第二氣體供給部244中的某一方或雙方構成，處理氣體由第一處理氣體和第二處理氣體中的某一方或雙方構成。
(第一氣體供給部)
在第一氣體供給管243a上，從上遊方向按順序設置有第一氣體供給源243b、流量控制器(流量控制部)即質量流量控制器(MFC)243c及作為開閉閥的閥243d。而且，從第一氣體供給源243b供給含第一元素氣體(第一處理氣體)，該第一處理氣體經由MFC243c、閥243d、第一氣體供給管243a、共用氣體供給管242被供給到處理空間201內。
第一處理氣體是原料氣體即處理氣體之一。
這裡，第一處理氣體所含有的第一元素例如是矽(Si)。即，第一處理氣體例如是含矽氣體。作為含矽氣體使用例如乙矽烷(Si2H6)氣體。此外，作為含矽氣體，除了乙矽烷以外，能夠使用TEOS(Tetraethyl orthosilicate，Si(OC2H5)4)SiH2(NH(C4H9))2(雙(叔丁基氨基)矽烷，簡稱：BTBAS)、四(二甲基氨基)矽烷(Si[N(CH3)2]4，簡稱：4DMAS)氣體、雙(二乙基氨基)矽烷(Si[N(C2H5)2]2H2，簡稱：2DEAS)氣體、雙(叔丁基氨基)矽烷(SiH2[NH(C4H9)]2，簡稱：BTBAS)氣體等、六甲基二矽氮烷(C6H19NSi2，簡稱：HMDS)或三甲矽烷基胺((SiH3)3N，簡稱：TSA)、六氯乙矽烷(Si2Cl6，簡稱：HCDS)等。此外，第一處理氣體的原料在常溫常壓下可以是固體、液體或氣體的某一種。在第一處理氣體的原料在常溫常壓下為液體的情況下，只要在第一氣體供給源243b和MFC243c之間設置未圖示的氣化器即可。這裡，原料採用氣體進行說明。
在第一氣體供給管243a的比閥243d更靠下遊側連接有第一非活性氣體供給管246a的下遊端。在第一非活性氣體供給管246a上，從上遊方向按順序，設置有非活性氣體供給源246b、MFC246c及作為開閉閥的閥246d。而且，從非活性氣體供給源246b供給非活性氣體，該非活性氣體經由MFC246c、閥246d、第一非活性氣體供給管246a、第一氣體供給管243a、共用氣體供給管242被供給到處理空間201內。非活性氣體作為第一處理氣體的載體氣體或稀釋氣體發揮作用。
這裡，非活性氣體是例如氦氣(He)。此外，作為非活性氣體除了He氣以外，還能夠使用例如氖氣(Ne)、氬氣(Ar)等稀有氣體。另外，也可以採用與處理氣體、晶片200、成膜的膜等難以反應的氣體。例如，存在能夠使用氮氣(N2)的情況。
主要由第一氣體供給管243a、MFC243c及閥243d構成第一氣體供給部(也稱為「含矽氣體供給部」)243。
另外，主要由第一非活性氣體供給管246a、MFC246c及閥246d構成第一非活性氣體供給部。此外，也可以考慮使非活性氣體供給源246b、第一氣體供給管243a包含於第一非活性氣體供給部。
而且，也可以使第一氣體供給源243b、第一非活性氣體供給部包含於第一氣體供給部243來考慮。
(第二氣體供給部)
在第二氣體供給管244a上，從上遊方向按順序，設置有第二氣體供給源244b、MFC244c及作為開閉閥的閥244d。而且，從第二氣體供給源244b供給含第二元素氣體(第二處理氣體)，該第二處理氣體經由MFC244c、閥244d、第二氣體供給管244a、共用氣體供給管242被供給到處理空間201內。
第二處理氣體是處理氣體之一。此外，第二處理氣體也可以考慮採用反應氣體或改性氣體。
這裡，第二處理氣體含有與第一元素不同的第二元素。作為第二元素採用例如氮(N)、氧(O)、碳(C)、氫(H)中的任意一種。在本實施方式中，使用成為矽的氮化源的含氮氣體。具體來說，作為第二處理氣體使用氨氣(NH3)。另外，作為第二處理氣體也可以使用包含多種這些元素的氣體。
在第二氣體供給管244a的比閥244d更靠下遊側連接有第二非活性氣體供給管247a的下遊端。在第二非活性氣體供給管247a上，從上遊方向按順序設置有非活性氣體供給源247b、MFC247c及作為開閉閥的閥247d。而且，從非活性氣體供給源247b供給非活性氣體，該非活性氣體經由MFC247c、閥247d、第二非活性氣體供給管247a、第二氣體供給管244a、共用氣體供給管242被供給到處理空間201內。非活性氣體作為第二處理氣體的載體氣體或稀釋氣體發揮作用。非活性氣體使用與第一非活性氣體供給部同樣的供給部即可。
主要通過第二氣體供給管244a、MFC244c及閥244d構成第二氣體供給部244。而且，也可以設置作為活化部的遠程等離子體單元(RPU)244e，以能夠使第二處理氣體活化。
另外，主要由第二非活性氣體供給管247a、MFC247c及閥247d構成第二非活性氣體供給部。此外，也可以使非活性氣體供給源247b、第二氣體供給管244a包含於第二非活性氣體供給部來考慮。
而且，也可以使第二氣體供給源244b、第二非活性氣體供給部包含於第二氣體供給部244來考慮。
(第三氣體供給部)
在第三氣體供給管245a上，從上遊方向按順序，設置有第三氣體供給源245b、MFC245c及作為開閉閥的閥245d。而且，從第三氣體供給源245b供給作為吹掃氣體的非活性氣體，該非活性氣體經由MFC245c、閥245d、第三氣體供給管245a、共用氣體供給管242被供給到處理空間201內。
這裡，非活性氣體是例如氮氣(N2)。此外，作為非活性氣體除了N2氣以外，能夠使用例如氦氣(He)、氖氣(Ne)、氬氣(Ar)等稀有氣體。
主要由第三氣體供給管245a、MFC245c及閥245d構成第三氣體供給部(也稱為「吹掃氣體供給部」)245。
(清潔氣體供給部)
在清潔氣體供給管243a上，從上遊方向按順序，設置有清潔氣體源248b、MFC248c、閥248d及RPU250。而且，從清潔氣體源248b供給清潔氣體，該清潔氣體經由MFC248c、閥248d、RPU250、清潔氣體供給管248a、共用氣體供給管242被供給到處理空間201內。
清潔氣體在清潔工序中作為除去附著在處理空間201內的副生成物等的清潔氣體發揮作用。
這裡，清潔氣體是例如三氟化氮(NF3)氣體。此外，作為清潔氣體也可以使用例如氟化氫(HF)氣體、三氟化氯(ClF3)氣體、氟氣(F2)等，或者組合它們使用。
在清潔氣體供給管248a的比閥248d更靠下遊側連接有第四非活性氣體供給管249a的下遊端。在第四非活性氣體供給管249a上，從上遊方向按順序，設置有第四非活性氣體供給源249b、MFC249c及閥249d。而且，從第四非活性氣體供給源249b供給非活性氣體，經由MFC249c、閥249d、清潔氣體供給管248a、共用氣體供給管242被供給到處理空間201內。非活性氣體作為清潔氣體的載體氣體或稀釋氣體發揮作用。非活性氣體使用與第一非活性氣體供給部或第二非活性氣體供給部同樣的供給部即可。
主要由清潔氣體供給管248a、MFC248c及閥248d構成清潔氣體供給部248。此外，也可以使清潔氣體源248b、第四非活性氣體供給管249a、RPU250包含於清潔氣體供給部248來考慮。
此外，上述各氣體供給部243、244、245、248都具有作為流量控制部的MFC，但作為流量控制部優選採用針閥或限孔(Orifice)等的氣體流動響應性高的結構。例如，氣體的脈衝寬度為毫秒級的情況下，MFC不能響應，但在為針閥或限孔等的情況下，通過與高速的開閉(ON/OFF)閥組合，能夠應對毫秒以下的氣體脈衝。
(控制部)
另外，如圖13所示，襯底處理裝置606為了控制襯底處理裝置606的各部分的動作而具有作為控制部(控制單元)的控制器121。
如圖17所示，控制器121構成為具有CPU121a、RAM121b、存儲裝置121c、I/O埠121d的計算機裝置。RAM121b、存儲裝置121c及I/O埠121d構成為能夠經由內部總線121e與CPU121a進行數據交換。
另外，構成為在控制器121上能夠連接例如構成為觸摸板等的輸入輸出裝置122或外部存儲裝置283等。而且，設置有經由網絡615而與上位裝置601連接的接收部285。接收部285能夠從上位裝置601接收其他裝置的信息。但是，接收部285也可以不經由上位裝置601而從其他裝置直接接收信息。另外，其他裝置的信息可以通過輸入輸出裝置122來輸入，也可以存儲在外部存儲裝置283。
在這樣構成的控制器121中，存儲裝置121c由例如快閃記憶體或HDD等構成。在存儲裝置121c內，以能夠讀取的方式保存有控制襯底處理裝置606的動作的控制程序、和記載有作為第二含矽層形成工序(S105)的襯底處理裝置606所進行的各工序的順序和條件等的程序製程等。此外，工藝製程是以使控制器121執行後述的各工序的順序，以能夠得到規定結果的方式組合而成的，並作為程序發揮功能。以下，還將該程序製程和控制程序等總稱為程序。
另外，RAM121b構成為為臨時保持由CPU121a讀出的程序和數據等的存儲區域(工作區域)。
在I/O埠121d上連接有閘閥205、升降機構218、壓力調整器223、真空泵224、RPU250、MFC243c、244c、245c、246c、247c、248c、249c、閥243d、244d、245d、246d、247d、248d、249d、第一匹配器250d、第二匹配器250e、第一高頻電源250c、第二高頻電源250f、第一阻抗調整部220a、第二阻抗調整部220b、第一阻抗調整電源221a、第二阻抗調整電源221b、第一電磁鐵電源250i、第二電磁鐵電源250j、第一加熱器電源213c、第二加熱器電源213d等。
CPU121a構成為，讀出並執行來自存儲裝置121c的控制程序，並且與來自輸入輸出裝置122的操作命令的輸入等相應地從存儲裝置121c讀出工藝製程。並且，構成為，CPU121a根據所讀出的工藝製程的內容，控制閘閥205的開閉動作、升降機構218的升降動作、壓力調整器223的壓力調整動作、真空泵224的開閉(ON/OFF)控制、RPU250的氣體激勵動作、MFC243c、244c、245c、246c、247c、248c、249c的流量調整動作、閥243d、244d、245d、246d、247d、248d、249d的氣體的開關控制、第一匹配器250d、第二匹配器250e的整合控制、第一高頻電源250c、第二高頻電源250f的開關(ON/OFF)控制、第一阻抗調整部220a、第二阻抗調整部220b的阻抗調整、第一阻抗調整電源221a、第二阻抗調整電源221b的開關(ON/OFF)控制、第一電磁鐵電源250i、第二電磁鐵電源250j的電力控制、第一加熱器電源213c、第二加熱器電源213d的電力控制等。
此外，控制器121考慮由專用的計算機裝置構成，但不限於此，也可以由專用的計算機裝置構成。準備例如存儲上述程序的外部存儲裝置(例如，磁帶、軟盤或硬碟等的磁碟，CD或DVD等的光碟，MO等的光磁碟，USB存儲器或存儲卡等的半導體存儲器)283，使用該外部存儲裝置283將程序安裝到通用的計算機裝置等，由此能夠構成本實施方式的控制器121。另外，向計算機裝置供給程序的方法，也不限於經由外部存儲裝置283供給的情況。也可以使用例如網際網路或專用線路等的通信單元，不經由外部存儲裝置283地供給程序。此外，存儲裝置121c或外部存儲裝置283採用能夠由計算機讀取的存儲介質構成。以下，還將它們總稱為「存儲介質」。此外，在本說明書中，在使用存儲介質這樣的術語的情況下，存在僅包含存儲裝置121c單體的情況、僅包含外部存儲裝置283單體的情況或者包含雙方的情況。另外，在本說明書中，在使用程序這樣的術語的情況下，存在僅包含程序製程單體的情況、僅包含控制程序單體的情況或者包含雙方的情況。
(4)襯底處理裝置中的處理動作例
接著，針對上述構成的襯底處理裝置606中的處理動作例的順序即襯底處理裝置606實施第二含矽層形成工序(S105)來形成SiN層2006時的順序進行說明。
被送入在膜厚測定工序(S104)中測定出poly-Si層2005的膜厚分布之後的晶片200，並且接收了在膜厚分布判斷工序(J100)中求出的處理條件數據時，襯底處理裝置606實施第二含矽層形成工序(S105)。具體來說，襯底處理裝置606根據所接收的處理條件數據，如圖18所示，按順序經由襯底送入工序(S3004)、減壓/溫度調整工序(S4001)、活化條件調整工序(S4002)、處理氣體供給工序(S4003)、活化工序(S4004)、吹掃工序(S4005)和襯底送出工序(S3006)，向poly-Si層2005上形成SiN層2006。以下，針對這些各工序(S3004、S4001～S4005、S3006)進行說明。
此外，在以下的說明中，構成襯底處理裝置606的各部分的動作是由控制器121控制的。
(襯底送入工序：S3004)
若在膜厚測定工序(S104)中測定了poly-Si層2005的膜厚分布，則襯底處理裝置606將晶片200送入搬運空間203。具體來說，通過升降機構218使襯底支承部210下降，成為抬升銷207從通孔214向襯底支承部210的上表面側突出的狀態。然後，將處理空間201內調壓成規定壓力之後，開放閘閥205，從該閘閥205將晶片200載置在抬升銷207上。這裡，規定壓力是指例如成為處理空間201內的壓力≥經由閘閥205與處理空間201內連通的真空搬運室(但是未圖示)內的壓力這樣的壓力。將晶片200載置在抬升銷207上之後，通過升降機構218使襯底支承部210上升至規定位置。由此，使晶片200從抬升銷207載置到襯底支承部210上。
(減壓/溫度調整工序：S4001)
將晶片200載置到襯底支承部210之後，接著，以使處理空間201內成為規定的真空度(壓力)的方式，經由排氣管222將處理空間201內排氣。此時，基於壓力傳感器(但是未圖示)所測定的壓力值，對作為壓力調整器223的APC的閥芯的開度進行反饋控制。此外，在將處理空間201內排氣時，也可以設為一次排氣到能夠達到的真空度之後，成為規定的真空度。
另外，將晶片200載置到襯底支承部210之後，通過加熱器213加熱襯底支承部210。此時，基於溫度傳感器(未圖示)所檢測的溫度值，以使處理空間201內成為規定溫度的方式，對向加熱器213的通電量進行反饋控制。然後，在晶片200或襯底支承部210的溫度不再變化後放置規定時間。在此期間，在存在殘留在處理空間201內的水分或來自部件的脫除氣體等的情況下，也可以通過真空排氣或供給N2氣體的吹掃來除去。
以上，成膜工藝前的準備完成。
此外，在加熱襯底支承部210時，也可以基於所接收的處理條件數據，調整(調節)第一加熱器213a和第二加熱器213b的溫度。由此，能夠使晶片200的中心側的溫度和外周側的溫度不同，從而能夠使之後在晶片200的中心側和外周側進行的處理不同。
(活化條件調整工序：S4002)
若成膜工藝前的準備完成，則在此之後，基於所接收的處理條件數據，進行以下的(A)～(C)中的至少1個以上的調整(調節)。在圖19中，示出了進行了(A)的例子。
(A)磁力調整
在成膜工藝前的準備完成之後，從第一電磁鐵電源250i和第二電磁鐵電源250j分別向第一電磁鐵250g和第二電磁鐵250h供給規定電力，在處理空間201內形成規定的磁力(磁場)。由此，在處理空間201內，形成例如沿「Z1」或「Z2」方向的磁力(磁場)。
此時，關於所形成的磁力(磁場)，基於所接收的處理條件數據，以在晶片200的中心側上部和外周側上部分別成為適當的磁力(磁場)的強度和/或磁通密度等的方式進行調整(調節)。磁力(磁場)的強度和/或磁通密度等的調整(調節)能夠通過分別適當地設定從第一電磁鐵電源250i向第一電磁鐵250g供給的電力和從第二電磁鐵電源250j向第二電磁鐵250h供給的電力來進行。
通過該調整(調節)，在處理空間201內，例如，能夠使被引入至晶片200的中心側的活性種量(活性種濃度)比被引入至外周側的活性種量(活性種濃度)多，使晶片200的中心側的處理量比外周側的處理量多。另外，與其相反地，例如，能夠使被引入至晶片200的中心側的活性種量(活性種濃度)比被引入至外周側的活性種量(活性種濃度)少，能夠使晶片200的中心側的處理量比外周側的處理量少。
此外，在處理空間201內設置有遮磁板250k的情況下，可以考慮調整遮磁板250k的高度。通過調整遮磁板250k的高度，也能夠調整(調節)磁力(磁場)的強度和/或磁通密度。
(B)偏壓調整
在成膜工藝前的準備完成之後，基於所接收的處理條件數據，調整(調節)第一偏壓電極219a和第二偏壓電極219b各自的電位。具體來說，例如，以使第一偏壓電極219a的電位比第二偏壓電極219b的電位低的方式調整第一阻抗調整部220a和第二阻抗調整部220b。像這樣，通過使第一偏壓電極219a的電位比第二偏壓電極219b的電位低，能夠使被引入至晶片200的中心側的活性種量(活性種濃度)比被引入至晶片200的外周側的活性種量(活性種濃度)多，能夠使晶片200的中心側的處理量比外周側的處理量多。另外，也能夠與其相反地進行調整(調節)。
(C)活化調整
在成膜工藝前的準備完成之後，基於所接收的處理條件數據，調整(調節)分別供給到第一線圈250a和第二線圈250b的高頻電力的設定值。具體來說，例如，以使供給到第一線圈250a的高頻電力比供給到第二線圈250b的高頻電力大的方式，調整(變更)第一高頻電源250c和第二高頻電源250f的設定值。像這樣，通過使供給到第一線圈250a的高頻電力比供給到第二線圈250b的高頻電力大，能夠使供給到晶片200的中心側的活性種量(活性種濃度)比供給到晶片200的外周側的活性種量(活性種濃度)多，使晶片200的中心側的處理量比外周側的處理量多。另外，也能夠與其相反地進行調整(調節)。
(處理氣體供給工序：S4003)
在進行了上述(A)～(C)中的至少1個以上的調整(調節)之後，接著，從第一處理氣體供給部243向處理空間201內供給作為第一處理氣體的含矽氣體。另外，繼續進行排氣系統對處理空間201內的排氣，以使處理空間201內成為規定壓力(第一壓力)的方式進行控制。具體來說，打開第一氣體供給管243a的閥243d，使含矽氣體在第一氣體供給管243a流動。含矽氣體由MFC243c來調整流量。經調整流量的含矽氣體在從氣體導入口241a供給到處理空間201內之後，從排氣管222排出。
此外，在供給含矽氣體時，也可以打開第一非活性氣體供給管246a的閥246d，使非活性氣體在第一非活性氣體供給管246a中流動。非活性氣體由MFC246c來調整流量。經調整流量的非活性氣體在第一處理氣體供給管243a內與含矽氣體混合，並在從氣體導入口241a被供給到處理室201內之後，從排氣管222排出。
通過進行這樣的處理氣體供給工序(S4003)，在形成在晶片200上的poly-Si層2005的面上附著含矽氣體，形成該含矽氣體的含有層。
(活化工序：S4004)
在處理氣體供給工序(S4003)之後，接著，從第二氣體供給部244向處理空間201內供給作為第二處理氣體的含氮氣體。另外，繼續進行排氣系統對處理空間201內的排氣，以使處理空間201內成為規定壓力(第二壓力)的方式進行控制。具體來說，打開第二氣體供給管244a的閥244d，使含氮氣體在第二氣體供給管244a流動。含氮氣體由MFC244c來調整流量。經調整流量的含氮氣體在從氣體導入口241a供給到處理空間201內之後，從排氣管222排出。
此時，從第一高頻電源250c經由第一匹配器250d向第一線圈250a供給高頻電力。由此，存在於處理空間201內的含氮氣體通過第一線圈250a所產生的電場的作用而被活化。尤其，在處理空間201內的第一等離子體生成區域251、第三等離子體生成區域253、第四等離子體生成區域254中的至少某一個中(參照圖13)，含氮氣體被活化，從而生成含氮等離子體。
含氮氣體被活化後，向載置在處理空間201內的襯底支承部210上的晶片200供給被活化的氮。當供給被活化並成為等離子體狀態的含氮氣體時，在形成在晶片200上的poly-Si層2005的面上，吸附在該面上的含矽氣體的含有層和等離子體狀態的含氮氣體發生反應，在該面上生成SiN層2006。
在對晶片200供給被活化的含氮氣體時，基於所接收的處理條件數據，根據需要，向晶片200的中心側和外周側供給不同濃度的活性種。
例如，若為在進行基於上述(A)的調整的情況下，則通過使由第二電磁鐵250h形成的磁場的大小比由第一電磁鐵250g形成的磁場的大小大，能夠使第四等離子體生成區域254的外周側的等離子體密度比中心側的等離子體密度高。在該情況下，針對晶片200，與晶片200的中心側上部相比，能夠在晶片200的外周側上部生成活性等離子體。此外，還能夠與其完全相反地進行調整。
另外，例如，若為在進行基於上述(B)的調整的情況下，則通過使第二偏壓電極219b的電位比第一偏壓電極219a的電位低，能夠使被引入至晶片200的外周側的活性種量比被引入至晶片200的中心側的活性種量多。在該情況下，針對晶片200，與晶片200的中心側上部相比，能夠在晶片200的外周側上部生成活性種濃度高的等離子體。此外，也能夠與其完全相反地進行調整。
另外，例如，若為在進行基於上述(C)的調整的情況下，則通過使被供給到第二線圈250b的高頻電力比供給到第一線圈250a的高頻電力大，能夠使被供給到晶片200的外周側的活性種量比被供給到晶片200的中心側的活性種量多。在該情況下，針對晶片200，與晶片200的中心側上部相比，能夠在晶片200的外周側上部生成活性種濃度高的等離子體。此外，也能夠與其完全相反地進行調整。
而且，此時，若從第二高頻電源250f經由第二匹配器250e向第二線圈250b供給高頻電力，則還能夠實現在第二等離子體生成區域252中生成活性等離子體。
以上，只要根據需要在晶片200的中心側和外周側供給不同濃度的活性種，就能夠進行針對晶片200的處理量調整(調節)。具體來說，例如，若所接收的處理條件數據示出分布A，則進行如下控制：通過增高向晶片200的外周側的部分供給的活性種濃度，來增加該部分中的處理量，由此，增厚形成在晶片200的外周側的部分的SiN層2006b，另外通過降低向晶片200的中心側的部分供給的活性種濃度，來減少該部分中的處理量，由此，減薄形成在晶片200的中心側的部分的SiN層2006a，使形成SiN層2006時的膜厚分布成為目標膜厚分布A』(例如參照圖8)。另外，例如，若所接收的處理條件數據示出分布B，則進行如下控制：通過增高向晶片200的中心側的部分供給的活性種濃度，來增加該部分中的處理量，由此，增厚形成在晶片200的中心側的部分的SiN層2006b，另外通過降低向晶片200的外周側的部分供給的活性種濃度，來減少該部分中的處理量，由此，減薄形成在晶片200的外周側的部分的SiN層2006a，使形成SiN層2006時的膜厚分布成為目標膜厚分布B』(例如參照圖10)。
更詳細來說，在活化工序(S4004)中，基於所接收的處理條件數據，針對由第一poly-Si層2005和SiN層2006重疊而成的層疊膜，以使其表面的高度在晶片200的面內收斂於規定的範圍內的方式，控制在形成SiN層2006時的膜厚分布。因此，在經由活化工序(S4004)之後得到的SiN層2006中，形成在晶片200的外周側的膜部分即SiN層2006b的高度H1a和形成在晶片200的中心側的膜部分即SiN層2006a的高度H1b在晶片200的面內一致(例如參照圖7、9)。
另外，若根據需要在晶片200的中心側和外周側供給不同濃度的活性種，則能夠以使SiN層2006的膜密度在晶片200的中心側和外周側變得不同的方式形成SiN層2006。具體來說，例如，增高向晶片200的外周側的部分供給的活性種濃度，增多該部分中的處理量，由此，能夠實現使形成在晶片200的外周側的部分的SiN層2006b的膜密度增高，另外降低向晶片200的中心側的部分供給的活性種濃度，減少該部分中的處理量，由此，能夠實現使形成在晶片200的中心側的部分的SiN層2006a的膜密度降低。與其相反地，例如，也能夠降低形成在晶片200的外周側的部分的SiN層2006b的膜密度，增高形成在晶片200的中心側的部分的SiN層2006a的膜密度。另外，也能夠以使SiN層2006的膜組成在晶片200的中心側和外周側不同的方式形成SiN層2006。另外，除了膜組成以外，也可以構成為使結晶性等能夠對蝕刻率造成影響的膜特性不同。以下，將包含膜密度及膜組成在內的、能夠對蝕刻率造成影響的特性總稱為「膜特性」。
(吹掃工序：S4005)
若在活化工序(S4004)中生成含氮等離子體的狀態下經過了規定時間之後，使向第一線圈250a及第二線圈250b供給的高頻電力關閉，使處理空間201內的等離子體消失。此時，就在處理氣體供給工序(S4003)中開始供給的含矽氣體、和在活化工序(S4004)中開始供給的含氮氣體而言，可以直接停止各自的供給，也可以繼續供給直到經過規定時間。然後，在停止了含矽氣體及含氮氣體的供給之後，將殘留在處理空間201內的氣體從排氣口221排出。此時，也可以從吹掃氣體供給部245向處理空間201內供給非活性氣體來擠出殘留氣體。像這樣，能夠縮短吹掃工序(S4005)所需的時間，從而能夠提高生產能力。
(襯底送出工序：S3006)
在吹掃工序(S4005)之後，從處理空間201內送出晶片200。具體來說，在襯底送出工序(S3006)中，利用非活性氣體對處理空間201內進行了吹掃之後，將該處理空間201內調壓到能夠搬運的壓力。在調壓後，通過升降機構218使襯底支承部210下降，抬升銷207從通孔214突出，成為晶片200被載置在該抬升銷207上的狀態。晶片200被載置在抬升銷207上之後，開放閘閥205，將晶片200從處理空間201送出。由此，晶片200被搬運到實施下一工序的膜厚測定裝置607或圖案形成裝置組608、609、610、611……等，具有處理空間201的襯底處理裝置606能夠對新的晶片200進行處理。
(5)第二含矽層的形成後的處理動作例
接著，針對在襯底處理裝置606實施第二含矽層形成工序(S105)並形成了SiN層2006之後對形成了該SiN層2006後的晶片200進行的處理動作例的順序進行說明。這裡，作為形成SiN層2006後的處理動作例，例舉圖案形成工序(S109)，並舉出該具體例及比較例來進行詳細說明。
(本實施方式的第一具體例)
首先，作為圖案形成工序(S109)的第一具體例，如圖20所示，說明如下的情況：對於在呈現膜厚分布B的poly-Si層2005上以成為目標膜厚分布B』的方式形成SiN層2006而得到的該poly-Si層2005和該SiN層2006的層疊膜進行圖案形成。
在圖案形成工序(S109)中，按順序經由塗布工序、曝光工序、顯影工序和蝕刻工序，進行針對層疊膜的圖案形成。
如圖21所示，在塗布工序中，在SiN層2006上塗布抗蝕膜2008。然後，使燈501發光並進行曝光工序。在曝光工序中，經過掩膜502將曝光用光503照射在抗蝕膜2008上，使抗蝕膜2008的一部分(被曝光位置)變質。由此，抗蝕膜2008由通過曝光變質的感光部2008a和未變質的未感光部2008b構成。
此時，如上所述，塗布有抗蝕膜2008的SiN層2006以使其表面的高度在晶片200的面內收斂於規定範圍內的方式來形成。因此，塗布在該SiN層2006上的抗蝕膜2008也能夠使晶片200的從凹狀表面2002a到表面為止的高度在晶片200的面內一致。由此，在曝光工序中，能夠使曝光用光503到達抗蝕膜2008的表面的距離在晶片200的面內相等，其結果為，能夠實現在對抗蝕膜2008進行曝光時的焦點深度在面內分布的均勻化。
像這樣，在曝光工序中，能夠實現曝光時的焦點深度在面內分布的均勻化，因此，能夠抑制感光部2008a的圖案寬度發生偏差。
進行曝光工序後，之後，如圖22所示，進行顯影工序，在除去了感光部2008a或未感光部2008b的某一方(在圖例中是感光部2008a)之後，進行蝕刻工序。在蝕刻工序中，將顯影后的抗蝕膜2008作為掩膜，蝕刻poly-Si層2005和SiN層2006的層疊膜。
此時，關於抗蝕膜2008，如上所述，抑制了感光部2008a的圖案寬度的偏差。因此，在進行蝕刻工序時，能夠使晶片200面內的蝕刻條件固定。也就是說，能夠分別對於晶片200的中心側和外周側均勻地供給蝕刻氣體，能夠使蝕刻後的poly-Si層2005(以下也稱為「柱」)的寬度β在晶片200的面內固定。
若蝕刻工序中形成的柱的寬度β在晶片200的面內固定，則針對經由該蝕刻工序得到的FinFET，能夠使其柵電極的特性在晶片200的面內成為固定，其結果為，能夠提高FinFET的製造成品率。
(本實施方式的第二具體例)
接著，作為圖案形成工序(S109)的第二具體例，對如下的情況進行說明：對於以使膜密度在晶片200的中心側和外周側不同的方式形成SiN層2006而得到的poly-Si層2005和SiN層2006的層疊膜進行圖案形成。
在第二具體例中，以使晶片200的中心側的膜密度和外周側的膜密度不同的方式形成SiN層2006。具體來說，在形成SiN層2006時，通過使作為第二處理氣體(含氮氣體)的氨氣(NH3)的活性度在晶片200上的中心側和外周側不同，來使例如SiN層2006的膜密度在晶片200的中心側和外周側不同。
在這樣的第二具體例中，關於圖案形成工序(S109)中的塗布工序、曝光工序及顯影工序，也與上述第一具體例的情況同樣地進行。然後，進行對poly-Si層2005和SiN層2006的層疊膜進行蝕刻的蝕刻工序。
此時，就被蝕刻的SiN層2006而言，會引起在晶片200的中心側和外周側的蝕刻的結束時間不一致這樣的問題。具體來說，例如，在SiN層2006的膜厚在晶片200的中心側薄而在外周側厚的情況下，會引起膜厚薄的中心側先蝕刻結束而膜厚厚的外周側未結束的狀況。另外，會引起在晶片200的外周側的蝕刻結束時晶片200的中心側過度蝕刻的狀況。
然而，在第二具體例中，如上所述，由於SiN層2006的膜密度在晶片200的中心側和外周側不同，所以能夠使對於SiN層2006的蝕刻率在晶片200的中心側和外周側變化，由此，能夠實現對SiN層2006的蝕刻在晶片200面內的均勻化。若能夠實現對於SiN層2006的蝕刻的均勻化，則能夠解決例如即使某部分的蝕刻結束而其他部分的蝕刻卻未結束、或者若某部分的蝕刻結束則其他部分會過度蝕刻這樣的問題。
因此，經過了這樣的蝕刻工序得到的FinFET能夠使柵電極的特性在晶片200的面內固定，其結果為，能夠提高FinFET的製造成品率。
(第一比較例)
以下，對與上述具體例進行對比的第一比較例進行說明。
在第一比較例中，對如下的情況進行說明：如圖23所示，關於形成在poly-Si層2005上的SiN層2007，與上述具體例的情況不同，沒有實施使其表面的高度在晶片200的面內收斂於規定範圍內這樣的調整(調節)。
在第一比較例中，由於沒有進行本實施方式說明的那樣的調整(調節)，所以SiN層2007的膜厚在晶片200的中心側和外周側大致相同。由此，poly-Si層2005和SiN層2007的層疊膜的表面的高度在晶片200的中心側和外周側不同。
由此，在曝光工序中，曝光用光503到達抗蝕膜2008的表面的距離在晶片200的中心側和外周側不同，對抗蝕膜2008進行曝光時的焦點深度的面內分布變得不均勻，從而感光部2008a的圖案寬度發生偏差。
在感光部2008a的圖案寬度發生偏差時，之後進行的蝕刻工序中形成的柱的寬度β在晶片200的面內變得不固定，在晶片200的中心側和外周側不同，從而經由蝕刻工序得到的FinFET的柵電極的特性發生偏差。
與之相對，在上述本實施方式的第一具體例中，在第二含矽層形成工序(S105)中通過SiN層2006進行膜厚分布的修正(調節)，從而能夠在晶片200的面內使柱的寬度β固定，與第一比較例的情況相比，能夠形成特性沒有偏差的FinFET，並能夠顯著地有助於該FinFET的製造成品率的提高。
(第二比較例)
以下，對與上述具體例對比的第二比較例進行說明。
在第二比較例中，對如下的情況進行說明：如圖24所示，與第一比較例同樣地不進行關於SiN層2007的調整(調節)，但即使如此，也與上述具體例的情況同樣地，抗蝕膜2008的感光部2008a的圖案寬度不發生偏差。即，在第二比較例中，在顯影工序中除去感光部2008a，但抑制了在進行該除去後的各未感光部2008b之間的空隙的寬度的偏差。
在第二比較例中，在顯影工序中除去了感光部2008a之後，進行蝕刻工序，將顯影后殘存的未感光部2008b作為掩膜，蝕刻poly-Si層2005和SiN層2007的層疊膜。此時，poly-Si層2005和SiN層2007的層疊膜的表面的高度在晶片200的中心側和外周側不同。由此，在蝕刻工序中，例如，在與對晶片200的中心側的高度的蝕刻量相應地設定了蝕刻時間的情況下，在中心側能夠進行所期望量的蝕刻，但在外周側殘存有蝕刻對象物。當為了解決該問題而例如與對晶片200的外周側的高度的蝕刻量相應地設定蝕刻時間時，在該情況下，在外周側能夠進行所期望量的蝕刻，但在中心側，超過所期望量而蝕刻到柱的側壁、絕緣膜2004及元件隔離膜2003。
在超過所期望量地蝕刻的位置，由於對於柱的側壁的蝕刻，而導致構成柱的poly-Si膜2005彼此的間隔變大，由此，晶片200的外周側的柱間的距離γ和中心側的柱間的距離γ』不同。也就是說，構成柱的poly-Si膜2005的寬度在晶片200的面內不固定，晶片200的外周側的柱的寬度β和外周側的柱的寬度β』不同。
FinFET的柵電極的特性容易受到柱的寬度β、β』的影響。由此，在柱的寬度β、β』存在偏差時，利用該柱形成的FinFET的柵電極的特性也發生偏差。也就是說，柱的寬度β、β』的偏差導致FinFET的製造成品率降低。
而在上述本實施方式的第一具體例中，在第二含矽層形成工序(S105)中通過SiN層2006進行膜厚分布的修正(調節)，從而能夠在晶片200的面內使柱的寬度β固定，與第二比較例的情況相比，能夠形成特性沒有偏差的FinFET，從而能夠顯著地有助於該FinFET的製造成品率的提高。
(第三比較例)
以下，對與上述具體例對比的第三比較例進行說明。
在第三比較例中，針對通過與上述本實施方式的第一具體例不同的方法修正(調節)poly-Si層2005的膜厚分布的偏差的情況進行說明。具體來說，如圖25所示，例如在膜厚分布B的poly-Si層2005上，形成同樣由poly-Si(多晶矽)構成的第二poly-Si層2005』，由此，來修正(調節)膜厚分布的偏差。
在第三比較例中，第二poly-Si層2005』以下述方式形成。
形成有poly-Si層2005的晶片200在經過了研磨工序(S103)及膜厚測定工序(S104)之後，被送入第一含矽層形成工序(S102)中所使用的第一含矽層形成裝置603。在被送入了晶片200的第一含矽層形成裝置603中，在該晶片200的poly-Si層2005上，形成與poly-Si層2005同樣的由poly-Si(多晶矽)構成的第二poly-Si層2005』。
此時，在形成第二poly-Si層2005』時，基於在膜厚測定工序(S104)中得到的作為測定結果的膜厚分布數據，決定修正poly-Si層2005的面內的膜厚分布的偏差這樣的處理條件，在此基礎上，進行使第二poly-Si層2005』的表面的高度在晶片200的面內一致這樣的調整(調節)。此外，關於在形成第二poly-Si層2005』時的調整(調節)，可以考慮利用本實施方式中說明的在處理室內的活化控制來實施。
在形成第二poly-Si層2005』後，從第一含矽層形成裝置603送出晶片200，該晶片200被送入至襯底處理裝置606。在被送入了晶片200的襯底處理裝置606中，在該晶片200的第二poly-Si層2005』上，形成作為硬掩膜發揮功能的SiN層2006』。若使用這樣的方法，在第三比較例中，也能夠在晶片200的面內使SiN層2006』的表面的高度一致。
但是，本申請發明人認真研究的結果，在第三比較例的方法中，存在以下問題。
在第三比較例中，poly-Si層2005和第二poly-Si層2005』分別在獨立的工序中形成。而且，在各工序之間，經過了研磨工序(S103)。也就是說，poly-Si層2005和第二poly-Si層2005』即使由同一化合物構成，也不能連續地形成，並且存在由研磨導致的損壞。因此，在poly-Si層2005和第二poly-Si層2005』之間，各自的層的界面附近的膜組成可能會發生變質，由此，可能會形成與各個層組成不同的界面層2005」。
若形成界面層2005」，則在poly-Si層2005、第二poly-Si層2005』和界面層2005」中，蝕刻率不同。也就是說，poly-Si層2005和第二poly-Si層2005』原本由同一化合物構成，因此各自應當是相同的蝕刻率，但當它們之間存在界面層2005」時，它們就不再具有均等的蝕刻率，在從poly-Si層整體考慮的情況下，圖案形成工序中的蝕刻率的計算會變得困難。因此，在圖案形成工序中，存在發生過度蝕刻或蝕刻不足等的風險。
另外，在poly-Si層2005和第二poly-Si層2005』之間存在界面層2005」時，還存在它們的結合度會變弱的風險。
與之相對，在上述本實施方式的第一具體例中，對poly-Si層2005的膜厚分布的偏差的修正(調節)，不是通過形成第三比較例這樣的第二poly-Si層2005』來實施的，而是利用作為硬掩膜發揮功能的SiN層2006來實施的，因此能夠減少以下風險。也就是說，在本實施方式的第一具體例中，在poly-Si層2005的層內，不會形成第三比較例那樣的界面層2005」，因此，關於poly-Si層2005的蝕刻率的計算是容易的。由此，在圖案形成工序中，能夠抑制成為過度蝕刻或蝕刻不足等的風險。而且，在本實施方式的第一具體例中，由於不需要形成第二poly-Si層2005』，與第三比較例的情況相比，能夠減少一個工序，其結果為，能夠實現高的製造生產能力。
另外，根據上述本實施方式的第二具體例，通過使SiN層2006的膜組成在晶片200的中心側和外周側不同，能夠實現對於SiN層2006的蝕刻的均勻化。因此，若像本實施方式的第二具體例那樣地實施，能夠進一步抑制如第三比較例那樣在圖案形成工序中成為過度蝕刻或蝕刻不足等的風險。
(6)本實施方式的效果
根據本實施方式，發揮以下示出的一個或多個效果。
(a)根據本實施方式，在取得了針對實施了研磨之後的poly-Si層2005的膜厚分布數據的基礎上，根據基於該膜厚分布數據決定出的處理條件，在poly-Si層2005上形成SiN層2006，由此修正(調節)poly-Si層2005的面內的膜厚分布的偏差。因此，poly-Si層2005和SiN層2006之間的層疊膜的表面的高度在晶片200的面內一致，從而在之後進行的圖案形成工序(S109)中，能夠實現對SiN層2006上的抗蝕膜2008進行曝光時的焦點深度的面內分布的均勻化，由此，能夠使蝕刻後得到的柱的寬度β在晶片200的面內固定。也就是說，能夠抑制所形成的電路等的圖案線寬發生偏差，從而即使在形成具有微細化的圖案的FinFET的情況下，也能夠形成特性沒有偏差的FinFET，能夠顯著地有助於該FinFET的製造成品率的提高。
(b)而且，根據本實施方式，對於poly-Si層2005的膜厚分布的偏差進行的修正(調節)，是利用由與該poly-Si層2005不同的化合物形成的SiN層2006來實施的。因此，與例如第三比較例那樣地利用由同一化合物構成的結構來修正膜厚分布的偏差的情況不同，poly-Si層2005的蝕刻率不會因界面層2005」而發生變化，從而針對poly-Si層2005的蝕刻率計算變得容易。由此，在圖案形成工序中，能夠抑制成為過度蝕刻或蝕刻不足等的風險。另外，由於利用作為硬掩膜發揮功能的SiN層2006來進行對於poly-Si層2005的膜厚分布的偏差的修正(調節)，所以與第三比較例的情況相比，能夠減少一個工序，其結果為，能夠實現高的製造生產能力。而且，即使在例如poly-Si層2005作為絕緣層發揮功能的情況下，也不會形成第三比較例那樣的界面層2005」，從而也不會產生由該界面層2005」導致的洩漏路徑，能夠抑制在絕緣層中產生漏電流的風險。
(c)而且，根據本實施方式，每當供給用於形成SiN層2006的處理氣體即含氮氣體時，通過在晶片200的中心側和外周側供給不同濃度的活性種，來進行對於poly-Si層2005和SiN層2006的層疊膜的膜厚的修正(調節)。因此，能夠一邊針對晶片200的中心側和外周側同時並行地形成SiN層2006，一邊使各自中的處理量不同來對層疊膜的膜厚進行修正。也就是說，由於利用含氮氣體的活性度進行膜厚的修正，所以不會降低FinFET的製造生產能力，能夠抑制該FinFET的特性產生偏差。
(d)另外，在本實施方式中，在晶片200的中心側和外周側供給不同濃度的活性種，由此，不僅使在形成SiN層2006時的膜厚，還使該SiN層2006的膜特性在晶片200的中心側和外周側不同。因此，例如也能夠實現降低一側的膜密度而提高另一側的膜密度這樣的膜特性，由此，能夠使對於SiN層2006的蝕刻率在晶片200的中心側和外周側變化，從而實現對於該SiN層2006的蝕刻在晶片200的面內的均勻化。
(e)另外，在本實施方式中，使執行用於製造FinFET的各工序(S101～S109)的各裝置601、602、603……協作而作為一個襯底處理系統600發揮功能。因此，通過使各裝置601、602、603……協作，能夠實現高效地進行各工序(S101～S109)這樣的系統內的控制，其結果為，能夠實現FinFET的製造生產能力的提高。
(7)其他實施方式
以上，具體說明了本發明的一實施方式，但本發明不限於上述一實施方式，能夠在不脫離其主旨的範圍內進行各種變更。
(處理時序)
在上述實施方式中，例如在圖19的圖表中，作為襯底處理裝置606進行的調整(調節)的一具體例，示出了進行上述(A)的磁力調整的情況。具體來說，例舉了如下的情況：使由第二電磁鐵250h形成的磁場的大小比由第一電磁鐵250g形成的磁場的大小大，由此，與晶片200的中心側上部相比，在晶片200的外周側上部生成活性的等離子體。
但是，本發明中進行調整(調節)時的處理時序不限於此，也可以考慮例如以下說明的處理時序。
作為其他處理時序的例子，有例如圖26所示的處理時序。圖26的處理時序是在由第一電磁鐵250g生成磁場之後再由第二電磁鐵250h生成磁場來處理的例子。通過實施這樣的處理，能夠使晶片200的外周側的成膜量比中心側的成膜量多。相反地，在由第二電磁鐵250h生成磁場之後再由第一電磁鐵250g生成磁場的情況下，能夠使晶片200的中心側的成膜量比外周側的成膜量多。
另外，除此以外，還有例如圖27所示的處理時序的例子。圖27的處理時序是在圖19的處理時序的基礎上，使向第二線圈250b供給的電力比向第一線圈250a供給的電力大來進行處理的例子。通過進行這樣的處理，能夠使晶片200的外周側的成膜量比中心側的成膜量多。相反地，通過使向第一電磁鐵250g供給的電力比向第二電磁鐵250h供給的電力大，並使向第一線圈250a供給的電力比向第二線圈250b供給的電力大，能夠使晶片200的中心側的成膜量比外周側的成膜量多。
另外，除此以外，還有例如圖28所示的處理時序的例子。圖28的處理時序是在圖19的處理時序的基礎上，使第一偏壓電極219a的電位比第二偏壓電極219b的電位大來進行處理的例子。通過進行這樣的處理，能夠使晶片200的外周側的成膜量比中心側的成膜量多。相反地，通過使向第一電磁鐵250g供給的電力比向第二電磁鐵250h供給的電力大，並使第二偏壓電極219b的電位比第一偏壓電極219a的電位大，能夠使晶片200的中心側的成膜量比外周側的成膜量多。
另外，除此以外，還有例如圖29所示的處理時序的例子。圖29的處理時序是使第二偏壓電極219b的電位比第一偏壓電極219a的電位高來進行處理的例子。通過進行這樣的處理，能夠在例如膜厚分布A的poly-Si層2005上形成成為目標膜厚分布A』的SiN層2006(參照圖8)，從而能夠修正這些層疊膜的膜厚。
另外，除此以外，還有例如圖30所示的處理時序的例子。圖30的處理時序是使供給到第一線圈250a的高頻電力比供給到第二線圈250b的高頻電力大來進行處理的例子。通過進行這樣的處理，能夠在例如膜厚分布B的poly-Si層2005上形成成為目標膜厚分布B』的SiN層2006(參照圖10)，從而能夠修正這些層疊膜的膜厚。
另外，除此以外，還有例如圖31所示的處理時序的例子。圖31的處理時序是使供給到第一線圈250a的高頻電力比供給到第二線圈250b的高頻電力小來進行處理的例子。通過進行這樣的處理，能夠在例如膜厚分布A的poly-Si層2005上形成成為目標膜厚分布A』的SiN層2006(參照圖8)，從而能夠修正這些層疊膜的膜厚。
另外，除此以外，還有例如圖32所示的處理時序的例子。圖32的處理時序是在向第一線圈250a以t1時間供給高頻電力之後再向第二線圈250b以t2時間供給高頻電力的例子。這裡，使t1比t2長。通過進行這樣的處理，能夠在例如膜厚分布B的poly-Si層2005上形成成為目標膜厚分布B』的SiN層2006(參照圖10)，從而能夠修正這些層疊膜的膜厚。此外，這裡，構成為在向第一線圈250a供給高頻電力之後再向第二線圈250b供給高頻電力，相反地，也可以構成為在向第二線圈250b供電之後再向第一線圈250a供電。
另外，除此以外，還有例如圖33所示的處理時序的例子。圖33的處理時序與圖32的例子相反地，是構成為使t1比t2短的例子。通過進行這樣的處理，能夠在例如膜厚分布A的poly-Si層2005上形成成為目標膜厚分布A』的SiN層2006(參照圖8)，從而能夠修正這些層疊膜的膜厚。此外，這裡，構成為在向第一線圈250a供給高頻電力之後再向第二線圈250b供給高頻電力，但相反地，也可以構成為在向第二線圈250b供電之後再向第一線圈250a供電。
(活化單元)
在上述實施方式中，例舉了使用第一線圈250a、第一電磁鐵250g和第二電磁鐵250h在處理空間201內生成等離子體的情況，但本發明不限於此。例如，也可以構成為，不設置第一線圈250a，而是使用第二線圈250b、第一電磁鐵250g和第二電磁鐵250h在處理空間201內生成等離子體。僅使用第二線圈250b的情況下的等離子體主要在第二等離子體生成區域252內生成，但通過使用第一電磁鐵250g和第二電磁鐵250h中的某一方或雙方，使在第二等離子體生成區域252中生成的活性種向晶片200的中心側擴散，能夠調整處理分布。
另外，在上述實施方式中，例舉了使活性種的濃度不同的區域被二分成晶片200的中心側和外周側的情況，但本發明不限於此，也可以在沿徑向進一步細分後的區域中控制含矽層的膜厚。具體來說，也可以考慮分成例如晶片200的中心附近、外周側、中心與外周之間的中間區域這樣地分成3個區域來進行控制。
(含矽層)
在上述實施方式中，作為第二含矽層例舉了SiN層2006進行了說明，但本發明不限於此。即，第二含矽層只要是由與第一含矽層不同的化合物形成的含矽層即可，不限於矽氮化膜，也可以採用含有其他元素的膜，另外還可以採用氧化膜、氮化膜、碳化膜、氮氧化膜、金屬膜、這些膜的複合膜等。
另外，關於第一含矽層，也同樣地不限於poly-Si層2005。第一含矽層只要填埋了形成在晶片200上的凹凸(鰭式構造)即可，也可以採用通過CVD這樣的成膜處理得到的含矽層或者通過氧化處理、氮化處理、氮氧化處理、濺射處理等得到的含矽層。在這樣的處理中，也能夠進行修正。此外，在進行濺射處理或成膜處理的情況下，也可以組合各向異性的處理和各向同性的處理。通過組合各向異性處理和各向同性處理，能夠進行更精密的修正。
另外，在上述實施方式中，例舉了在第一含矽層形成工序(S102)和第二含矽層形成工序(S105)中使用不同的裝置形成膜的情況，但本發明不限於此。例如，也可以利用襯底處理裝置606進行第一含矽層形成工序(S102)。
另外，在上述實施方式中，例舉了利用作為硬掩膜發揮功能的SiN層2006來修正(調節)膜厚分布的偏差的情況，也可以考慮對於例如絕緣膜的形成工序或電極膜的形成工序等適用同樣的修正(調節)。在適用於絕緣膜的形成工序的情況下，能夠解決以下所述的問題。
例如，在通過含矽層形成絕緣膜的情況下，若採用上述第三比較例中說明的層構造(參照圖25)，則在第一層2005和第二層2005』之間形成洩漏路徑。洩漏路徑是指洩漏電流的間隙這樣的徑路。在這樣的層構造中，由於在形成第一層2005後又進行了研磨工序，所以在形成第二層2005』時，有時第一層2005的表面成為終端，或者存在由研磨導致的損壞。因此，即使形成第二層2005』，第一層2005和第二層2005』的結合度也弱，由此會形成電流洩漏的間隙。
與之相對，如本發明這樣，若不在第一層2005上形成第二層2005』，而是採用形成利用與第一層2005不同的化合物的層2006的層構造(參照圖7、圖9)，則能夠抑制洩漏路徑發生，從而能夠抑制絕緣膜中的產生漏電流的風險。另外，如上所述，由於蝕刻率的計算容易，所以在圖案形成工序中，能夠抑制成為過度蝕刻和蝕刻不足的風險。而且，由於能夠削減第二層2005』的形成工序，所以能夠實現高的生產能力。
(晶片襯底)
在上述實施方式中，作為晶片襯底例舉了300mm晶片，但本發明不限於此。例如，還能夠適用450mm晶片等的大型襯底，若是這樣的大型襯底，效果更好。這是因為在採用大型襯底的情況下，CMP工序(S103)的影響變得更顯著。即，在大型襯底的情況下，poly-Si層2005c和poly-Si層2005d的膜厚差(參照圖7、圖9)有變得更大的傾向。如本發明這樣，若在第二含矽層形成工序(S105)中修正(調節)膜厚分布的偏差，則在大型襯底的情況下，也能夠抑制面內的特性產生偏差。
(系統結構)
在上述實施方式中，作為襯底處理系統600，例舉了控制半導體設備(例如FinFET)的生產線的系統，但本發明不限於此。例如，還考慮將本發明適用於圖34所示的集群式裝置系統4000。而且，也可以由內嵌式的裝置系統構成。若是採用這樣的裝置系統的方式，能夠縮短各個處理裝置602、603……間的晶片200的搬運時間，從而能夠提高半導體設備的製造生產能力。另外，可以考慮在各處理裝置602、603……之間使用例如真空搬運室104。若使用真空搬運室104，則能夠抑制雜質吸附在形成於晶片200的最外表面的膜上。這裡，雜質是指例如包含構成最外表面的膜的元素以外的元素在內的物質。
(半導體器件)
在上述實施方式中，作為半導體器件例舉了FinFET進行了說明，但本發明不限於此。即，本發明還能夠適用於FinFET以外的半導體設備的製造工序。而且，還能夠適用於利用液晶面板的製造工序的圖案形成處理、太陽能電池的製造工序的圖案形成處理、電源設備的製造工序的圖案形成處理等的半導體製造工藝來處理襯底的技術。