基於規範類正交矩陣的信息隱藏與提取方法及其fpga器件的製作方法
2023-10-05 00:08:09 1
基於規範類正交矩陣的信息隱藏與提取方法及其fpga器件的製作方法
【專利摘要】本發明公開了一種基於規範類正交矩陣的信息隱藏與提取方法及其FPGA器件。在硬體FPGA電路上的實現信息隱藏功能，其中包括：利用基於構造矩陣的查找算法和克羅內克積擴展，實現規範類正交矩陣快速構造；隱秘數據經過規範類正交矩陣編碼後，具備線性性質，修正相關檢測後的判決輸入數據，實現隱秘數據的提取；鑑於多媒體數據處理的速度和嵌入隱秘信息的效率要求，採用了使用FPGA實現基於規範類正交矩陣的信息隱藏及提取電路的設計方案。結果表明：本發明裝置電路結構簡單，能夠滿足多媒體數據實時處理的要求；在發送端，隱秘信息被快速嵌入到載體數據流中；在接收端，通過生成相同的規範類正交矩陣，分別將載體信息和隱藏信息準確地提取出來。
【專利說明】基於規範類正交矩陣的信息隱藏與提取方法及其FPGA器件
【技術領域】
[0001]本發明涉及一種基於規範類正交矩陣構成的信息隱藏與提取方法和裝置，具體地說是在硬體FPGA平臺上實現了一種新型的全數字信息隱藏與提取硬體電路。
【背景技術】
[0002]信息隱藏技術是利用人類感官的不敏感性和信息本身存在的的冗餘，採用軟體或硬體的方法將某種信息嵌入到宿主信號(如圖像、聲音、視頻或文本文檔)中，並在必要時可檢測或提取隱藏信號的技術。對於隱藏算法，一方面需要增加分析複雜度，就能極大地提高算法安全性。另一方面，對隱體的提取應該是不需要原始載體或原始隱體。而將擴頻技術應用到信息隱藏領域中，可以顯著增強系統的魯棒性和安全性。擴頻隱藏算法多採用CDMA中的正交擴頻碼，如Hadamard碼、Walsh碼、Gold碼或m序列等。
[0003]擴頻隱藏算法是通過一個序列或者多個序列，將原始隱秘數據進行擴頻編碼，即用擴頻序列加密原始隱秘數據。基於這個思想，定義了一種規範類正交(NS =NormalSimilar-orthogonal)矩陣,該矩陣中任意兩行的互相關係數為定值。秘密信息經NS矩陣編碼後，得到加密的數據，再嵌入到載體中，提高了隱秘數據的安全性。在接收端，不需要原始載體圖像，僅使用相同NS矩陣，即可恢復出原始秘密信息。
[0004]一般來說，軟體實現的信息隱藏系統速度較慢，不能滿足多媒體數據實時處理的要求，為了達到高速處理的性能要求，採用硬體實現信息隱藏算法具有很重要的意義。FPGA作為一種最具代表性的PLD器件，繼承了 ASIC的大規模、高集成度、高可靠性的優點，又克服了普通ASIC設計周期長、投資大、靈活性差的缺點。隨著工藝技術的發展和市場需要，超大規模、高速、低功耗的新型FPGA器件不斷推陳出新。新一代的FPGA甚至集成了 CPU或DSP內核，在一片FPGA上進行軟硬體協同設計，為實現SOPC提供了強大的支持。無論是在速度、體積方面，還是在設計的靈活性上，FPGA都能適應圖像和信號處理的要求。
【發明內容】
[0005]本發明的目的在於克服現有技術中存在的缺陷，提出了一種基於規範類正交矩陣的信息隱藏與提取方法與FPGA器件的實現，能夠滿足多媒體數據實時處理的要求。
[0006]本發明採用的技術方案為:
[0007]基於規範類正交矩陣的信息隱藏與提取方法，步驟如下:
[0008]步驟11，基於構造矩陣的查找算法和克羅內克積擴展，快速構造規範類正交矩陣Ixn，其中L < N且矩陣中各個元素取值為+1或-1，K中任意兩行之間的互相關係數為定值 P e {-1+2/N, -1+4/N,…，1-2/N}；
[0009]步驟12，設二進位隱秘信息B=(bi，b2，…，bj中各個元素取值為+1或-1，乘以規範類正交矩陣後得到加密信息W=BK ;設實際隱藏點的載體數據為X= (Xl，X2,…，xN)，嵌入強度G= (gl, g2,…，gN)，則在載體數據中嵌入加密信息，得含密載體數據Y=X+G.W，其中符號「.」表不Hadamard積也稱Schur積；
[0010]步驟13，設信道噪聲E= (ei，e2J…，eN)、接收數據Z=Y+E和相關檢測矩陣Κτ，使用相關檢測法，得到判決輸入數據r=ZKT=XKT+G.S+EKT，其中，…，r1)；
[0011]步驟14，修正各個判決輸入數據，得判決數據
【權利要求】
1.基於規範類正交矩陣的信息隱藏與提取方法，其特徵在於，步驟如下: 步驟11，基於構造矩陣的查找算法和克羅內克積擴展，快速構造規範類正交矩陣&XN，其中L < N且矩陣中各個元素取值為+1或-1，K中任意兩行之間的互相關係數為定值P e {-1+2/N, -1+4/N,…，1-2/N}； 步驟12，設二進位隱秘信息B=(bi，b2，…，K)中各個元素取值為+1或-1，乘以規範類正交矩陣後得到加密信息W=BK ;設實際隱藏點的載體數據為X=(Xl，X2,…，xN)，嵌入強度G= (gl, g2,…，gN)，則在載體數據中嵌入加密信息，得含密載體數據Y=X+G.W，其中符號「.」表不Hadamard積也稱Schur積； 步驟13，設信道噪聲E= (ei，e2,…，eN)、接收數據Z=Y+E和相關檢測矩陣Κτ，使用相關檢測法，得到判決輸入數據 r= Z KT=XKT+G.S+EKT，其中，r= (r1； r2,...，rL)； ? /.步驟14，修正各個判決輸入數據，得判決數據及
2.根據權利要求1所述的基於規範類正交矩陣的信息隱藏與提取方法，其特徵在於，所述步驟11中構造規範類正交矩陣Ixn的方法如下: 步驟21，當碼長為N時，二進位完備碼組數為L=2N，對所有碼組按從小到大編號，任意一碼組 Xi=Uil, Xi2,…，xiN),其中
3.基於權利要求1或2所述一種規範類正交矩陣的信息隱藏與提取方法的FPGA器件，主要包括以下幾個部分: 秘密數據和矩陣輸入模塊，按照這個模塊的時序進行秘密數據和矩陣單元值的輸入和保存； 秘密數據編碼模塊，提供經規範類正交矩陣編碼後的隱秘數據； 載體數據發送模塊，用來發送載體數據，輸出給後續模塊進行DCT變換等一系列處理；信息隱藏實現模塊，實現載體數據的加密發送，包括隱藏變換模塊，其是用來計算實際隱藏點加密後的數據； 信息隱藏提取模塊，實現對加密數據的解碼，包括判決數據修正模塊、判決門限計算模塊和判決器。
【文檔編號】H04L9/06GK103684751SQ201310667382
【公開日】2014年3月26日 申請日期:2013年12月10日 優先權日:2013年12月10日
【發明者】殷奕, 唐燕, 鄧攀, 閭國年 申請人:南京師範大學