地址解碼電路與地址解碼的方法
2023-10-08 05:01:04 1
專利名稱：地址解碼電路與地址解碼的方法
技術領域：
本發明涉及到一種地址解碼電路和一種地址解碼的方法，尤其是涉及到一種地址解碼電路與一種能夠確定地址和選擇期望的外圍宏程序庫之一的地址解碼的方法。
雖然外圍宏程序庫一般都安裝在不同的器件上，但是一個實際使用的地址(下面，統稱為「實用地址」)在這些外圍宏程序庫中間不總是公共的。因此，必須確定一個實用地址，以及選擇一個外圍宏程序庫。
圖1是一個通過利用實用地址選擇一個外圍宏程序庫的常規地址解碼電路例子的方框圖。
該圖解說明的地址解碼電路只包括一個實用地址解碼器2。該實用地址解碼器2接收一個地址信號1並且傳送一個地址選擇信號7到其中的一個外圍宏程序庫8。
當外圍宏程序庫安裝在一個晶片上時，地址信號1被傳送到該實用地址解碼器2，一個地址僅在實用地址解碼器2中確定，而一個期望外圍宏程序庫8根據地址確定的結果被選中。
當一個地址解碼器要被檢測時，對於一種檢測方式的檢測矢量是預先構成的。對於一個地址解碼器的檢測是通過利用構成的檢測矢量來執行的。
一種普通的地址解碼器不僅已經習慣地使用在一種檢測模式中，而且用在實際使用中。結果，存在一個問題，即對於各個器件的實用地址是變化的，檢測矢量就不得不每次重新構造。
除了圖1顯示的常規地址解碼電路以外，日本未審查專利公開Nos.61-156746和4-68554已經建議了一些地址解碼電路。然而，對於各個器件的實用地址是變化的情況，上述檢測矢量就不得不每次重新構造的問題在這些地址解碼器中並沒有解決。
日本未審查專利公開號No.63-116242已經建議了一種包括一些電串聯的功能模塊的數據處理裝置。這種建議的數據處理裝置根據一個功能模塊選擇信號選擇這些功能模塊的一個。
然而，由於這種建議的數據處理裝置只包括一個地址解碼器，並且利用這個地址解碼器確定一個地址，所以該數據處理裝置也伴隨有在每次實用地址變化時檢測矢量就不得不每次重新構造的問題。
日本未審查專利公開號No.8-86836已經建議了一種包括每次執行一種功能的第一和第二電路模塊的半導體集成電路器件，第一輸入端位於用來接收從第一電路模塊輸出的一個數據信號的第一與第二電路模塊之間，第二輸入端在一種檢測模式中接收從外部傳送的一個檢測數據信號，一個輸出節點傳送數據信號到一個輸入節點和一個第二電路模塊的檢測數據輸出端，而選擇器響應一個檢測模式指示信號將提供到第二輸入端的數據信號傳送到輸出端。
這種建議的半導體集成電路器件解決了上述問題。即，該半導體集成電路器件具有無須重新構造檢測矢量的優點，即使實用地址變化。然而，該半導體集成電路器件伴隨有另外的問題，因為該器件必須包括許多選擇器，這將很難或者幾乎不可能使該器件在尺寸上整體小型化。
日本未審查專利公開No.2-154177已經建議了一種用於檢測一個安裝一些功能模塊的單獨晶片的模塊檢測器。該檢測器在檢測中選擇要檢測的功能模塊，並且在所選功能模塊中配備的檢測接口邏輯裝置中建立一個檢測模式。響應該檢測模式的建立，晶片上的交互數據總線在總線接口單元用一個比特設置。結果，對於要檢測的不同功能模塊每次必須重建一個總線接口單元。
然而，根據這種建議的模塊檢測器，一種檢測模塊不得不在檢測接口邏輯裝置中建立，此外，一個交互數據總線也必須為各個檢測建立。即，為了在模塊檢測器實際地執行一個檢測就必須執行大量複雜的步驟。
考慮到上述常規地址解碼電路的問題，本發明的目的是提供一種能夠使用公用檢測矢量的地址解碼器，即使實用地址解碼器改變，在這種情況下外圍宏程序庫安裝在一些不同的晶片上，因此排除重建檢測矢量的必要性而沒有複雜的結構。
本發明的另一個目的是提供一種能夠做同樣工作的地址解碼的方法。
一方面，這裡提供的一種地址解碼電路包括(a)一個為實際使用的第一地址解碼器用來解碼持有一個單獨目標的地址，(b)一個為檢測使用的第二地址解碼器用來解碼一個恆定的地址而不管目標如何，以及(c)一個邏輯電路，接收選擇信號和切換自第一地址解碼器傳輸的解碼結果到自第二地址解碼器傳輸的解碼結果，以及根據該選擇信號反之依然。
另一方面，這裡提供的一種地址解碼方法，包括一些步驟(a)接收一個地址信號，比較這個接收的地址信號與一個確定地址，並且只有在第一地址解碼器中該地址信號與確定地址一致時才傳送一個第一符合信號，(b)接收一個地址信號，比較這個接收的地址信號與一個確定地址，並且只有在第二地址解碼器中該地址信號與確定地址一致時才傳送一個第二符合信號，(c)接收一個選擇信號，並且根據該選擇信號選擇第一和第二符合信號之一，以及(d)根據這個選中的符合信號選擇一些外圍宏程序庫之一。
如上所述，第一或實用地址解碼器與第二或檢測用地址解碼器兩者都用在本發明中。在外圍宏程序庫安裝在一些不同的晶片上的這種情況下，即使實用地址解碼器改變，本發明通過利用一個檢測地址解碼器從而使用公共檢測矢量使建立檢測矢量或檢測模式成為可能。
圖1是一個常規地址解碼電路的方框圖。
圖2是一個根據第一實施例的地址解碼電路的方框圖。
圖3是一個根據第二實施例的地址解碼的一種方法的流程圖。
圖4是一個根據第三實施例的解碼電路的方框圖。
圖5是一個根據第四實施例的地址解碼方法的流程圖。圖2是一個根據第一實施例的地址解碼電路的方框圖。
根據第一實施例的地址解碼電路包括一個第一或者實用地址解碼器2，它通過地址總線接收地址信號，將這個接收的地址信號與一個確定的地址比較，並且當該地址信號與確定的地址一致時傳送第一符合信號4，包括一個第二或者檢測用地址解碼器3，它通過地址總線1接收地址信號，將這個接收的地址信號與一個確定的地址比較，並且當該地址信號與確定的地址一致時傳送第二符合信號5，以及包括一個接收第一符合信號4，第二符合信號5，和一個檢測模式信號13的選擇器6，它根據接收的檢測模式信號13選擇第一符合信號4和第二符合信號5中的一個，並且傳送所選的第一符合信號4或者第二符合信號5作為一個地址選擇信號7給外圍宏程序庫8。
傳送到選擇器6的檢測模式信號13是一個具有兩個值「0」和「1」的二進位信號。檢測模式信號13的值「1」是檢測模式的表示，而檢測模式信號13的值「0」表示不同於檢測模式的其它模式。
下面將描述圖2所示地址解碼器的工作。
一個通過地址總線1進入到實用地址解碼器2和檢測用地址解碼器3的地址信號在實用地址解碼器2和檢測用地址解碼器3的每個中與一個確定地址比較。只有當接收的地址信號與確定地址一致時，實用地址解碼器2和檢測用地址解碼器3才分別傳送第一和第二符合信號4和5。
選擇器6在接收的檢測模式信號13具有表示不同於檢測模式的其它模式值「0」時選擇第一符合信號4，或者在接收的檢測模式信號13具有表示檢測模式值「1」時選擇第二符合信號5，並且傳送所選的第一符合信號4或者第二符合信號5作為一個地址選擇信號7給外圍宏程序庫8。然後，根據這傳送的地址選擇信號7選中外圍宏程序庫8之一。
描述到迄今為止，根據第一實施例的地址解碼電路選擇來自檢測用地址解碼器3的解碼結果以及在檢測模式根據檢測模式信號13外圍宏程序庫8的持有，並且選擇從實用地址解碼器2傳送的和在實際用模式中不同的根據目標的其他解碼結果的解碼結果。因而，在檢測模式中使用一個恆定地址訪問外圍宏程序庫8，即使實用地址是變化的。[第二實施例]圖3是根據第二實施例地址解碼方法的流程圖。
首先，如步驟20所示，一個地址信號在作為第一地址解碼器的實用地址解碼器2中被接收。
然後，如步驟22所示，實用地址解碼器2將接收的地址信號與一個確定的地址比較來確定它們彼此是否一致。
如果不一致(在步驟22是否定)，比較停止，實用地址解碼器2等待下一個地址信號。
如果接收的地址信號與一個確定的地址一致(在步驟22是肯定)，實用地址解碼器2就傳送第一符合信號4，如步驟24所示。
作為第二地址解碼器的檢測用地址解碼器3執行同樣的步驟。明確地，如步驟26所示，一個地址信號在作為第二地址解碼器的檢測用地址解碼器3中被接收。
然後，如步驟28所示，檢測用地址解碼器3將接收的地址信號與一個確定的地址比較來確定它們彼此是否一致。
如果不一致(在步驟28是否定)，比較停止，檢測用地址解碼器3等待下一個地址信號。
如果接收的地址信號與一個確定的地址一致(在步驟28是肯定)，檢測用地址解碼器3就傳送第二符合信號5，如步驟30所示。
由實用地址解碼器2執行的步驟20,22和24與由檢測用地址解碼器3執行的步驟26,28和30可以同時執行。當選擇時，它們之一可以比另一個執行早一些。
在接收到第一和第二符合信號4與5後，選擇器6接收具有值「0」或「1」的檢測模式信號13，如步驟32所示。
如步驟34所示，當接收的檢測模式信號13具有值「0」時選擇器6選擇第一符合信號4，而當接收的檢測模式信號13具有值「1」時選擇第二符合信號5。
所選的第一符合信號4或者第二符合信號5作為一個地址選擇信號7傳送給外圍宏程序庫8。根據地址選擇信號7，一個期望的外圍宏程序庫8被選中，如步驟36所示。[第三實施例]圖4是一個根據第三實施例的地址解碼電路方框圖。在該直接的實施例中，外圍宏程序庫8用一些寄存器構成，在這種情況下，依據上述第一實施例的地址解碼電路可以配備一些寄存器。然而，這將不利地導致增加整個電路的尺寸，並且根據第一實施例這將無效地配備大量地址解碼電路。因此，一種根據第三實施例的地址解碼電路被設計具有一種下述的結構。
在第三實施例中，一個地址信號包括一個高位地址信號和一個低位地址信號，它們每個與第一實施例不一樣是彼此獨立地被解碼。
根據第三實施例的地址解碼電路包括一個第一或者實用地址解碼器2，它通過第一地址總線1-1接收高位地址信號作為第一地址信號，將這個接收的地址信號與一個確定的地址比較，並且當該高位地址信號與確定的地址一致時傳送第一符合信號4，包括一個第二或者檢測用地址解碼器3，它通過第一地址總線1-1接收高位地址信號作為第一地址信號，將這個接收的地址信號與一個確定的地址比較，並且當該高位地址信號與確定的地址一致時傳送第二符合信號5，包括一個接收第一符合信號4，第二符合信號5，和接收一個檢測模式信號13的選擇器6，它根據接收的檢測模式信號1 3選擇第一符合信號4和第二符合信號5中的一個，並且傳送所選的第一符合信號4或者第二符合信號5作為一個高位地址選擇信號7-1給外圍宏程序庫8，包括一些第三地址解碼器9-1到9-n，以及包括一些邏輯「與」電路11-1到11-n。
傳送到選擇器6的檢測模式信號13是一個具有兩個值「0」和「1」的二進位信號。檢測模式信號13的值「1」表示檢測模式，而檢測模式信號13的值「0」表示不同於檢測模式的其它模式。
第三地址解碼器9-1到9-n中的每個都通過第二地址總線1-2接收一個低位地址作為第二地址信號，解碼接收的低位地址信號，並且傳送一個低位地址選擇信號10-1到10-n。
第三地址解碼器9-1到9-n的編號「n」與邏輯「與」電路11-1到11-n的編號「n」兩者都等於外圍宏程序庫8使用寄存器的數量。
高位地址選擇信號7-1與低位地址選擇信號10-1到10-n的之一輸入到邏輯「與」電路11-1到11-n中相關的一個。例如，高位地址選擇信號7-1與低位地址選擇信號10-1輸入到相關的邏輯「與」電路11-1。
下面將描述圖4顯示的地址解碼電路的工作。
通過第一地址總線1-1傳送到實用地址解碼器2和檢測用地址解碼器3的高位地址信號與實用地址解碼器2和檢測用地址解碼器3每個中的一個確定地址比較。只有在接收的高位地址信號與該確定的地址一致時，實用地址解碼器2和檢測用地址解碼器3分別傳送第一和第二符合信號4和5。
選擇器6在接收的檢測模式信號13具有表示不同於檢測模式的其它模式值「0」時選擇第一符合信號4，或者在接收的檢測模式信號13具有表示檢測模式值「1」時選擇第二符合信號5，並且傳送所選的第一符合信號4或者第二符合信號5作為一個地址選擇信號7-1給邏輯「與」電路11-1到11-n。
通過第二地址總線1-2傳送到第三地址解碼器9-1到9-n的低位地址信號在第三地址解碼器9-1到9-n的每個中被解碼，然後作為低位地址選擇信號10-1到10-n傳送到相關邏輯「與」電路11-1到11-n。
邏輯「與」電路11-1到11-n的每個計算高位地址選擇信號7-1與低位地址選擇信號10-1到10-n之一的邏輯和，並且將這些邏輯和作為地址選擇信號12-1到12-n分別傳送給外圍宏程序庫8。一個用在外圍宏程序庫8中的期望寄存器依據地址選擇信號12-1到12-n中的每一個來選擇。
根據上述第三實施例，僅有高位地址信號的解碼結果在實用地址解碼器2和檢測用地址解碼器3中切換。因此，根據第三實施例的地址解碼電路提供如同根據第一實施例的地址解碼電路提供一樣的優點。
此外，根據第三實施例的地址解碼電路提供一個額外的優點，這就是能夠僅用附加檢測用地址解碼器3和選擇器6進行訪問一些外圍宏程序庫8中的寄存器。[第四實施例]圖5是一個根據第四實施例的地址解碼方法的流程圖。
首先，如步驟40所示，在實用地址解碼器2中接收高位地址信號。
然後，如步驟42所示，實用地址解碼器2比較接收的高位地址信號與一個確定的地址以便確定它們是否一致。
如果不一致(在步驟42是否定)，比較停止，實用地址解碼器2等待下一個地址信號。
如果接收的地址信號與一個確定的地址一致(在步驟42是肯定)，實用地址解碼器2就傳送第一符合信號4，如步驟44所示。
作為第二地址解碼器的檢測用地址解碼器3執行同樣的步驟。明確地，如步驟46所示，一個地址信號在檢測用地址解碼器3中被接收。
然後，如步驟48所示，檢測用地址解碼器3將接收的地址信號與一個確定的地址比較來確定它們彼此是否一致。
如果不一致(在步驟48是否定)，比較停止，檢測用地址解碼器3等待下一個地址信號。
如果接收的地址信號與一個確定的地址一致(在步驟48是肯定)，檢測用地址解碼器3就傳送第二符合信號5，如步驟50所示。
在接收到第一和第二符合信號4與5後，選擇器6接收具有值「0」或「1」的檢測模式信號13，如步驟52所示。
如步驟54所示，當接收的檢測模式信號13具有值「0」時選擇器6選擇第一符合信號4，而當接收的檢測模式信號13具有值「1」時選擇第二符合信號5。
所選的符合信號4或者5作為一個高位地址選擇信號7-1傳送給邏輯「與」電路11-1到11-n，如步驟60所示。
如步驟56所示，第三地址解碼器9-1到9-n中的每個接收一個低位地址信號，解碼這個接收的低位地址信號，並且傳送這個解碼的低位地址信號到邏輯「與」電路11-1到11-n作為低位地址選擇信號10-1到10-n，如步驟58所示。
邏輯「與」電路11-1到11-n的每個計算高位地址選擇信號7-1與相關的低位地址選擇信號10-1到10-n之一的邏輯和，如步驟62所示。這個邏輯和作為地址選擇信號12-1到12-n分別傳送給外圍宏程序庫8，而結果，一個用在外圍宏程序庫8中的期望寄存器被選中，如步驟64所示。
一組步驟40,42和44由實用地址解碼器2執行，一組步驟46,48和50由檢測用地址解碼器3執行，以及一組步驟56和58由第三地址解碼器9-1到9-n可能同時執行。當可以任選時，任何兩組可以同時執行。當可以任選時，這三組可以分開執行，在這種情況下，這些組可以以任何順序執行。
在本發明已經結合所提實施例進行了描述同時，本發明提供一些優點如下。
根據本發明，對於一個檢測尤其是外圍宏程序庫的利用地址的解碼結果在一種檢測模式中根據檢測模式信號被選中。因此，當外圍宏程序庫安裝於不同的晶片時，將可能使用一個共同的矢量，即使一個實際用的地址是變化的。這就保證減少再建檢測矢量的步驟。
權利要求
1．一種地址解碼電路包括(a)一個為實際使用的第一地址解碼器(2)用來解碼持有一個單獨目標的地址；(b)一個為檢測使用的第二地址解碼器(3)用來解碼一個恆定的地址而不管目標，以及(c)一個邏輯電路(6)接收選擇信號(13)和切換自所述第一地址解碼器(2)傳輸的解碼結果到自所述第二地址解碼器(3)傳輸的解碼結果，以及根據該選擇信號(13)反之依然。
2．一種地址解碼電路包括(a)一個第一地址解碼器(2)接收一個地址信號，比較這個接收的地址信號與一個確定地址，並且只有當所述地址信號與所述確定地址一致時才傳送一個第一符合信號(4)；(b)一個第二地址解碼器(3)接收一個地址信號，比較這個接收的地址信號與一個確定地址，並且只有當所述地址信號與所述確定地址一致時才傳送一個第二符合信號(5)；(c)一個選擇器(6)接收一個選擇信號(13)，根據接收的選擇信號(13)選擇所述第一和第二符合信號(4,5)之一，以及根據這個選中的符合信號(13)選擇一些外圍宏程序庫(8)之一。
3．根據權利要求2所述的地址解碼電路，其特徵在於所述第一地址解碼器(2)是一個為實際使用的地址解碼器，用來解碼持有一個單獨目標的地址，而所述第二地址解碼器(3)是一個為檢測使用的地址解碼器，用來解碼一個恆定的地址而不管目標如何。
4．一個地址解碼電路包括(a)一個第一地址解碼器(2)，接收一個第一地址信號，比較這個接收的地址信號與一個確定地址，並且只有當所述地址信號與所述確定地址一致時才傳送一個第一符合信號(4)；(b)一個第二地址解碼器(3)，接收所述第一地址信號，比較這個接收的地址信號與一個確定地址，並且只有當所述第一地址信號與所述確定地址一致時才傳送一個第二符合信號(5)；(c)一個選擇器(6)，接收一個選擇信號(13)，根據接收的選擇信號(13)選擇所述第一和第二符合信號(4,5)之一，並且傳送選中的符合信號(4,5)作為一個第一地址選擇信號(7-1)；(d)至少有一個第三地址解碼器(9-1,…,9-n)接收所述第二地址信號，解碼這個接收的第二地址信號，並且傳送一個第二地址選擇信號(10-1,…,10-n)；以及(e)至少一個邏輯電路(11-1,…,11-n)接收所述第一和第二地址選擇信號(7-1,10-1,…,10-n)，邏輯地求和所述第一和第二地址選擇信號(7-1,10-1,…,10-n)，並且根據邏輯地求和所述第一和第二地址選擇信號(7-1,10-1,…,10-n)的結果選擇外圍宏程序庫(8)之一。
5．根據權利要求4所述的地址解碼電路，其特徵在於所述第三地址解碼器(9-1,…,9-n)的數量等於配備在所述外圍宏程序庫(8)中寄存器的數量。
6．根據權利要求4或者5所述的地址解碼電路，其特徵在於所述第一地址解碼器(2)是一個為實際使用的地址解碼器用來解碼持有一個單獨目標的地址，而所述第二地址解碼器(3)是一個為檢測使用的地址解碼器用來解碼一個恆定的地址而不管目標如何。
7．一種地址解碼的方法，包括步驟(a)接收一個地址信號，比較這個接收的地址信號與一個確定地址，並且只有在第一地址解碼器(2)中所述地址信號與所述確定地址一致時才傳送一個第一符合信號(4)；(b)接收一個地址信號，比較這個接收的地址信號與一個確定地址，並且只有在第二地址解碼器(3)中所述地址信號與所述確定地址一致時才傳送一個第二符合信號(5)；(c)接收一個選擇信號(13)，並且根據所述選擇信號(13)選擇所述第一和第二符合信號(4,5)之一；以及(d)根據這個選中的符合信號(4,5)選擇一些外圍宏程序庫(8)之一。
8．根據權利要求7所述的地址解碼電路，其特徵在於所述步驟(a)和(b)是同時執行。
9．一種地址解碼的方法，包括步驟(a)接收一個第一地址信號，比較這個接收的第一地址信號與一個確定地址，並且只有在第一地址解碼器(2)中所述第一地址信號與所述確定地址一致時才傳送一個第一符合信號(4)；(b)接收所述地址信號，比較這個接收的第一地址信號與一個確定地址，並且只有在第二地址解碼器(3)中所述第一地址信號與所述確定地址一致時才傳送一個第二符合信號(5)；(c)接收一個選擇信號(13)，根據所述選擇信號(13)選擇所述第一和第二符合信號(4,5)之一，並且傳送選擇符合信號(4,5)作為一個第一地址選擇信號(7-1)；(d)接收一個第二地址信號，解碼該接收的第二地址信號，以及在第三地址解碼器(9-1,…,9-n)中傳送一個第二地址選擇信號(10-1,…,10-n)；(e)邏輯地計算所述第一與第二地址選擇信號(7-1,10-1,…,10-n)的和；(f)根據所述步驟(e)的結果選擇一些外圍宏程序庫(8)之一。
10．根據權利要求9所述的方法，其特徵在於所述步驟(d)是在一些所述第三地址解碼器(9-1,…,9-n)中執行。
11．根據權利要求10所述的方法，其特徵在於所述多個第三地址解碼器(9-1,…,9-n)的每一個都同時執行所述步驟(d)。
12．根據權利要求9到11的任何一個權利要求所述的方法，其特徵在於所述步驟(a)與(b)是同時執行。
13．根據權利要求9到11的任何一個權利要求所述的方法，其特徵在於所述步驟(a),(b)與(d)是同時執行。
全文摘要
這裡提供的一種地址解碼電路包括(a)第一地址解碼器(b)第二地址解碼器以及(c)一個邏輯電路。在一種檢測模式根據該選擇信號,地址解碼電路選擇一個用於檢測的地址的解碼結果,這是外圍宏程序庫持有的。因此,當外圍宏程序庫安裝在不同的晶片上時,將可能使用一個共同的矢量,即使一個為實際使用的地址是變化的。這個保證減少重建檢測矢量的步驟。
文檔編號G11C29/04GK1232186SQ99105598
公開日1999年10月20日 申請日期1999年4月15日 優先權日1998年4月15日
發明者石本聰美 申請人:日本電氣株式會社