ClassD消噪電路的製作方法
2023-09-22 03:11:40 4
專利名稱：Class D消噪電路的製作方法
技術領域：
本發明涉及Class D消噪電路。
背景技術：
現有的CLASS D音頻功放消噪電路大多採用PWM調製或一階Σ-Λ (—階Sigma-Delta)調製技術。PWM調製在實際電路中會增加固有的失真，其採用固定頻率載波，會產生載波的多次諧波輻射，大量的EMI會對其它電路產生幹擾；一階Σ-Λ調製這種技術在一定程度上對噪聲起到整形作用，但整形效果不是很明顯，噪聲較顯著。
發明內容
針對上述技術缺陷，本發明提出Class D消噪電路。為了解決上述技術問題，本發明的技術方案如下:Class D消噪電路，包括前置放大器、第一級積分器、第二級積分器、PWM調製器和驅動電路，所述前置放大器連接所述第一級積分器，所述第一級積分器連接所述第二級積分器，所述第二級積分器連接所述PWM調製器，所述PWM調製器連接所述驅動電路。進一步的，所述前置放大器包括運算放大器0P1，兩個輸入電阻Rin，兩個反饋電阻Rl ;所述兩個輸入電阻Rin分別連接運算放大器OPl正極輸入端和負極輸入端；運算放大器OPl正極輸入端和運算放大器OPl的負極輸出端Vopl之間串接一個反饋電阻R1，運算放大器OPl負極輸入端和運算放大器OPl的正極輸出端Vonl之間串接另一個反饋電阻Rl0進一步的，所述第一級積分器包括運算放大器0P2、兩個輸入電阻R2、兩個反饋電阻R3及兩個積分電容Cl，所述運算放大器OPl的正極輸出端Vonl和負極輸出端Vopl分別連接兩個輸入電阻R2，所述兩個輸入電阻R2分別連接運算放大器0P2正極輸入端和負極輸入端；運算放大器0P2正極輸入端和運算放大器0P2的負極輸出端Vop2之間串接一個積分電容Cl，運算放大器0P2負極輸入端和運算放大器0P2的正極輸出端Von2之間串接另一個積分電容Cl，所述運算放大器0P2正極輸入端和驅動電路正極輸出端之間串接一個反饋電阻R3，所述運算放大器0P2負極輸入端和驅動電路負極輸出端之間串接另一個反饋電阻R3。進一步的，所述第二級積分器包括運算放大器0P3、兩個輸入電阻R4、兩個反饋電阻R5和兩個積分電容C2，所述運算放大器0P2的正極輸出端Von2和負極輸出端Vop2分別連接兩個輸入電阻R4，所述兩個輸入電阻R4分別連接運算放大器0P3正極輸入端和負極輸入端；運算放大器0P3正極輸入端和運算放大器0P3的負極輸出端Vop3之間串接一個積分電容C2，運算放大器0P3負極輸入端和運算放大器0P3的正極輸出端Von3之間串接另一個積分電容C2，所述運算放大器0P3正極輸入端和驅動電路負極輸出端之間串接一個反饋電阻R5，所述運算放大器0P3負極輸入端和驅動電路正極輸出端之間串接另一個反饋電阻R5。
進一步的，所述PWM調製器包括兩個比較器comp和三角波發生器0SC，所述運算放大器0P3的負極輸出端Vop3連接一個比較器comp的正極輸入端，所述運算放大器0P3的正極輸出端Von3連接另一個比較器comp的正極輸入端，所述三角波發生器OSC連接兩個比較器comp的負極輸入端。進一步的，所述驅動電路包括兩個門級驅動模塊和第一大功率mos管、第二大功率mos管、第三大功率mos管、第四大功率mos管、，所述兩個比較器comp的輸出端分別各自連接兩個門級驅動模塊，一個門級驅動模塊的兩個輸出端分別連接第一大功率mos管的柵極和第二大功率mos管的柵極，另一個門級驅動模塊的兩個輸出端分別連接第三大功率mos管的柵極和第四大功率mos管的柵極，所述第一大功率mos管的源極接電源，所述第一大功率mos管的漏極接第二大功率mos管的漏極，第二大功率mos管的源極接地；所述第三大功率mos管的源極接電源，所述第三大功率mos管的漏極接第四大功率mos管的漏極，第四大功率mos管的源極接地。本發明的有益效果在於:本技術的CLASS D消噪電路採用遠高於奈奎斯特(Nyquist)速率採樣音頻信號，採用二階Σ-Λ結構音頻噪聲進行整形。音頻信號的頻率範圍是20Hz 20KHz，電路音頻採樣的頻率為300K，電路的量化噪聲就平均分配在O 300KHz頻率氛圍內，高的採樣率使分布在20Hz 20KHz聲音頻率範圍內的量化噪聲明顯減少。二階Σ-Λ技術對O 300KHz的噪聲進行整形，把O 20KHz頻率範圍的噪聲往更大程度的往高頻部分推，但對音頻信號沒有影響，進一步起到消噪的作用。通過調節R5、R3、R4、R2、C2、C1的大小，可以把O 20KHz頻率範圍的噪聲往高頻部分推，但對音頻信號沒有影響，起到消噪的作用。Σ-Λ調製技術由於具有噪聲整形特性，並且PWM調製使輸出信號能量分布在很寬的頻帶範圍內，所以在採樣精度和抗EMI方面具有更好的性能。
圖1為本發明的電路圖。圖2為本發明簡化後的電路圖；圖3為本發明的半邊等效電路；圖4為包含噪聲源的簡化電路小信號模型。附圖標記:前置放大器I ;第一級積分器2 ;第二級積分器3 ;PWM調製器4 ;驅動電路5。
具體實施例方式下面將結合附圖和具體實施例對本發明做進一步的說明。如圖1所示，消噪電路結合PWM調製和二階Σ-Λ結構。Class D消噪電路，包括前置放大器、第一級積分器、第二級積分器、PWM調製器和驅動電路，所述前置放大器連接所述第一級積分器，所述第一級積分器連接所述第二級積分器，所述第二級積分器連接所述PWM調製器，所述PWM調製器連接所述驅動電路。所述前置放大器包括運算放大器0P1，兩個輸入電阻Rin，兩個反饋電阻Rl ;所述兩個輸入電阻Rin分別連接運算放大器OPl正極輸入端和負極輸入端；運算放大器OPl正極輸入端和運算放大器OPl的負極輸出端Vopl之間串接一個反饋電阻Rl，運算放大器OPl負極輸入端和運算放大器OPl的正極輸出端Vonl之間串接另一個反饋電阻R1。所述第一級積分器包括運算放大器0P2、兩個輸入電阻R2、兩個反饋電阻R3及兩個積分電容Cl，所述運算放大器OPl的正極輸出端Vonl和負極輸出端Vopl分別連接兩個輸入電阻R2，所述兩個輸入電阻R2分別連接運算放大器0P2正極輸入端和負極輸入端；運算放大器0P2正極輸入端和運算放大器0P2的負極輸出端Vop2之間串接一個積分電容Cl，運算放大器0P2負極輸入端和運算放大器0P2的正極輸出端Von2之間串接另一個積分電容Cl，所述運算放大器0P2正極輸入端和驅動電路正極輸出端之間串接一個反饋電阻R3，所述運算放大器0P2負極輸入端和驅動電路負極輸出端之間串接另一個反饋電阻R3。所述第二級積分器包括運算放大器0P3、兩個輸入電阻R4、兩個反饋電阻R5和兩個積分電容C2，所述運算放大器0P2的正極輸出端Von2和負極輸出端Vop2分別連接兩個輸入電阻R4，所述兩個輸入電阻R4分別連接運算放大器0P3正極輸入端和負極輸入端；運算放大器0P3正極輸入端和運算放大器0P3的負極輸出端Vop3之間串接一個積分電容C2，運算放大器0P3負極輸入端和運算放大器0P3的正極輸出端Von3之間串接另一個積分電容C2，所述運算放大器0P3正極輸入端和驅動電路負極輸出端之間串接一個反饋電阻R5，所述運算放大器0P3負極輸入端和驅動電路正極輸出端之間串接另一個反饋電阻R5。所述PWM調製器包括兩個比較器comp和三角波發生器0SC，所述運算放大器0P3的負極輸出端Vop3連接一個比較器comp的正極輸入端,所述運算放大器0P3的正極輸出端Von3連接另一個比較器comp的正極輸入端，所述三角波發生器OSC連接兩個比較器comp的負極輸入端。所述驅動電路包括兩個門級驅動模塊和第一大功率mos管、第二大功率mos管、第三大功率mos管、第四大功率mos管、，所述兩個比較器comp的輸出端分別各自連接兩個門級驅動模塊，一個門級驅動模塊的兩個輸出端分別連接第一大功率mos管的柵極和第二大功率mos管的柵極，另一個門級驅動模塊的兩個輸出端分別連接第三大功率mos管的柵極和第四大功率mos管的柵極，所述第一大功率mos管的源極接電源，所述第一大功率mos管的漏極接第二大功率mos管的漏極，第二大功率mos管的源極接地；所述第三大功率mos管的源極接電源，所述第三大功率mos管的漏極接第四大功率mos管的漏極,第四大功率mos管的源極接地。 整個電路採用全差分的結構，可以減少共模幹擾，如電源電壓的波動，外面的共模噪聲等。電路由前置放大器、第一級積分器、第二級積分器、PWM調製器、驅動電路組成。差分音頻信號輸入端為VIN+、VIN_,差分音頻信號輸出端為Vo+、Vo_,三角波發生器OSC為300K的三角波輸入信號。前置放大器對輸入差分信號(VIN+、VIN_)進行一定倍數的放大；前置放大器的輸出信號(V—、Vonl)跟差分音頻輸出信號(Vo+、V0J作為第一級積分器的輸入信號；第一級積分器的輸出信號(V—、Von2)跟差分音頻輸出信號(Vo+、V0J作為第二級積分器的輸入信號；第二級積分器的輸出信號(Vop3、Von3)及OSC產生的三角波波信號作為PWM調製器的輸入信號；PWM調製器的輸出信號則為驅動電路的輸入信號。由第一級積分器、第二級積分器、PWM調製器和驅動電路組成的整個環路構成二階Σ-Δ電路對輸入音頻信號的噪聲進行噪聲整形並對輸入音頻信號完成第二次放大。若將PWM調製電路、驅動電路作為一個模塊，並假設該模塊的相移為0，增益為Gpwm,則該系統可以簡化為圖2所示結構。利用「半邊等效電路」分析方法，並假設積分器的運算放大器增益無窮大、帶寬遠大於環路帶寬，則上述全差分系統可進一步簡化為圖3所示結構，圖中運算放大器的輸入端可看作「虛地」。
由圖3所示的半邊等效電路可知，從V1到\的增益為
權利要求
1.Class D消噪電路，其特徵在於，包括前置放大器、第一級積分器、第二級積分器、PWM調製器和驅動電路，所述前置放大器連接所述第一級積分器，所述第一級積分器連接所述第二級積分器，所述第二級積分器連接所述PWM調製器，所述PWM調製器連接所述驅動電路。
2.根據權利要求1所述的ClassD消噪電路，其特徵在於，所述前置放大器包括運算放大器0P1，兩個輸入電阻Rin，兩個反饋電阻Rl ;所述兩個輸入電阻Rin分別連接運算放大器OPl正極輸入端和負極輸入端；運算放大器OPl正極輸入端和運算放大器OPl的負極輸出端Vopl之間串接一個反饋電阻Rl，運算放大器OPl負極輸入端和運算放大器OPl的正極輸出端Vonl之間串接另一個反饋電阻Rl。
3.根據權利要求2所述的ClassD消噪電路，其特徵在於，所述第一級積分器包括運算放大器0P2、兩個輸入電阻R2、兩個反饋電阻R3及兩個積分電容Cl，所述運算放大器OPl的正極輸出端Vonl和負極輸出端Vopl分別連接兩個輸入電阻R2，所述兩個輸入電阻R2分別連接運算放大器0P2正極輸入端和負極輸入端；運算放大器0P2正極輸入端和運算放大器0P2的負極輸出端Vop2之間串接一個積分電容Cl，運算放大器0P2負極輸入端和運算放大器0P2的正極輸出端Von2之間串接另一個積分電容Cl，所述運算放大器0P2正極輸入端和驅動電路正極輸出端之間串接一個反饋電阻R3，所述運算放大器0P2負極輸入端和驅動電路負極輸出端之間串接另一個反饋電阻R3。
4.根據權利要求3所述的ClassD消噪電路，其特徵在於，所述第二級積分器包括運算放大器0P3、兩個輸入電阻R4、兩個反饋電阻R5和兩個積分電容C2， 所述運算放大器0P2的正極輸出端Von2和負極輸出端Vop2分別連接兩個輸入電阻R4，所述兩個輸入電阻R4分別連接運算放大器0P3正極輸入端和負極輸入端；運算放大器0P3正極輸入端和運算放大器0P3的負極輸出端Vop3之間串接一個積分電容C2，運算放大器0P3負極輸入端和運算放大器0P3的正極輸出端Von3之間串接另一個積分電容C2，所述運算放大器0P3正極輸入端和驅動電路負極輸出端之間串接一個反饋電阻R5，所述運算放大器0P3負極輸入端和驅動電路正極輸出端之間串接另一個反饋電阻R5。
5.根據權利要求4所述的ClassD消噪電路，其特徵在於，所述PWM調製器包括兩個比較器comp和三角波發生器0SC，所述運算放大器0P3的負極輸出端Vop3連接一個比較器comp的正極輸入端,所述運算放大器0P3的正極輸出端Von3連接另一個比較器comp的正極輸入端，所述三角波發生器OSC連接兩個比較器comp的負極輸入端。
6.根據權利要求5所述的ClassD消噪電路，其特徵在於，所述驅動電路包括兩個門級驅動模塊和第一大功率mos管、第二大功率mos管、第三大功率mos管、第四大功率mos管、，所述兩個比較器comp的輸出端分別各自連接兩個門級驅動模塊，一個門級驅動模塊的兩個輸出端分別連接第一大功率mos管的柵極和第二大功率mos管的柵極，另一個門級驅動模塊的兩個輸出端分別連接第三大功率mos管的柵極和第四大功率mos管的柵極，所述第一大功率mos管的源極接電源，所述第一大功率mos管的漏極接第二大功率mos管的漏極，第二大功率mos管的源極接地；所述第三大功率mos管的源極接電源，所述第三大功率mos管的漏極接第四大功率mos管的漏極，第四大功率mos管的源極接地。
全文摘要
本發明公開了Class D消噪電路，包括前置放大器、第一級積分器、第二級積分器、PWM調製器和驅動電路，所述前置放大器連接所述第一級積分器，所述第一級積分器連接所述第二級積分器，所述第二級積分器連接所述PWM調製器，所述PWM調製器連接所述驅動電路，本技術的CLASS D消噪電路採用遠高於奈奎斯特(Nyquist)速率採樣音頻信號，採用二階Σ-Δ結構音頻噪聲進行整形，音頻信號的頻率範圍是20Hz～20KHz，電路音頻採樣的頻率為300K，電路的量化噪聲就平均分配在0～300KHz頻率氛圍內，高的採樣率使分布在20Hz～20KHz聲音頻率範圍內的量化噪聲明顯減少，二階Σ-Δ技術對0～300KHz的噪聲進行整形，把0～20KHz頻率範圍的噪聲往更大程度的往高頻部分推，但對音頻信號沒有影響，進一步起到消噪的作用。
文檔編號H03F1/32GK103199800SQ201310090109
公開日2013年7月10日 申請日期2013年3月20日 優先權日2013年3月20日
發明者戴忠偉, 陳家駒 申請人:微動科技(杭州)有限公司