低功率消耗的字符解碼電路的製作方法
2023-10-06 08:40:14 1
專利名稱：低功率消耗的字符解碼電路的製作方法
技術領域：
本實用新型是有關一種字符解碼電路，特別是有關一種內存在執行區塊數據抹除時，不必通過電壓準位轉換器，而通過由電晶體即可完成的字符解碼電路。
背景技術：
隨著科技的不斷發展，現在一般的電子設備都已內建微處理器10，使電子設備具備了運算及溝通的能力，並搭配或內含一內存12，此內存12是為快閃記憶體(FLASH MEMORY)或為可抹除可編程只讀存儲器(EEPROMMEMORY)，來儲存數字數據以及運算後的結果，使得電子設備的效能大為擴增，如圖1所示。然而隨著內存12的記憶容量愈多，內存12在執行數據編程或抹除功能時所需的時間就愈長，也因此導致在測試內存時的成本就愈高，因此為了節省時間或減少測試時的成本，故需以大區塊數據的方式來進行內存的編程或抹除功能。
請參閱圖2所示，內存12的數據存儲單元呈數組方式排列(m×n)。當內存12在進行抹除所儲存的數據時，一般是至少以列為單位來執行抹除的動作，例如選定複數字元線14(WL0～WLm-1)中的WL0並施予高壓準位，即可抹除第一列存儲單元的數據；同理，若同時選定數條字符線14且都施予高壓準位，即可抹除相對應列上所有存儲單元的數據。現有的一般內存12在執行上述的運作時，主要是通過字符解碼器16來完成。
如圖3所示，在現有技術中，字符解碼器16是由低壓解碼器18與電壓準位轉換器20相連接所構成，運作方式是由低壓解碼器18的輸入接受一組相對應於選定字符線14的字符地址22，再透過電壓準位轉換器20對低壓解碼器18的輸出提供一所需的操作電壓。而現有技術中當內存12在執行編程或抹除時，因為需要通過電壓準位轉換器20來提供給字符線14所需的操作電壓，而使內存12在字符解碼器16上，產生功率消耗過大的問題且隨著被選定的字符線12愈多，所消耗的功率就愈大。
有鑑於此，本實用新型是針對上述的問題，提出一種具有低功率消耗的字符解碼電路。
實用新型內容本實用新型的主要目的，是提供一種字符解碼電路，使快閃記憶體或可抹除可編程只讀存儲器在進行數據讀取或編程時，仍通過低壓解碼器及電壓準位轉換器來達成，而在進行區塊數據的抹除時，不必通過電壓準位轉換器，而是通過電晶體來取得高壓準位，減少了快閃記憶體或為可抹除可編程只讀存儲器在字符解碼器上的功率消耗。
本實用新型的另一目的，是提供一種字符解碼電路，使快閃記憶體或可抹除可編程只讀存儲器的字符解碼電路，透過至少一電晶體來達到節省時間與降低測試成本的功效。
根據本實用新型，是將一設於內存中的字符解碼電路設有至少一電晶體，使內存可不必通過電壓準位轉換器，而達到對內存區塊數據進行抹除的功效。此字符解碼電路包括一低壓解碼器，是利用輸入端來接收字符線的字符地址，而輸出端則與一電壓準位轉換器的輸入端相連接，此電壓準位轉換器的輸出可依據低壓解碼器的輸出來選定字符線，並使字符線由電壓準位轉換器來獲取所需的操作電壓；以及，至少一電晶體設於字符在線且與電壓準位轉換器的輸出相連接；因此，當一內存在執行數據的讀取功能時，由於電晶體的關閉，而使字符線由電壓準位轉換器獲取所需的操作電壓，而在內存執行至少一區塊數據的抹除功能時，字符線因電壓準位轉換器處于禁致狀態以及電晶體的開啟，而由電晶體獲取所需的操作電壓。
以下通過由具體實施例配合所附的圖式詳加說明，當更容易了解本實用新型的目的、技術內容、特點及其所達成的功效。
圖1為現有微控制器搭配內存的方塊圖示意；圖2為現有內存及其周邊電路的方塊示意圖；圖3為現有字符解碼器的方塊示意圖；圖4為本實用新型設有二P型電晶體的字符解碼電路的實施例方塊示意圖；圖5為本實用新型的電壓準位轉換器的電路示意圖；圖6為本實用新型設有一P型電晶體的字符解碼電路的實施例方塊示意圖；圖7為本實用新型設有一N型電晶體的字符解碼電路的實施例方塊示意圖。
圖號說明10微控制器 12內存14字符線16字符解碼器18低壓解碼器20電壓準位轉換器22字符地址 24字符解碼電路26低壓解碼器28電壓準位轉換器30P型電晶體 32P型電晶體34字符線36字符地址38P型電晶體 40P型電晶體42P型電晶體 44P型電晶體
具體實施方式
本實用新型在於一內存執行區塊數據抹除時，字符線可通過由電晶體取得操作電壓，而不必通過電壓準位轉換器，以達到降低字符解碼器功率的消耗。
請參閱圖4所示，字符解碼電路24是將低壓解碼器26與電壓準位轉換器28相連接在一起，並使兩個P型電晶體30、32與電壓準位轉換器28相連接。低壓解碼器26由邏輯閘構成，工作電壓由內存的電源電壓(VCC)供應，其輸入端用來接收外部所給予的字符線34的字符地址36。請同時參閱圖5所示，電壓準位轉換器28主要由一對交叉耦合的P型電晶體38、40所構成，其電源可在VCC與一大於VCC的高電源電壓(VHH)之間切換，且電壓準位轉換器28的輸入與低壓解碼器26的輸出相連接，使電壓準位轉換器28的輸出可根據低壓解碼器26的輸出來選定字符線34，並使被選定的字符線34由電壓準位轉換器28來獲得所需的操作電壓，而非選定的字符線34則在接地準位。此外，另有兩個P型電晶體30、32，其是符合互補式金屬氧化半導體的製程，而連結方式是將P型電晶體30的源極與P型電晶體32的汲極以串聯方式連接在一起，P型電晶體30的汲極連接至電壓準位轉換器28的電源上，其閘極則連接有一第一控制準位(MSEHVi)；P型電晶體32的源極連接到電壓準位轉換器28的輸出，而閘極則連有一第二控制準位(READ)。如下列表一所示的設有二P型電晶體30、32的字符解碼電路24運作時的電壓準位表，當進行內存區塊數據的抹除時，電壓準位轉換器28處于禁致狀態，P型電晶體30閘極的第一控制準位(MSEHVi)為VCC，其汲極因為與電壓準位轉換器28的電源連接，所以取得VHH準位，而P型電晶體32閘極的第一控制準位(READ)為VCC或介於VCC與VHH之間的電壓準位，字符線34則由二P型電晶體30、32的開啟而取得VHH準位；若執行內存數據的讀取或編程等其它功能模式時，P型電晶體30閘極的第一控制準位(MSEHVi)和汲極準位同為VCC或VHH，P型電晶體32閘極的第二控制準位(READ)可以為VCC、接地準位或介於VCC與VHH之間的電壓準位，字符線34則因為二P型電晶體30、32的關閉而由電壓準位轉換器28取得所需的操作電壓。
表一
圖6至圖7則為本實用新型的另一實施例。如圖6所示，字符解碼電路24的P型電晶體42的源極、汲極與閘極用以連接電壓準位轉換器28的輸出、電壓準位轉換器28的電源與一控制準位(MSEHVi)。如圖7所示，字符解碼電路34的N型電晶體44的汲極、源極與閘極用以連接電壓準位轉換器28的輸出、電壓準位轉換器28的電源與一控制準位(MSEHVi)。由於此二實施例的技術原理是與上述圖4的實施例相同，故於此不再贅述，詳細字符線解碼電路24運作時的各個電壓狀態，請分別參閱下列表二的設有一P型電晶體42的字符解碼電路24運作電壓準位表與表三的設有一N型電晶體44的字符解碼電路24運作電壓準位表。
表二
表三
此外，字符解碼電路的電晶體，不論為二個P型電晶體、一P型電晶體、或一N型電晶體，均可以每一字符線都設有電晶體或是以複數字元線共享電晶體的方式設於字符解碼電路上。
本實用新型利用上述的字符解碼電路，使內存在執行區塊數據抹除時，字符線不必通過電壓準位轉換器，而是通過電晶體來取得高壓準位。因此，本實用新型可有效地解決現有字符解碼器在執行區塊數據的抹除功能時功率消耗過大的問題，並提供一種可達到節省時間與降低測試成本功效的字符解碼電路。
但以上所述的實施例僅為本實用新型的較佳實施例，通過由實施例說明本實用新型的特點，其目的在使熟習該技術者能暸解本實用新型的內容並據以實施，並非用以局限本實用新型實施的範圍。舉凡運用本實用新型申請專利範圍所述的構造、形狀、特徵及精神所為的均等變化及修飾，皆應包括於本實用新型申請專利的範圍內。
權利要求1.一種低功率消耗的字符解碼電路，其是設於一內存中，其特徵在於，該字符解碼電路包括一低壓解碼器，其是用以接收至少一字符地址；一電壓準位轉換器，其是連接至該低壓解碼器，且該電壓準位轉換器通過由該低壓解碼器的輸出選定至少一字符線，並使該字符線取得一所需的操作電壓；以及至少一電晶體，其是設於每一該字符在線，並與該電壓準位轉換器連接，於該內存執行至少一區塊數據抹除功能時，使該電壓準位轉換器呈禁致狀態以及使該電晶體開啟，進而使該字符線由該電晶體取得該操作電壓。
2.如權利要求1所述的字符解碼電路，其特徵在於，所述該內存為一快閃記憶體或一可抹除可編程只讀存儲器。
3.如權利要求1所述的字符解碼電路，其特徵在於，所述該低壓解碼器是由邏輯閘構成。
4.如權利要求1所述的字符解碼電路，其特徵在於，所述該電壓準位轉換器是由一對交叉耦合的P型電晶體構成。
5.如權利要求1所述字符解碼電路，其特徵在於，所述該電晶體為P型電晶體或N型電晶體。
6.如權利要求1所述的字符解碼電路，其特徵在於，所述該操作電壓於讀取功能時為該內存的電源電壓，而於數據執行抹除功能時為一高電源電壓。
7.如權利要求1所述的字符解碼電路，其特徵在於，所述在該內存執行數據讀取或編程等功能時，因該電晶體關閉，使該字符線由該電壓準位轉換器取得該操作電壓。
8.如權利要求1所述的字符解碼電路，其特徵在於，所述當該電晶體為使用一個P型電晶體時，該電晶體的汲極連接至該電壓準位轉換器的電源，源極連接至該字符線，而閘極連接有一控制準位。
9.如權利要求8所述的字符解碼電路，其特徵在於，所述在該電晶體的閘極連接的控制準位為該電源電壓、源極為該高電源電壓(VHH)時，該電壓準位轉換器呈禁致狀態且該電晶體開啟，進而使該字符線由該電晶體取得該操作電壓，而於該電晶體的閘極的控制準位及該電壓準位轉換器的電源，同為該電源電壓或為高電源電壓時，使該電晶體關閉，進而使該字符線由該電壓準位轉換器取得該操作電壓。
10.如權利要求1所述的字符解碼電路，其特徵在於，所述該電晶體為使用一個N型電晶體時，該電晶體的源極連接至該電壓準位轉換器的電源，汲極連接至該字符線，而閘極連接有一控制準位。
11.如權利要求10所述的字符解碼電路，其特徵在於，所述在該電晶體的閘極的控制準位與該電壓準位轉換器的電源同為該高電源電壓時，該電壓準位轉換器呈禁致狀態且該電晶體開啟，進而使該字符線由該電晶體取得該操作電壓，而於該電晶體的閘極的控制準位為該電源電壓，該電壓準位轉換器的電源為該電源電壓或該高電源電壓時，使該電晶體關閉，進而使該字符線由該電壓準位轉換器取得該操作電壓。
12.如權利要求1所述的字符解碼電路，其特徵在於，所述當該電晶體為使用二個P型電晶體時，該二電晶體是以一汲極與一源極串聯在一起，另一汲極與源極則分別接至該電壓準位轉換電路的電源與該字符線，且於連接至該字符線的電晶體的閘極連接有第一控制準位，另一電晶體的閘極則連接有第二控制準位。
13.如權利要求12所述的字符解碼電路，其特徵在於，所述該第一控制準位為該電源電壓或一介於該電源電壓與該高電源電壓之間的其它電壓電源。
14.如權利要求12所述的字符解碼電路，其特徵在於，所述該第二控制準位為該電源電壓、該電壓準位轉換電路的電源為該高電源電壓時，該電壓準位轉換器呈禁致狀態且二該電晶體開啟，進而使該字符線由二該電晶體取得該操作電壓，而於該第二控制準位及該電壓準位轉換器的電源，同為該電源電壓或為高電源電壓，使該電晶體關閉，進而使該字符線由該電壓準位轉換器取得該操作電壓。
專利摘要本實用新型提供一種低功率消耗的字符解碼電路，其是設於一內存中，包括一用來接收字符線的字符地址的低壓解碼器；一電壓準位轉換器是透過低壓解碼器的輸出來選定字符線，並提供所需的操作電壓至字符線；以及利用至少一電晶體在電壓準位轉換器呈禁致狀態以及電晶體開啟時，使字符線由電晶體取得操作電壓，而於電晶體關閉時，使字符線由電壓準位轉換器取得操作電壓。因此本實用新型可使一內存在執行區塊數據抹除時，不必通過一電壓準位轉換器，而達到減少字符解碼電路功率消耗等目的。
文檔編號G11C16/16GK2842660SQ20052012228
公開日2006年11月29日 申請日期2005年9月27日 優先權日2005年9月27日
發明者林信章, 吳政穎, 楊明蒼 申請人:億而得微電子股份有限公司