一種複合電極及其製備方法
2023-10-04 08:02:49
一種複合電極及其製備方法
【專利摘要】本發明提供一種複合電極，包括：電極基板；設置在所述電極基板上表面的微結構陣列；沉積在設置有所述微結構陣列的電極基板表面的導電薄膜層。相應的，本發明還提供一種複合電極製備方法。本發明在電極基板的表面製備了具有微結構陣列的表面修飾層，使電極表面具有微結構陣列，複合電極與其它材料接觸或摩擦時，可以有效的增加互相之間的接觸面積。
【專利說明】一種複合電極及其製備方法
【技術領域】
[0001]本發明涉及半導體器件領域，特別是涉及一種複合電極及其製備方法。
【背景技術】
[0002]在半導體器件中，電極的表面結構對器件的性能有重要影響，通常依靠電極材料製備時自然形成的表面與器件的其它部分接觸，由於這樣形成的電極表面為平整表面，不能滿足需要粗糙電極表面以使電極與其它材料接觸或摩擦時增大接觸面積的需求。
【發明內容】
[0003]本發明提供一種結構簡單的表面為微結構陣列的複合電極，包括:
[0004]電極基板；
[0005]設置在所述電極基板上表面的微結構陣列；
[0006]沉積在設置有所述微結構陣列的電極基板表面的導電薄膜層。
[0007]優選的，所述微結構陣列選自納米線、納米管、納米顆粒、納米溝槽、微米溝槽、納米錐、微米錐、納米球和微米球狀結構的陣列。
[0008]優選的，所述微結構陣列的材料選自氧化物半導體材料。
[0009]優選的，所述微結構陣列為ZnO納米線陣列。
[0010]優選的，所述微結構陣列的高度在200納米至2微米之間。
[0011]優選的，所述導電薄膜層採用金屬薄膜、導電氧化物薄膜。
[0012]優選的，所述金屬選自Ag、Au、Cu、Al ;所述導電氧化物選自銦錫氧化物。
[0013]優選的，所述導電薄膜層的厚度在50納米至400納米之間。
[0014]優選的，所述電極基板為導體。
[0015]優選的，所述電極基板為柔性基板。
[0016]優選的，所述電極基板與所述導電薄膜層採用相同的材料。
[0017]相應的，本發明還提供一種複合電極製備方法，包括步驟:
[0018]提供電極基板；
[0019]在所述電極基板上表面設置微結構陣列；
[0020]在設置有所述微結構陣列的電極基板表面沉積導電薄膜層。
[0021]本發明提供的複合電極及其製備方法具有下列有益效果:
[0022]1、本發明提供的複合電極，在電極基板的表面製備了具有微結構陣列的表面修飾層，使電極表面具有微結構陣列，有效地增加了電極的表面積和表面能。本發明的複合電極與其它材料接觸或摩擦時，可以有效的增加互相之間的接觸面積，可以應用在需要增大電極與其它材料接觸或摩擦時接觸面積的器件如靜電脈衝發電機、氣敏傳感器、燃料電池等器件中。
[0023]2、納米結構的複合電極可以有效地增加電極的表面積和表面能，從而顯著地增強了複合電極的表面效應，對器件的小型化、智能化等快速實現具有重要的應用價值和科學意義。
[0024]3、採用柔性材料電極基板的複合電極可以作為柔性電極應用在柔性器件上。
[0025]4、本發明提供的複合電極製備方法，在電極基板表面設置微結構陣列後再沉積導電薄膜層，各步驟可以根據設計需要精確控制，該方法簡便，並可與其它半導體器件製備過
程兼容。
【專利附圖】
【附圖說明】
[0026]通過附圖所示，本發明的上述及其它目的、特徵和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。並未刻意按實際尺寸等比例縮放繪製附圖，重點在於示出本發明的主旨。
[0027]圖1為本發明複合電極的結構示意圖；
[0028]圖2為本發明複合電極的製備流程圖；
[0029]圖3和圖4為製備複合電極過程示意圖。
【具體實施方式】
[0030]在半導體器件中，電極的表面結構對器件的性能有重要影響，通常依靠電極材料製備時自然形成的表面與器件的其它部分接觸，由於這樣形成的電極表面為平整表面，對於需要電極與其它材料接觸或摩擦的器件，不能滿足電極與其它材料接觸或摩擦時增大接觸面積的需求。
[0031]本發明提供一種可以表面為微結構陣列的的複合電極，其技術方案是在基板表面沉積微結構陣列作為模板，然後再沉積導電薄膜層材料，獲得表面具有微結構陣列修飾層的電極。
[0032]具體的，可以在電極基板表面採用化學方法製備微結構陣列，然後用物理方法沉積導電薄膜層，以達到增加電極材料表面粗糙度的目的。本發明人認為，這種材料表面的化學和物理綜合改性方法獲得的納米陣列結構和另一種材料相互接觸時，這些納米陣列可以插入另一種材料以增加摩擦和接觸面積。有研究表明，額外的摩擦和增加的接觸面積能夠有效地增大接觸電荷密度，因此，本發明的複合電極可以應用在靜電納米發電機中，同時作為發電機的一個摩擦層，與其它材料摩擦時可以獲得更高的輸出功率。在氣敏傳感器、燃料電池等器件中，採用本發明的複合電極，可以增加氣體或液體與電極表面的接觸面積，從而可以獲得更高的輸出。
[0033]下面結合附圖詳細介紹本發明懸臂式脈衝發電機的【具體實施方式】。
[0034]圖1為本發明的複合電極結構示意圖，所述複合電極包括電極基板10，設置在電極基板10上表面的微結構陣列20，以及沉積在設置有微結構陣列20的電極基板10表面的導電薄膜層30。
[0035]本發明中，電極基板10為根據實際需要選擇的基板材料，這裡不做特別限定，可以為導體、半導體或絕緣體。優選的，電極基板10為導體。更優選的，導電薄膜層30與電極基板10採用相同的材料。
[0036]電極基板10的材料可以為硬性的，例如玻璃、鋁板等硬性基板，也可以為柔性的，例如PMMA薄膜、銅箔等。採用柔性的電極基板的複合電極可以應用在柔性器件中。[0037]本發明中，微結構陣列20可以為選自納米線、納米管、納米顆粒、納米溝槽、微米溝槽、納米錐、微米錐、納米球和微米球狀結構的陣列，其中，每個陣列單元的尺寸在20納米到2微米之間。微結構陣列20的高度優選在200納米至2微米之間。
[0038]在本發明中，微結構陣列20相當於在電極基板表面設置微結構模板，因此微結構陣列的材料選擇無特殊要求，可以為任意能夠製備成微米或納米尺寸微結構的導體、半導體或絕緣體材料，本發明中優選為氧化物半導體材料，例如Zn0、Sn02等半導體材料，更具體的，可以為ZnO納米線陣列。微結構陣列20可以是採用物理或化學方法直接在電極基板表面上生長獲得的微結構陣列，也可以是採用微納加工技術將預先製備好的微結構直接放置在電極基板的表面來獲得微結構陣列。
[0039]導電薄膜層30的材料可以選擇金屬薄膜材料或導電氧化物材料，金屬材料優選Ag、Au、Cu、Al等薄膜，導電氧化物薄膜優選為銦錫氧化物(ITO)薄膜。本發明的複合電極中，導電薄膜層30採用濺射、蒸鍍等常規薄膜製備方法沉積形成薄膜。導電薄膜層30的沉積厚度範圍優選為在50納米至400納米之間。
[0040]相應的，本發明還提供一種複合電極的製備方法，圖2為製備複合電極的流程圖，包括:
[0041 ] 步驟SI，提供電極基板。
[0042]本發明中，電極基板可以為柔性基板，也可以為硬性基板。所述電極基板根據實際器件需要可以為導電基板，也可以為半導體或絕緣體基板。
[0043]步驟S2，在所述電極基板的上表面設置微結構陣列。
[0044]本發明中，所述微結構陣列的材料可以選擇任意能夠製備成微米或納米尺寸微結構的導體、半導體或絕緣體材料。
[0045]步驟S3，在設置有所述微結構陣列的電極基板上表面沉積導電薄膜層。
[0046]本發明中，所述導電薄膜層可以為金屬或導電氧化物薄膜層，該導電薄膜層可以採用濺射、蒸鍍等常規薄膜製備方法進行沉積。
[0047]本發明提供的複合電極製備方法，在電極基板表面設置微結構陣列後再沉積導電薄膜層，各步驟可以根據需要精確控制，該方法簡便，並可與其它半導體器件製備過程兼容。下面以一個具體例子介紹本發明的複合電極的製備過程。
[0048]選擇鈹銅合金片作為電極基板，參見圖3，在鈹銅合金電極基板10的上表面上採用水熱合成法製備ZnO納米線陣列20，ZnO納米線基本垂直與電極基板10的表面，ZnO納米線的長度納米線的長度約為500納米。
[0049]參見圖4，在製備有ZnO納米線陣列20的電極基板10表面採用磁控濺射方法沉積厚度約為200納米的Au薄膜層30，在鈹銅合金表面獲得了具有微結構陣列修飾層，完成複合電極的製備。
[0050]以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制。任何熟悉本領域的技術人員，在不脫離本發明技術方案範圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍內。
【權利要求】
1.一種複合電極，其特徵在於，包括: 電極基板； 設置在所述電極基板上表面的微結構陣列； 沉積在設置有所述微結構陣列的電極基板表面的導電薄膜層。
2.根據權利要求1所述的複合電極，其特徵在於，所述微結構陣列選自納米線、納米管、納米顆粒、納米溝槽、微米溝槽、納米錐、微米錐、納米球和微米球狀結構的陣列。
3.根據權利要求1或2所述的複合電極，其特徵在於，所述微結構陣列的材料選自氧化物半導體材料。
4.根據權利要求3所述的複合電極，其特徵在於，所述微結構陣列為ZnO納米線陣列。
5.根據權利要求1-4任一項所述的複合電極，其特徵在於，所述微結構陣列的高度在200納米至2微米之間。
6.根據權利要求1-5任一項所述的複合電極，其特徵在於，所述導電薄膜層採用金屬薄膜或導電氧化物薄膜。
7.根據權利要求6所述的複合電極，其特徵在於，所述金屬選自Ag、Au、Cu、Al;所述導電氧化物選自銦錫氧化物。
8.根據權利要求1-7任一項所述的複合電極，其特徵在於，所述導電薄膜層的厚度在50納米至400納米之間。
9.根據權利要求1-8任一項所述的複合電極，其特徵在於，所述電極基板為導體。
10.根據權利要求1-9任一項所述的複合電極，其特徵在於，所述電極基板為柔性基板。
11.根據權利要求1-10任一項所述的複合電極，其特徵在於，所述電極基板與所述導電薄膜層採用相同的材料。
12.一種複合電極製備方法，其特徵在於，包括步驟: 提供電極基板； 在所述電極基板上表面設置微結構陣列； 在設置有所述微結構陣列的電極基板表面沉積導電薄膜層。
【文檔編號】H01L29/41GK103779400SQ201310231644
【公開日】2014年5月7日 申請日期:2013年6月9日 優先權日:2013年6月9日
【發明者】楊維清, 王中林 申請人:國家納米科學中心