一種具有複合介質層結構的積累型DMOS的製作方法

2023-12-10 19:35:03

本發明屬於功率半導體技術領域，特別涉及一種具有複合介質層結構的積累型DMOS。

背景技術：

隨著電力電子技術向高頻大功率應用領域快速發展，VDMOS成為電力電子領域中的不可替代的重要器件之一。

VDMOS器件通常採用二次擴散或離子注入技術形成，是多元胞器件，易於集成，功率密度大，且多子導電，頻率特性好。目前VDMOS是功率MOS的主流器件之一。作為功率開關，VDMOS具有耐壓高、開關速度快、低導通電阻、低驅動功率、良好熱穩定性、低噪聲及簡單的製造工藝等優點而廣泛應用與開關電源、交流傳動、變頻電源、計算機設備等各種領域，並取得理想效果。

在低壓和超低壓方向，漏源通態電阻(specific on-resistance)Rds(on)和單位面積柵極電荷Qg是兩個重要參數。減小源漏通態電阻有利於降低通態損耗，減小柵極電荷則有利於降低開關損耗。但是，現在很難對兩個參數同時進行大幅度的優化，這是因為以現有的工藝，優化其中的任何一個參數必將對另一個參數帶來一定不利的影響。為了提高DMOS的性能，國內外提出了Trench底部厚SiO2結構(BOX)和分柵結構(Split-gate)等新型結構。一般情況下，BOX結構的「Miller」電荷比Split-gate的高，但它的柵極電荷比Split-gate的低。但是，由於Split-gate結構可利用其第一層多晶層(Shield)作為「體內場板」來降低漂移區的電場，所以Split-gate結構通常具有更低的導通電阻和更高的擊穿電壓，並可用於較高電壓(20V-250V)的TRENCH MOS產品。

雖然國內外公司在優化導通電阻和柵電荷方面取得了較大的進展，但是近年來，激烈的市場競爭對器件的性能要求越來越高，所以如何採用先進的MOSFET結構設計同時降低器件Rds(on)及Qg仍然是各個廠家努力的方向。本發明提出的結構可以進一步改善器件的通態損耗和開關損耗。

技術實現要素：

本發明針對上述問題，提出一種具有複合介質層結構的積累型DMOS，通過在具有複合介質層結構的DMOS中引入積累型區域，使得DMOS在電場分布改善的同時，閾值電壓較低，且導通電阻較小。

本發明的技術方案：一種具有P型埋層結構的積累型DMOS，包括從下至上依次層疊設置的金屬化漏極1、N+襯底2、N-漂移區3和金屬化源極13；所述N-漂移區3上層具有N-型輕摻雜區9、P型摻雜區11、P+重摻雜區12和N+重摻雜區10；所述P+重摻雜區12和N+重摻雜區10的上表面與金屬化源極13接觸，所述N+重摻雜區10位於兩側的P+重摻雜區12之間並與其相互接觸；所述P型摻雜區11位於P+重摻雜區12的正下方並與其相互接觸；所述N-型輕摻雜區9位於N+重摻雜區10的正下方並與其相互接觸；所述N-漂移區3還具有槽型柵電極和體內場板6，所述槽型柵電極沿垂直方向依次貫穿N+重摻雜區10和N-型輕摻雜區9後延伸入N-漂移區3中；所述槽型柵電極包括控制柵電極4、屏蔽柵電極5、第一介質材料7和第二介質材料8，其中第一介質材料7的上表面與金屬化源極13接觸，控制柵電極4位於第一介質材料7中；所述第二介質材料8位於第一介質材料7的正下方並與其相互接觸，所述屏蔽柵電極5位於第二介質材料8中，屏蔽柵電極5的上表面與第一介質材料7接觸；所述體內場板6沿垂直方向依次貫穿P+重摻雜區12和P型摻雜區11後延伸入N-漂移區3中；所述體內場板6的上表面與金屬化源極13接觸，體內場板6的上部側面被第一介質材料7包圍，體內場板6的下部側面和底部被第二介質材料8包圍；所述屏蔽柵電極5和金屬化源極13短接；當器件正嚮導通時，控制柵電極4接正電位，金屬化漏極1接正電位，金屬化源極13接零電位；當器件反向阻斷時，控制柵電極4和金屬化源極13短接且接零電位，金屬化漏極1接正電位。

進一步的，所述第一介質材料7為二氧化矽。

進一步的，所述第二介質材料8為具有高介電常數的介質材料，且與第一介質材料7不同。

進一步的，所述控制柵電極4、屏蔽柵電極5、體內場板6的材料為多晶矽。

本發明的有益效果為，具有較大的正向電流、較小的閾值電壓、較小的導通電阻、較小的柵漏電流以及更高的抗漏極電壓震蕩對柵極影響的能力等優良特性。

附圖說明

圖1是本發明提供的一種具有複合介質層結構的積累型DMOS的剖面結構示意圖；

圖2是本發明提供的一種具有複合介質層結構的積累型DMOS在外加零電壓時，耗盡線示意圖；

圖3是本發明提供的一種具有複合介質層結構的積累型DMOS外加電壓到達閾值電壓時的電流路徑示意圖；

圖4是同種介質層結構積累型DMOS的擊穿電流電壓圖；

圖5是複合介質層結構積累型DMOS的擊穿電流電壓圖；

圖6是複合介質層結構積累型DMOS的擊穿電流路徑圖；

圖7是複合介質層結構積累型DMOS的擊穿電流路徑圖；

圖8是同種介質層結構積累型DMOS在x＝5.1μm處的縱向電場分布圖；

圖9是複合介質層結構積累型DMOS在x＝5.1μm處的縱向電場分布圖；

圖10至圖18是本發明提供的一種具有複合介質層結構的積累型DMOS的製造工藝流程示意圖。

具體實施方式

下面結合附圖對本發明進行詳細的描述

如圖1所示，本發明的一種具有P型埋層結構的積累型DMOS，包括從下至上依次層疊設置的金屬化漏極1、N+襯底2、N-漂移區3和金屬化源極13；所述N-漂移區3上層具有N-型輕摻雜區9、P型摻雜區11、P+重摻雜區12和N+重摻雜區10；所述P+重摻雜區12和N+重摻雜區10的上表面與金屬化源極13接觸，所述N+重摻雜區10位於兩側的P+重摻雜區12之間並與其相互接觸；所述P型摻雜區11位於P+重摻雜區12的正下方並與其相互接觸；所述N-型輕摻雜區9位於N+重摻雜區10的正下方並與其相互接觸；所述N-漂移區3還具有槽型柵電極和體內場板6，所述槽型柵電極沿垂直方向依次貫穿N+重摻雜區10和N-型輕摻雜區9後延伸入N-漂移區3中；所述槽型柵電極包括控制柵電極4、屏蔽柵電極5、第一介質材料7和第二介質材料8，其中第一介質材料7的上表面與金屬化源極13接觸，控制柵電極4位於第一介質材料7中；所述第二介質材料8位於第一介質材料7的正下方並與其相互接觸，所述屏蔽柵電極5位於第二介質材料8中，屏蔽柵電極5的上表面與第一介質材料7接觸；所述體內場板6沿垂直方向依次貫穿P+重摻雜區12和P型摻雜區11後延伸入N-漂移區3中；所述體內場板6的上表面與金屬化源極13接觸，體內場板6的上部側面被第一介質材料7包圍，體內場板6的下部側面和底部被第二介質材料8包圍；所述屏蔽柵電極5和金屬化源極13短接；當器件正嚮導通時，控制柵電極4接正電位，金屬化漏極1接正電位，金屬化源極13接零電位；當器件反向阻斷時，控制柵電極4和金屬化源極13短接且接零電位，金屬化漏極1接正電位。

本發明的工作原理為：

(1)器件的正嚮導通

本發明所提供的一種具有複合介質層結構的積累型DMOS，其正嚮導通時的電極連接方式為：控制柵電極4接正電位，金屬化漏極1接正電位，金屬化源極13接零電位。當控制柵電極4為零電壓或所加正電壓非常小時，由於P型摻雜區11的摻雜濃度大於N-型輕摻雜區9的摻雜濃度，P型摻雜區11和N-型輕摻雜區9所構成的PN結的內建電勢會使得P型摻雜區11和二氧化矽柵氧化層7之間的N-型輕摻雜區9耗盡，電子通道被阻斷，如圖2所示，此時積累型DMOS仍處於關閉狀態。

隨著控制柵電極4所加正電壓的增加，P型摻雜區11和N-型輕摻雜區9所構成的PN結的內建勢壘區逐漸縮小。由於N-型輕摻雜區9的存在，器件更容易開啟，從而降低了閾值電壓。當控制柵電極4所加正電壓等於或大於開啟電壓之後，由於二氧化矽氧化層7側面處的N-型輕摻雜區9內產生多子電子的積累層，這為多子電流的流動提供了一條低阻通路，如圖3所示，此時積累型DMOS導通，多子電子在金屬化漏極1正電位的作用下從N+重摻雜區10流向金屬化漏極1。另外，由於屏蔽柵電極5的作用，柵漏電容Cgd有一部分被耦合為柵源電容Cgs，所以該結構具有更高的輸入電容(Ciss)和「Miller」電容(Cgd)比值，從而擁有更高的抗漏極電壓震蕩對柵極影響的能力。

(2)器件的反向阻斷

本發明所提供的一種具有複合介質層結構的積累型DMOS，其反向阻斷時的電極連接方式為：槽型柵電極4和金屬化源極13短接且接零電位，金屬化漏極1接正電位。

當增大反向電壓時，由於體內場板6的存在，體內場板6和N-漂移區3構成橫向電場，N-漂移區3首先耗盡，承受反向電壓。繼續增大反向電壓時，耗盡層邊界將向靠近金屬化漏極1一側的N-漂移區3擴展以承受反向電壓。由於此時介質層採用的是兩種介質材料，此時元胞體內的縱向電場得到優化，進而反向擊穿耐壓得到了有效的提高。

為了驗證本發明的有益效果，對本發明的具有複合介質層結構的積累型DMOS和具有同種介質層結構的積累型DMOS兩種結構進行了對比仿真。兩種結構中，除了介質層材料不同外，其他器件參數都相同，具有同種介質層結構的積累型DMOS採用的是二氧化矽介質層，具有同種介質層結構的積累型DMOS採用的是上半部分是二氧化矽介質層，下半部分是二氧化鉿介質層。從圖4至圖9中可以看出，在其他參數相同的情況下，採用SiO2-HfO2介質層的積累型DMOS的反向擊穿電壓提高較多。

本發明提供的一種具有複合介質層結構的積累型DMOS，其具體實現方法如下：

1、採用N型重摻雜單晶矽襯底2，晶向為。採用氣相外延VPE等方法生長一定厚度和摻雜濃度的N-漂移區3，如圖10。

2、利用光刻板進行P型柱區硼注入，形成P型摻雜區11，進行N型柱區磷注入，此處磷的注入劑量應較低，形成N型輕摻雜區9，如圖11。

3、澱積硬掩膜(如氮化矽)作為後續挖槽的阻擋層，利用光刻板進行深槽刻蝕，刻蝕出槽柵區和體內場板區，具體刻蝕工藝可以使用反應離子刻蝕或等離子刻蝕，如圖12。

4、去掉硬掩膜，對槽柵區和體內場板區的底部和側壁澱積高K介質材料8，如圖13。

5、澱積多晶矽。利用光刻板對槽柵區和體內場板區中的高K介質材料和多晶矽進行刻蝕，直至多餘的高K介質材料和多晶矽被刻完，如圖14。

6、利用光刻板對槽柵區進行氧化層熱生長，形成屏蔽柵頂部的氧化層。對槽柵區和體內場板區進行氧化層熱生長，其中槽柵區形成側壁柵氧化層7，如圖15。

7、澱積控制多晶矽，多晶矽的厚度要保證能夠填滿槽型區域。利用光刻板對槽柵區的多晶矽刻蝕，並在控制柵多晶矽4上方澱積二氧化矽，刻蝕表面二氧化矽，如圖16。

8、P型重摻雜區硼注入，形成P+重摻雜區12，N型重摻雜區砷注入，形成N+重摻雜區10，如圖17。

9、正面金屬化，金屬刻蝕，背面金屬化，鈍化等等，如圖18。

製作器件時，還可用碳化矽、砷化鎵或鍺矽等半導體材料替代體矽。

採用本發明的一種具有複合介質層結構的積累型DMOS，具有較大的正向電流、較小的閾值電壓、較小的導通電阻、較小的柵漏電流以及更高的抗漏極電壓震蕩對柵極影響的能力等優良特性。