一種擴容式數據採集板及其數據存儲方法

2023-09-21 00:39:30

專利名稱：一種擴容式數據採集板及其數據存儲方法
技術領域：
本發明涉及數據採集和實時存儲領域，具體的說，是一種能夠擴容並進行高速數據存儲的數據採集板及其數據存儲方法。
背景技術：
數據採集板已經被廣泛應用於環境數據採集等通用數據採集領域中，而隨著數據採集板應用領域的不斷擴展，例如在雷達、電子對抗、雷射成像、衛星信號分析、數字射頻存儲等多個領域的應用，不僅要求其具有高速傳輸數據的功能，還需要其擁有大容量的實時存儲器，以便於計算機在讀取這些數據後進行處理、分析、顯示和記錄。目前，最常用的數據採集板是基於CPCI/CPCIe混合總線的數據採集板，它都是按照CompactPCI規範和CompactPCI Express規範設計的,而通常的儲存方法有三種
(1)如圖I所示，通過CPCI/CPCIe混合總線數據採集板上的CPCI/CPCIe總線把採集的數據傳輸到計算機板，計算機板在測控軟體的控制下存儲到大容量存儲器中；
(2)如圖2所示，通過CPCI/CPCIe混合總線數據採集板上的光纖接口或高速串行接口把採集的數據傳輸到計算機存儲陣列中；
(3)如圖3所示，在CPCI/CPCIe混合總線數據採集板上安裝有大容量的存儲器，採集的數據通過硬體控制直接存儲到採集板上的大容量存儲器中；
而使用上述儲存方法卻存在以下缺點
A :針對上述的儲存方法(I)而言，存在不能連續存儲高速數據問題；
B :針對上述的儲存方法(2)而言，存在需要板載光纖接口或高速串行接口和外接存儲陣列等問題，體積結構大；
C :針對上述的儲存方法(3)而言，存在存儲容量小的問題。因此，為克服上述缺陷，本發明應運而生。

發明內容
本發明的目的在於提供一種擴容式數據採集板，它同時具有計算機接口及數據存儲接口，不僅能連續存儲高速數據，體積小，存儲數據高速且容量可根據實際需求進行擴充。本發明的另一目的在於提供一種採用擴容式數據採集板的數據存儲方法，採集的數據通過硬體(存儲控制器)控制直接存儲到通過數據存儲接口連接於數據採集板上的大容量存儲器件中，確保數據傳輸的高速快捷。本發明通過下述技術方案實現一種擴容式數據採集板，主要由現場可編程門陣列器件，以及與現場可編程門陣列器件相連的模數轉換器件組成，為了在實現高速數據傳輸的同時，根據實際情況對存儲容量進行擴充，在所述的數據採集板上還同時設有分別與現場可編程門陣列器件相連的計算機接口及數據存儲接口。進一步的，所述的計算機接口包括分別與現場可編程門陣列器件相連的Jl連接器及JP2連接器，所述的數據存儲接口包括分別與現場可編程門陣列器件相連的JP3連接器及JP4連接器，存儲控制器通過數據存儲接口與現場可編程門陣列器件相連，在所述的存儲控制器上還連接有存儲器件，存儲器件採用DDR。所述的Jl連接器通過定義在其管腳上的PCI控制總線接口與現場可編程門陣列器件相連；在Jl連接器上還定義有分時復用的PCI地址/數據總線。所述的JP2連接器通過定義在其管腳上的PCIE控制總線接口與現場可編程門陣列器件相連。 所述的計算機接口為CPCI/CPCIE混合總線接口。所述的數據採集板採用6U單槽寬板卡結構。使用本發明時，通過數據存儲接口外接存儲器件，數據採集板與存儲器件都安裝·於同一背板上。一種採用擴容式數據採集板的數據存儲方法，包括以下步驟
Ca)模數轉換器件對採集的數據進行模數轉換；
(b)轉換後的數據通過現場可編程門陣列器件進行分頻；
(c )分頻後的數據由存儲控制器實現對存儲器件的數據存儲。所述的步驟(a)中模數轉換器件以2"路(11為自然數)交錯方式進行模數轉換，每路以750MHz頻率產生一個8bit數據，每路數據流量為750MHz X 8bit。所述的步驟(b)中將步驟(a)轉換後的每路數據通過一片現場可編程門陣列器件進行四分頻，產生4路187. 5MHz的8bit數據。所述的步驟(C)中4路187. 5MHz的8bit數據再通過存儲控制器實現對4個存儲器件的數據存儲。本發明與現有技術相比，具有以下優點及有益效果
(I)本發明通過在數據採集板上同時設置計算機接口及數據存儲接口，採集的數據通過硬體(存儲控制器)控制直接存儲到通過數據存儲接口連接於數據採集板上的大容量存儲器件中，存儲器件可根據實際需求進行擴容，同時也確保了數據傳輸的高速快捷。( 2 )本發明通過硬體直接傳輸數據，而不存在板載光纖接口或高速串行接口和外接存儲陣列等問題，故整個實現部件體積小，方便應用。(3)本發明通過巧妙的構思解決了現有技術中數據傳輸速率與儲存容量不能兩全的問題，可廣泛應用於高速信號測量和測試。(4)本發明的存儲方法通過多次分頻，降低了各路的數據流量，可靠保證存儲速率，同時降低了對高速器件的性能要求。(5)本發明在不更改設備硬體的情況下通過更換存儲容量更大的存儲介質，可以實現更大容量的數據存儲，使該設備的應用價值更大。


圖I為現有技術一數據採集板的結構示意框圖。圖2為現有技術二數據採集板的結構示意框圖。圖3為現有技術三數據採集板的結構示意框圖。圖4為本發明數據採集板的結構示意圖。
圖5為本發明接口電路的連接原理框圖。圖6為本發明Jl連接器的電路結構示意圖。圖7為本發明JP2連接器的電路結構示意圖。圖8為本發明JP3連接器的電路結構示意圖。圖9為本發明JP4連接器的電路結構示意圖。圖10為本發明存儲方法的結構示意框圖。
圖11為本發明數據存儲接口邏輯圖。圖12為本發明數據回讀接口邏輯圖。
具體實施例方式下面結合實施例對本發明作進一步地詳細說明，但本發明的實施方式不限於此。實施例
如圖f 3所示，現有技術中的數據採集板是通過模數轉換器件(即ADC)、現場可編程門陣列器件器件(即FPGA)或數位訊號處理器(即DSP)及其嵌入式軟體等組合實現的，共分為背景技術中的三種情況，但每種都有缺陷。總的來說，工作原理如下信號通過中頻輸入通道傳送至模數轉換器件內進行數字採樣，並輸出數字至現場可編程門陣列器件器件內，同時通過與其高速連接的數位訊號處理器進行處理，在此過程中，計算機快閃記憶體、計算機隨機存儲、同步動態隨機存儲等軟體還可將數據隨機存儲。數字中頻處理板具有高效、高速、性能良好等優勢，但在其實際應用過程中，卻存在儲存容量小，數據傳輸速度低或體積大等缺陷，因此，為改進其數據存儲功能，進一步加強中頻數字處理板在無線電監測等領域的運用，如圖4所示，本發明通過在數據採集板上同時設置計算機接口 CPCI/CPCIe混合總線接口(即CPCI/CPCIe混合總線接口)及數據存儲接口，並通過數據存儲接口根據需求同時外接多個存儲器件，數據的傳輸通過數據採集板上的硬體直接傳輸，不僅保證了數據採集和存儲速率高效、連續，更重要的是可根據實際需要進行擴容，可滿足多個行業需求。本發明的數據採集板是一個尺寸6U、寬度單槽的CPCI/CPCIe混合總線板，SP160mm (長)X233mm (寬)X20. 32mm (高)，應用本發明的數據採集板時，把該數據採集板以「刀片」方式插入到CPCI/CPCIe混合總線機箱。本發明的數據採集板、計算機板和CPCI/CPCIe混合總線機箱以及測控軟體組合為一套虛擬儀器。本發明中，如圖4、圖5所示，最重要的改進點即同時具備了 CPCI/CPCIe混合總線接口及數據存儲接口，CPCI/CPCIe混合總線接口位於數據採集板的邊沿，定義按照CompactCPI 和 CompactPCI Express 規範，米用符合 CompactCPI 和 CompactPCI Express規範、堅固的緊湊型高密度連接器，如圖6、圖7所示，即Jl連接器和JP2連接器的電路結構示意圖，Jl連接器和JP2連接器共同實現與計算機通訊的計算機接口(CPCI/CPCIe混合總線接口)Jl連接器通過定義在其管腳上的PCI控制總線接口與現場可編程門陣列器件相連，在Jl連接器上還定義有分時復用的PCI地址/數據總線；JP2連接器通過定義在其管腳上的PCIE控制總線接口與現場可編程門陣列器件相連。數據存儲接口位於數據採集板邊沿，定義按照CompactCPI和CompactPCI Express規範的自定義連接器部分,在這些連接器內的各個管腳上定義了數據存儲接口，圖8、圖9所示為JP3連接器和JP4連接器的電路結構示意圖，JP3連接器和JP4連接器共同實現數據存儲接口，存儲控制器通過數據存儲接口連接於現場可編程門陣列器件器件上，存儲控制器外接存儲器件，數據存儲接口可實現數據的高速存儲，接口電路結構如圖5所示，其中，Jl連接器採用ERNI_064176晶片，JP2連接器與JP4連接器均採用ERNI_973028晶片，JP3連接器採用ERNI_214443連接器，整體連接結構示意框圖如圖4所示。數據存儲接口的數量為一個以上，一般情況下，四個足夠使用，每個數據存儲接口可外接一個以上的存儲器件，外接的存儲器件安裝於背板上，其內部結構包括一個FPGA晶片，FPGA晶片具有兩個獨立的DDR2控制器，每個DDR2控制器通過擴展CS線串接有兩根支持4GB的內存條；若四個數據存儲接口全部外接存儲器件後，共外接8根內存條，每根4G，共計32G。當然，根據實際需要仍可繼續外擴。本發明主要採用可編程門陣列器件(FPGA)和連接器實現，可編程門陣列器件(FPGA)內運行的固件實現高速存儲接口的控制時序邏輯，固件可以按照存儲容量需要配置，連接器實現接口信號的輸入和輸出連接。如圖11、圖12所示為本發明數據存儲邏輯圖和數據回讀邏輯圖，數據存儲邏輯與回讀邏輯採用計算機DDR2內存條的通用規範，即JEDEC協會制定的JESD79-2F規範。使用時，高速模數轉換器件(ADC)負責採集前端的模擬信號，然後送給可編程門陣列器件，可編程門陣列器件把數據進行分流，降低速率後送到背 板，以便於給插到背板上的存儲器件提供數據。背板用於各模塊間的高速互聯。如圖10所示，本發明存儲方法的實現原理如下採用DDR2存儲模組(RDMM)作為存儲介質，一個DDR2存儲模組的數據流量為400MHzX64bit、存儲容量為2GB。採用基於Xilinx FPGA的控制器實現DDR2存儲模組的讀/寫/校驗。根據前述的高速模數轉換設計，高速ADC以4路交錯方式進行模數轉換，因此每路以750MHz頻率產生一個8bit數據，為方便存儲，IObit中取高Sbit用於所需的有效數據，低2bit丟棄，每路數據流量為750MHzX8bit。由於FPGA資源限制、I/O管腳頻率與管腳規模等限制，每路數據先通過一片FPGA四分頻，即產生8路187. 5MHz的8bit數據，然後再通過二片FPGA的DDR2存儲控制器實現對8個DDR2存儲模組的存儲。因此，通過多次分頻，降低了各路的數據流量，可靠保證存儲速率，同時降低了對高速器件的性能要求。8個DDR2存儲模組的總容量為32GB，可以根據項目要求繼續擴充。另外，在不更改設備硬體的情況下通過更換4GB或8GB的存儲模組，可以實現更大容量的數據存儲，使採樣長度擴充到20秒或30秒，使該設備的應用價值更大。以上所述，僅是本發明的較佳實施例，並非對本發明做任何形式上的限制，凡是依據本發明的技術實質上對以上實施例所作的任何簡單修改、等同變化，均落入本發明的保護範圍之內。
權利要求
1.一種擴容式數據採集板，主要由現場可編程門陣列器件以及與現場可編程門陣列器件相連的模數轉換器件組成，其特徵在於，在所述的數據採集板上還同時設有分別與現場可編程門陣列器件相連的計算機接口及數據存儲接口。
2.根據權利要求I所述的一種擴容式數據採集板，其特徵在於，所述的計算機接口包括分別與現場可編程門陣列器件相連的Jl連接器及JP2連接器，所述的數據存儲接口包括分別與現場可編程門陣列器件相連的JP3連接器及JP4連接器，存儲控制器通過數據存儲接口與現場可編程門陣列器件相連，在所述的存儲控制器上還連接有存儲器件。
3.根據權利要求2所述的一種擴容式數據採集板，其特徵在於，所述的Jl連接器通過定義在其管腳上的PCI控制總線接口與現場可編程門陣列器件相連，在Jl連接器上還定義有分時復用的PCI地址/數據總線。
4.根據權利要求3所述的一種擴容式數據採集板，其特徵在於，所述的JP2連接器通過定義在其管腳上的PCIE控制總線接口與現場可編程門陣列器件相連。
5.根據權利要求4所述的一種擴容式數據採集板，其特徵在於，所述的計算機接口為CPCI/CPCIE混合總線接口。
6.根據權利要求Γ5任一項所述的一種擴容式數據採集板，其特徵在於，所述的數據採集板採用6U單槽寬板卡結構。
7.一種採用擴容式數據採集板的數據存儲方法，其特徵在於，包括以下步驟 Ca)模數轉換器件對採集的數據進行模數轉換； (b)轉換後的數據通過現場可編程門陣列器件進行分頻； (c )分頻後的數據由存儲控制器實現對存儲器件的數據存儲。
8.根據權利要求7所述的一種採用擴容式數據採集板的數據存儲方法，其特徵在於，所述的步驟(a)中模數轉換器件以2"路(11為自然數)交錯方式進行模數轉換，每路以750MHz頻率產生一個8bit數據，每路數據流量為750MHz X 8bit。
9.根據權利要求8所述的一種採用擴容式數據採集板的數據存儲方法，其特徵在於，所述的步驟(b)中將步驟(a)轉換後的每路數據通過一片現場可編程門陣列器件進行四分頻，產生4路187. 5MHz的8bit數據。
10.根據權利要求9所述的一種採用擴容式數據採集板的數據存儲方法，其特徵在於，所述的步驟(c)中4路187. 5MHz的Sbit數據再通過存儲控制器實現對4個存儲器件的數據存儲。
全文摘要
本發明公開了一種擴容式數據採集板及其數據存儲方法，數據採集板主要由現場可編程門陣列器件及與現場可編程門陣列器件相連的模數轉換器件組成，在所述的數據採集板上還同時設有分別與現場可編程門陣列器件相連的CPCI/CPCIe混合總線接口及數據存儲接口；數據儲存方法包括以下步驟(a)模數轉換器件對採集的數據進行模數轉換；(b)轉換後的數據通過現場可編程門陣列器件進行分頻；(c)分頻後的數據由存儲控制器實現對存儲器件的數據存儲。本發明同時具有CPCI/CPCIe混合總線接口及數據存儲接口，不僅能連續存儲高速數據，而且體積小，可根據實際需要擴容。
文檔編號G06F13/38GK102890664SQ201210333829
公開日2013年1月23日 申請日期2012年9月11日 優先權日2012年9月11日
發明者萬傳彬, 楊光, 陸建國, 王林 申請人:成都國蓉科技有限公司