具有進行中錯誤恢復的ldpc解碼的製作方法

2023-09-20 21:06:30 5

專利名稱：具有進行中錯誤恢復的ldpc解碼的製作方法
具有進行中錯誤恢復的LDPC解碼對其他申請的交叉引用
本申請要求2010年I月27日提交的、標題為「具有自動錯誤恢復的LDPC解碼」的美國臨時專利申請No. 61/336, 931 (代理人案號No. LINKP048+)(為所有目的將其通過引用的方式合併於此處)、以及2010年2月I日提交的、標題為「在磁性記錄中的基於概率的缺陷處理」的美國臨時專利申請No. 61/337, 286 (代理人案號No. LINKP053+)(為所有目的將其通過引用的方式合併於此處)的優先權。
背景技術：
存儲系統中的解碼器通常不處理噪聲數據並且因此解碼通常是相當直接的過程。在一些系統中，軟輸出維特比(Viterbi)解碼器首先執行解碼，並且隨後低密度奇偶校驗(LDPC)解碼器對該數據進行操作。對於從存儲系統讀取回來的大部分數據，該數據可以第一次時被適當地解碼。然而，如果該解碼器失敗，必須使用錯誤恢復技術。儘管存在一些錯誤恢復技術，如果能夠開發更快和/或產生更好結果的新的恢復技術將是所期望的(例如，如下是所期望的讀取處理器能夠解碼其他恢復技術不能適當地解碼的非常有噪聲的數 據)。


在下面的詳細的描述和附圖中公開了本發明的各種實施例。圖I是示出了錯誤恢復過程(在其中，如果需要，與解碼器相關聯的數據被調整)的實施例的流程圖。圖2A是顯示了被配置為執行錯誤恢復(包括通過在適當處調整信息)的系統的實施例的圖。圖2B是示出了用於執行進行中恢復(on the fly recovery)的過程(包括通過在適當處調整解碼信息)的實施例的流程圖。圖3是顯示了時間表驅動的恢復的實施例和時間表和缺陷檢測驅動的恢復的實施例的圖。圖4是顯示了被用於實現描述時間表和/或缺陷檢測驅動的恢復的表的可編程寄存器的實施例的圖。圖5是顯示了深缺陷的實施例的波形。圖6是示出了用於檢測深缺陷並響應於所檢測到的深缺陷的過程的實施例的流程圖。圖7是顯示了被配置為執行錯誤恢復的系統(包括通過調整與軟輸出維特比(Viterbi)解碼器相關聯的參數)的實施例的圖。圖8是示出了與軟輸出維特比(Viterbi)解碼器相關聯的參數(如果需要。其被調整)的實施例的圖。圖9是顯示了被配置為執行錯誤恢復的系統(包括通過調整由LDPC輸出的LLR信號)的實施例的圖。
具體實施例方式本發明可以以多種方式而被實現，包括作為過程；裝置；系統；物質的組成；體現在計算機可讀存儲介質上的電腦程式產品；和/或處理器，諸如被配置為執行存儲在被耦合到所述處理器的存儲器上和/或由被耦合到所述處理器的所述存儲器提供的指令的處理器。在本說明書中，這些實現(或本發明可以採用的任何其他形式)可以被稱為技術。一般而言，所公開的過程的步驟的次序可以在本發明的範圍內而被改變。除非另有說明，諸如被描述為被配置成執行任務的處理器或存儲器的組件可以被實現為被臨時配置成在給定時間執行所述任務的通用組件或被實現為被製造成執行所述任務的專用組件。如此處所使用的，術語「處理器」指的是被配置為處理數據(諸如電腦程式指令)的一個或多個設備、電路和/或處理核。下面連同附圖(其示出了本發明的原理)提供本發明的一個或多個實施例的詳細描述。本發明是結合這樣的實施例而被描述的，但是本發明不限於任何實施例。本發明的範圍僅受權利要求的限制，並且本發明涵蓋多種替代、修改和等同。在下面的描述中闡述了許多具體細節以便提供本發明的完全理解。這些細節是為了示例的目的而被提供，並且本 發明可以根據權利要求而被實施，而無需這些具體細節中的一些或全部。為了清楚的目的，沒有詳細地描述與本發明相關的技術領域中已知的技術材料，以便本發明不被不必要地混淆。圖I是示出了錯誤恢復過程(在其中，如果需要，與解碼器相關聯的數據被調整)的實施例的流程圖。在所顯示的例子中，在被編碼的數據(例如，在通信信道上接收或從存儲介質讀回)不能夠被成功解碼的情況下該過程被執行。例如，如果數據能夠被成功地解碼(例如，在第一次嘗試時)，則不必執行該示例過程。在一些實施例中，將該技術與其他錯誤恢復技術相結合，例如以使得另一錯誤恢復技術被首先執行，並且如果該錯誤恢復技術是不成功的則執行此錯誤恢復技術。在150，決定是否調整與解碼器相關聯的數據。在一些實施例中，該解碼器是軟輸出維特比(Viterbi)解碼器或低密度奇偶檢驗(LDPC)解碼器。在一些實施例中，150處的決定由時間表和/或若干迭代規定。在一些實施例中，150處的決定由缺陷檢測器驅動，並且任何調整僅在該缺陷檢測器檢測到缺陷時被執行。如果在150決定調整數據，則在152調整所述數據以獲得經調整的數據。在一些實施例中，該數據是被饋送到解碼器的輸入。在一些實施例中，該數據是與該解碼器相關聯的參數或設置並且被用於執行解碼。一些調整的例子在下面被進一步詳細地描述。在154，使用解碼器和經調整的數據執行解碼。例如，可以使用所述經調整的輸入和/或經調整的參數來執行解碼。如果在150決定不調整數據，則在156使用解碼器和與解碼器相關聯的數據來執行解碼。在一些實施例中，使用未修改的解碼器輸入和/或解碼器參數來執行初始解碼迭代，並且如果該解碼器仍然是不成功的(例如，因為該噪聲是非常嚴重的並且該系統正經歷執行解碼的困難時間)，則該系統開始調整解碼器輸入和/或參數。圖2A是顯示了被配置為執行錯誤恢復的系統(包括通過在適當處調整信息)的實施例的圖。在一些實施例中，在圖2A中示出的系統是讀取處理器的一部分，所述讀取處理器訪問並處理存儲在存儲介質(諸如(磁)盤驅動器介質)上的被編碼的數據。在一些實施例中，在圖2A中示出的系統是接收器(例如，收發器的接收部分)的一部分。在緩衝器100處接收有限脈衝響應(FIR)信號。緩衝器100存儲所述FIR數據的副本並且將其傳遞到FIR調整器102和控制器110。FIR調整器102被配置為使所述FIR信號未經修改地穿過或修改從緩衝器100接收的所述FIR信號。在該例子中，第一次處理FIR信號時，FIR調整器102是關閉的並且不對所述FIR信號進行改變並將其未經修改地傳遞到軟輸出維特比(Viterbi)解碼器104。執行修改的時間或場合和/或在所接收的FIR信號上執行的特定修改由控制器110控制。在該例子中，例如通過確定是否打開那些塊中的相關聯的調整，控制器110控制FIR調整器102和/或Viterbi LLR調整器106。在一些實施例中，控制器110具有時間表(schedule)並在確定何時打開調整器102和/或106時遵循該時間表。在一些實施例中，控制器110基於從緩衝器100接收的所述FIR信號來決定是否打開調整器102和/或106。在一些實施例中，控制器110由配置寄存器的陣列控制(例如，關於在控制調整器102和/或106時是使用時間表還是缺陷檢測器)。 軟輸出維特比(Viterbi)解碼器104處理從FIR調整器102接收的FIR信號。如之前所描述的，這可以是經修改的版本或未經修改的版本。軟輸出維特比(Viterbi)解碼器104輸出Viterbi對數似然比(LLR)。一般而言，LLR是解碼器有多麼確信特定位(或碼元)是特定值的表示或估計。LLR的範圍將是從-X到X，其中-X指示該檢測器100%確定所接收的位是0 (或1，取決於如何定義LLR等式)，並且X指示該檢測器100%確定所接收的位是I (或在一些系統中為O)。LLR的值為0指示該解碼器在其決定中被對分並且不傾向於一方或另一方。該狀態可以被稱為擦除，因為下遊處理器可以將此與擦除(在其中該系統沒有從所述存儲介質讀取任何東西)類似地對待。Viterbi LLR調整器106未經修改地將所接收的Viterbi LLR傳遞通過或基於來自控制器110的控制信號修改所接收的Viterbi LLR0在任一情況下，所述經修改的或未經修改的LLR被傳遞到LDPC解碼器108。被傳遞到FIR調整器102和Viterbi LLR調整器106的控制信號在此例子中是獨立的，並且因此它們可以兩者均是打開的、一個可以是打開的而另一個是關閉的，等等。換言之，調整器102和106打開的時間或場合不必是耦合的。LDPC解碼器108執行LDPC解碼，並且如果成功則輸出經解碼的數據。例如，在存儲系統中，所述經解碼的數據可以被傳遞到應用或請求執行讀取操作的其他實體。如果LDPC解碼器108在執行解碼時是不成功的，則所述LDPC解碼器進行一次或多次附加的嘗試，直到達到某個最大值。在一些實施例中，系統包括配置寄存器的陣列，並且這些配置寄存器中的一個控制或者否則設置LDPC解碼器嘗試解碼該數據的最大次數。在一些應用中，使用配置寄存器(例如，與對該系統如何操作進行硬編碼相對比)是所期望的。在一個例子中，在圖2A中所顯示的系統被實現在單個半導體晶片(諸如現場可編程門陣列(FPGA)或應用專用集成電路(ASIC))上，其由存儲系統製造商作為用於他們的存儲系統的組件而被購買。所述存儲系統製造商可能更喜歡購買可配置的半導體晶片，從而所述系統製造商不需要告訴FPGA或ASIC賣方如何構造該晶片，因此允許所述系統製造商將其設置保密。一旦達到任何最大值並且如果還沒有實現適當的解碼，則解碼傳遞到FIR調整器102。在此例子中，LDPC解碼器108達到最大嘗試次數是FIR調整器(如果期望的話)將被控制器110關閉/打開的機會。在FIR調整器102如期望而被配置的情況下(例如，如果期望，在先前FIR信號被允許未經修改地穿過之處，FIR調整器102可以被配置為調整FIR信號，或反之亦然)，軟輸出維特比(Viterbi)解碼器104再一次嘗試使用可能被修改或可能未被修改的FIR信號來解碼該數據。由軟輸出維特比(Viterbi)解碼器104進行的該第二次或更高次嘗試解碼該數據被稱為進行中恢復，因為與返回到存儲器並從該存儲介質重新讀取數據相對比，該系統使用存儲在緩衝器100中的信號來重試所述解碼。對於一些類型的存儲介質，進行中恢復可能比重新讀取該存儲器更快。例如，在盤驅動器系統的情況下，針對該盤旋轉回到正確的角度位置以及針對讀取臂在盤的適當部分之上就位，其可能花費長達11 ms。在此時間期間，該系統可能能夠執行許多次重試，有可能導致在該數據可以被從存儲器重新讀取之前成功解碼該數據全部。圖2B是示出了用於執行進行中恢復的過程(包括通過在適當處調整解碼信息)的實施例的流程圖。在所顯示的例子中，所示出的過程對應於在圖2A中示出的系統。在200，決定是否打開FIR調整器。在一些實施例中，控制器跟蹤多次迭代(例如， 由軟輸出維特比(Viterbi)解碼器和/或LDPC解碼器執行的)並且根據迭代的時間表來決定是否打開FIR調整器。在一些實施例中，控制器在做此決定時使用缺陷檢測器。例如，如果控制器中所包括的缺陷檢測器發現缺陷或特定類型的缺陷，則該控制器決定打開所述FIR調整器。在在其中控制器使用缺陷檢測器的一些實施例中，在淺缺陷發生時決定打開FIR調整器。淺缺陷的一個例子是在其中信號在幅度上被輕微地減小以使得在該信號中觀察不到極高的幅度的缺陷。在一些實施例中，通過跟蹤(最)高幅度來檢測淺缺陷。在一個例子中，缺陷檢測器跟蹤何時接收到兩個最高幅度。在接收到兩個最高幅度的任何時刻，重置計數器。如果所述計數器達到某個值(即，沒有被重置)，則所述信號的該部分被標記為是缺陷。隨後該缺陷區域內的所有那些最高幅度的平均幅度(比如說是A)被計算並被與平均正常幅度(比如說是B)相比較。一種比較的方式是用B除A。如果比率大於某個預定義的閾值(比如說50%)，則該缺陷是淺缺陷。如果在200決定打開FIR調整器，則在202調整FIR以獲得經調整的FIR並將其傳遞到軟輸出維特比(Viterbi)解碼器。在一些實施例中，FIR調整器被配置為將該缺陷區域內的FIR信號恢復到其正常幅度。例如，如果該缺陷的比率是50%，則將該FIR信號的幅度乘以2以匹配所述平均正常幅度。在202處的調整之後，或者如果在200決定不打開FIR調整器，則在204使用軟輸出維特比(Viterbi)解碼器來酌情處理所述未經調整的FIR或經調整的FIR。例如，所述軟輸出維特比(Viterbi)解碼器執行解碼並輸出LLR信號(在此處有時被稱為Viterbi LLR以將其與由LDPC輸出的LLR相區分)。在206，決定是否打開維特比(Viterbi) LLR調整器。在一些實施例中，如上面所描述的(例如，如由可編程寄存器的陣列所規定的)，控制器根據時間表和/或使用缺陷檢測器來決定是否打開Viterbi LLR調整器。在在其中控制器使用缺陷檢測器的一些實施例中，當缺陷檢測器檢測到深缺陷時，決定打開Viterbi LLR調整器。深缺陷可能作為存儲介質上的有缺陷的磁性顆粒(其不能被適當地磁化)的結果而出現。不管是什麼導致了深缺陷，深缺陷的特徵在於與被寫入的信號具有很少關係或沒有關係的信號。一些深缺陷的例子在下面被進一步詳細地描述。在一些實施例中，Viterbi LLR調整器被配置為將與深缺陷部分相對應的那些LLR值調整到與擦除相對應的LLR值(例如，通過將所述LLR設置為O，其導致下遊處理器將該塊數據作為擦除對待或作為如下的一塊數據來對待針對該一塊數據，該檢測器在該塊數據的值上被50-50對分)。在一些實施例中，針對深缺陷部分將LLR設置為0是有吸引力的，因為所述深缺陷部分(以及由該部分的處理產生的信息)不是被存儲在那裡的數據的準確的或適當的反映，並且將所述LLR設置為0導致下遊處理器對所述信號的該部分給予很少的權重或不給予權重。在一些實施例中，LLR調整器被配置為對與所檢測到的缺陷部分相對應的那些LLR值減小幅度但是保留LLR的正負號。例如，如果LLR的範圍為從-15到15並且未經修改的LLR是-13，則示例的經修改的LLR是-10。在一些實施例中，使用保留正負號並減小幅度的線性關係，諸如經修改的LLR = (a X未經修改的LLR)，其中0〈 a〈I。在各種實施例中，查找表、階梯步進函數等等可以被用於調整LLR。在一些實施例中，對與缺陷部分相對應的那些LLR值保留正負號但是減小LLR的幅度是所期望的，因為下遊處理器將仍然知道檢測器相信該數據是那個值(即，因為這在正負號中被表示)除該檢測器多麼確定或確信以外因為決定(例如，一塊數據是否實際上是0或I)已被降級或降低。檢測器假定在讀取回 的信號中沒有降級而操作，並且對於淺缺陷部分不是這種情況。如果在206決定打開Viterbi LLR調整器，則在208調整LLR以獲得經調整的LLR，其被傳遞到LDPC解碼器。在208處的調整之後，或者如果在206決定不打開Viterbi LLR調整器，則在210使用LDPC解碼器來酌情處理未經調整的LLR或經調整的LLR。例如，所述LDPC解碼器使用被傳遞給它的所述(未經)調整的LLR值來執行解碼；該解碼可能是成功的或者可能是不成功的。在212，決定該過程是否終止。在一個例子中，如果LDPC解碼器能夠成功地解碼該數據則該過程終止。在另一例子中，控制器記錄(例如，由LDPC解碼器和/或軟輸出維特t匕(Viterbi)解碼器來執行的)迭代並且如果達到最大數量的迭代並且尚未實現成功的解碼則該過程終止。在一些實施例中，如果達到了這樣的最大值，則向諸如應用的請求實體通知該數據是不可用的或是不可讀取的。如果在212決定不終止該過程，則在214決定是否重複LDPC。在一些實施例中，如果LDPC在解碼時是不成功的，則在使所述軟輸出維特比(Viterbi)解碼器重新嘗試解碼之前嘗試LDPC解碼。在一些實施例中，這樣的連續嘗試的次數(如果需要)被稱為局部迭代的次數並且該次數藉助於寄存器是可編程的。例如，如果這樣的寄存器被設置為5，則如果需要(即，如果該LDPC解碼器連續5次解碼失敗)，該LDPC將嘗試解碼該數據高達連續的5次。如果在214決定重複LDPC處理，則在210使用LDPC解碼器酌情處理未經調整的LLR或經調整的LLR。在該例子中，在由所述LDPC解碼器嘗試的連續解碼期間使用所述軟輸出維特比(Viterbi)解碼器和LDPC解碼器的相同的設置。換言之，在連續的LDPC解碼嘗試期間，控制器(至少在本實施例中)不改變FIR調整器或Viterbi LLR調整器的設置。如果在214決定不重複LDPC處理(例如，因為已達到最大數量的局部迭代並且該LDPC仍然是不成功的)則在200決定是否打開FIR調整器。在此例子中，因為任何連續的LDPC嘗試結束，所述FIR和/或Viterbi LLR調整器可以依照所期望的被打開/關閉。為了清楚，，此處所示的例子被示出而沒有流水線處理或並行/亂序處理。在一些實施例中，流水線處理或並行/亂序處理被用於改善吞吐量。在這樣的實施例中，該系統的一部分可能正對一塊數據進行工作，而該系統的另一部分正同時地對另一塊數據進行工作。圖3是顯示了時間表驅動的恢復的實施例以及時間表和缺陷檢測驅動的恢復的實施例的圖。在所顯示的例子中，表300示出了被控制器用於決定何時打開/關閉FIR調整器和Viterbi LLR調整器的時間表，並且表350示出了包括何時使用缺陷檢測器來決定是否打開調整器的時間表。表300和350中示出的操作的順序指示只要該解碼器是不成功的，何時控制器打開/關閉在其控制下的調整器。如果該解碼器是成功的，則該過程終止，並且該控制器返回到所述表的開始，用於要被解碼的下一塊數據。表300示出了用於4個全局迭代(S卩，行306-312)的設置，其中的每個全局迭代對應於多個局部迭代。全局迭代對應於由軟輸出維特比(Viterbi)解碼器和LDPC解碼器進 行的解碼嘗試(例如，單次嘗試)。如上面所描述的，局部迭代的次數是LDPC解碼器連續嘗試解碼一塊數據的次數。參考回圖2B，這可以是連續執行210的次數(例如，在沒有軟輸出維特比(Viterbi)解碼器接管的情況下)。列302示出了用於FIR調整器的設置並且列304示出了用於Viterbi LLR調整器的設置。根據在表300中所顯示的設置，在由所述軟輸出維特比(Viterbi)解碼器進行的第一次嘗試和由所述LDPC解碼器進行的前五次嘗試(即，行306)期間，所述FIR調整器和Viterbi LLR調整器是關閉的。換句話說，在這些嘗試期間所述FIR調整器和Viterbi LLR調整器將會(分別)將所述FIR和Viterbi LLR不經修改地傳過。在表300和350中所顯示的值僅是示例性的，並且可以使用全局/局部迭代的任何設置和/或數量。相似地，在由軟輸出維特比(Viterbi)解碼器進行的第二次嘗試和由LDPC解碼器進行的第6次到第15次(全部的)嘗試(與行308相對應)期間，該FIR調整器和Viterbi LLR調整器保持關閉並且不執行修改或調整。在下一批迭代期間(與行310相對應)，所述Viterbi LLR調整器被打開(即，輸入Viterbi LLR值被修改並且經調整的Viterbi LLR值被輸出)，而所述FIR調整器保持關閉。在一些實施例中，「是(Yes)」的調整器設置意味著相應的調整器在該時間期間調整被輸入到它的所有值。例如，所述FIR調整器將調整被傳遞給它的所有FIR值並且所述Viterbi LLR調整器將調整被傳遞給它的所有Viterbi LLR值。在第四批迭代(與行312相對應)中，所述Viterbi LLR調整器被關閉而所述FIR調整器被打開。在各個實施例中，所述FIR調整器和/或Viterbi LLR調整器在被打開時執行各種調整。在一些實施例中，縮放被執行，其中正負號被保留並且幅度被減小。在一些實施例中，FIR或LLR被置零(zero out)。表350不出了由時間表以及由缺陷檢測器驅動的恢復。行352和354類似於在表300中示出的行306和308。行356對應於軟輸出維特比(Viterbi)解碼器的第三次全局迭代以及由LDPC解碼器進行的第16次到第25次(全部的)嘗試。在此時間期間，FIR調整器是關閉的但是Viterbi LLR調整器如所規定的或者否則如由缺陷檢測器所指定的而操作。例如，如果在與行356相對應的迭代期間所述缺陷檢測器沒有檢測到任何缺陷，則所述FIR調整器在該時間期間不調整FIR值中的任一個。相反地，如果缺陷檢測器檢測到缺陷，則所述FIR值中的一些或全部被調整。在一些這樣的實施例中，僅調整針對其檢測到缺陷的那些FIR值。行358對應於下一批迭代，在該批迭代期間所述FIR調整器由所述缺陷檢測器控制並且所述Viterbi LLR調整器是關閉的。在一些實施例中，被從控制器(其包括缺陷檢測器)傳遞到調整器(諸如FIR調整器或Viterbi LLR調整器)的控制信號包括缺陷在其處發生的位置(如果有的話)。在一些實施例中，這樣的控制信號包括所述缺陷的描述，諸如預定義的缺陷類型。在一個例子中，所述控制信號包括一位類型的信號，在其中0指示淺缺陷並且I指示深缺陷。在一些其它的實施例中，缺陷部分的(平均)幅度的估算由所述控制器提供給調整器並且該幅度被用於調整FIR或Viterbi LLR中(例如，通過將LLR的幅度減小相應的量或度)。圖4是示出了被用於實現描述時間表和/或缺陷檢測驅動的恢復的表的可編程寄存器的實施例的圖。在一些實施例中，使用表400中示出的可編程寄存器實現圖3中示出的表300或350。使用如所示出的可編程或可配置寄存器可能是期望的，因為這允許存儲系統製造商依照所期望的配置所述晶片而不揭示系統的優選配置。

在列402中，2位寄存器被用於所述FIR調整器設置。例如，一個2位寄存器被用於與第I次全局迭代相對應的FIR調整器設置，另一 2位寄存器被用於與第2次全局迭代相對應的FIR調整器設置，等等。相似地，2位寄存器被用於與列404中示出的一組迭代相對應的Viterbi LLR調整器設置中的每一個。例如，2位寄存器被用於與第I次全局迭代相對應的Viterbi LLR調整器設置，另一 2位寄存器被用於與第2次全局迭代相對應的ViterbiLLR調整器設置，等等。在此例子中，值00對應於是(Yes)，值01對應於否(No)，值10對應於遵從缺陷檢測器(即，如果所述缺陷檢測器檢測到缺陷則調整所述數據中的一些或全部，否則不調整)，並且11未被定義。在各個實施例中，任何數量的位可以被用於與列406中的LDPC解碼器相關聯的局部迭代的次數。在一些實施例中，基於期望的最大迭代數來選擇位的數量。例如，可以用包含「最差情況」噪聲的信號或按照存儲系統製造商的要求來運行模擬，並且基於該模擬來計算期望的最大迭代數。圖5是顯示了深缺陷的實施例的波形。在所顯示的例子中，信號部分500和502是深缺陷的例子。在一些實施例中，控制器包括缺陷檢測器並且任何深缺陷的檢測導致Viterbi LLR調整器根據該缺陷檢測器發現了什麼而被關閉/打開。在兩個深缺陷例子中，為那些位置讀取回的信號與被寫入的原始信號具有很少的相似性到沒有相似性(未示出)。在第一例子中，深缺陷部分500開始於開始為高(例如，在大約 0. 4到 0. 2的範圍內)，走低(例如， -0.25)並隨後走到接近0的值的信號。在第二例子中，深缺陷部分502具有保持在0附近的值。在一些實施例中，缺陷檢測器被配置為使用平均幅度檢測深缺陷(諸如500和502)。例如，部分500的平均幅度低於部分500和502之外的信號的平均幅度。在一些實施例中，缺陷檢測器被配置為檢測滑動窗之上的平均幅度；將該平均幅度與閾值相比較以檢測淺缺陷。在一些應用中，與橫向地存儲(例如，在盤平面內)相反，存儲系統是在其中信息被垂直地(例如，相對於盤平面豎直地)存儲的垂直記錄系統。在這樣的系統中，如果讀取回的FIR信號對於非常長的順串(run)具有大的正值(或大的負值)，則所產生的LLR信號(未示出)將對應於I的或O的順串(取決於磁化的極性)。例如，深缺陷部分500的開始部分可以對應於具有I的(0的)順串的LLR信號，並且深缺陷部分500的中間部分可以對應於具有0的(I的)順串的LLR信號。如果所述被讀取回的信號在延續的時間期間接近於0，則所述FIR信號可以對應於奈奎斯特樣式(Nyquist pattern)(例如，10101010...)。例如,深缺陷部分500和深缺陷部分502的末端部分可以導致具有所述奈奎斯特樣式的LLR信號。圖6是示出了用於檢測深缺陷並對所檢測到的深缺陷響應的過程的實施例的流程圖。在一些實施例中，圖2A中的控制器110包括缺陷檢測器並且控制器110執行此處所示的過程。在600，FIR信號和LLR信號被獲得。例如，在圖2A中，控制器110從緩衝器100獲得FIR和LLR信號。在602標識LLR信號中的預定義樣式的位置。例如，該預定義樣式可以包括0的順串、I的順串和奈奎斯特樣式，並且那些樣式的位置被標識。在604，ViterbiLLR調整器被配置，使得與所標識的樣式中的至少一個相對應的Viterbi LLR值被設置為O。例如，圖2A中的控制器110可以用信號通知Viterbi LLR調整器106所檢測的深缺陷中的至少一個的(一個或多個)位置，使得相應的Viterbi LLR值可以被置零。 在一些實施例中，步驟604包括基於長度對所標識的位置的列表排序。在一些這樣的實施例中，與具有最長預定義樣式的位置相對應的Viterbi LLR值被首先調整(S卩，以及與其他的、更短的預定義樣式相對應的信號的部分至少對於此次解碼嘗試不被調整)。例如，參考回圖5，深缺陷部分500具有比深缺陷部分502(25)更長的長度(50)。在被配置為基於缺陷長度區分優先次序的實施例中，與深缺陷部分500相對應的Viterbi LLR值在較早的(一次或多次)嘗試期間被調整(例如，設置為0)，而與深缺陷部分502相對應的ViterbiLLR值不被調整。如果所述解碼器不能夠適當地解碼該數據，則與深缺陷部分500和502相對應的兩個Viterbi LLR值兩者可以被調整(例如，通過將它們設置為O)。在一些實施例中，這在同樣的全局迭代期間發生。例如，參考圖3和圖5兩者，在第3次全局迭代和第16次全部的局部迭代期間(行356)，用於圖5中的部分500的Viterbi LLR值被調整但是用於圖5中的部分502的Viterbi LLR值不被調整。如果解碼失敗，則在第3次全局迭代和第17次全部的局部迭代期間(同樣行356)，用於圖5中的部分500的Viterbi LLR值如用於部分502的Viterbi LLR值那樣被調整。相反地，在一些實施例中，對Viterbi LLR值的任何調整跨越給定的全局迭代中的所有局部迭代保持相同。圖7是顯示了被配置為執行錯誤恢復(包括通過調整與軟輸出維特比(Viterbi)解碼器相關聯的參數)的系統的實施例的圖。儘管此例子顯示了控制器700控制FIR調整器704、軟輸出維特比(Viterbi)解碼器702和Viterbi LLR調整器706，則此處所顯示的技術可以以任何組合而被使用。例如，與軟輸出維特比(Viterbi)解碼器相關聯的參數的調整可以被單獨執行(例如，因為系統不包括FIR調整器和Viterbi LLR調整器，或者那些組件被包括但不被打開)。控制器700調整在由軟輸出維特比(Viterbi)解碼器702所執行的Viterbi解碼處理中使用的參數。例如，被從控制器700傳遞到Viterbi解碼器702的控制信號包括參數並且那些參數在由Viterib解碼器702進行的解碼期間被使用。如上面所描述的，在各個實施例中，在決定何時調整與軟輸出維特比(Viterbi)解碼器相關聯的參數時可以使用時間表和/或缺陷檢測器並且寄存器的陣列可以被用於控制此。圖8是示出了與軟輸出維特比(Viterbi)解碼器相關聯的參數(如果需要，其被調整)的實施例的圖。所顯示的節點和轉換的數量僅是示例性的，並且可以使用任何數量的節點和/或轉換。在圖800中，顯示了 Viterbi網格(trellis)的一部分。狀態802a_808a是可能的開始狀態並且狀態802b-808b是可能的終止狀態。開始狀態802a-808a中的每個具有兩個可能的轉換。例如，當在狀態802a (對應於00)時，允許的轉換是到狀態802b (例如，因為輸入=0導致開始狀態00變成00)或到狀態804b (例如，因為輸入=1導致00的開始狀態變成01)。相似地，從狀態804a的允許的轉換是到狀態806b (例如，因為輸入=0導致開始狀態從01變成10)和狀態808b (例如，因為輸入=1導致開始狀態從01變成11)。可能的轉換中的每個(例如，從狀態802a到狀態802b，從狀態802a到狀態804b，等等)與參數相關聯，在圖800中被顯示為
這些參數被稱為轉移值(branch values)並且被用於計算錯誤，所述
錯誤而又被用於計算穿過所述網格的路徑，其導致由所述軟輸出維特比(Viterbi)解碼器所作的決定。在一些實施例中，在解碼失敗一次或多次的情況下調整這些參數。如所顯示的調整與軟輸出維特比(Viterbi)解碼器相關聯的參數導致所述解碼器輸出不同的ViterbiLLR值和/或不同的決定(例如，先前的負LLR值在之後的重複期間被反而決定為是正的，指示該解碼器已改變了其關於相應位是0還是I的看法)。圖850顯示了在其中與軟輸出維特比(Viterbi)解碼器相關聯的參數被調整的實施例的圖。在所顯示的例子中，存儲N組Viterbi參數。在一些實施例中，Viterbi參數組852到854被實現為(例如，通過驅動器)可編程的寄存器。多路復用器856選擇所述參
數組中的一個作為參數. ,ft,... . , I7來輸出。例如，多路復用器856的選擇輸入可以被圖7中的控制器700控制。寄存器852到854和多路復用器856被包括在軟輸出維特t匕(Viterbi)解碼器702中並且多路復用器856的輸出在解碼處理期間被軟輸出維特比(Viterbi)解碼器702使用。圖9是顯示了被配置為執行錯誤恢復(包括通過調整由LDPC輸出的LLR信號)的系統的實施例的圖。儘管此例子結合FIR調整器906和Viterbi LLR調整器912顯示了LDPC LLR調整器900，在各個實施例中，可以以任何組合來使用LDPC LLR調整(例如，單獨地、與一個或多個與軟輸出Viterbi解碼器相關聯的參數的調整相結合，等等)。在此例子中，LDPC LLR調整器900被配置為調整(如所需的或如所定向的)由LDPC解碼器904所輸出的LDPC LLR水平。在一些情況下，被調整器902傳遞到SOVA 910的LDPC LLR值被調整，並且在其他情況下不被調整；這由控制器900來控制。在解碼被從LDPC解碼器904轉交給軟輸出維特比(Viterbi)解碼器910的情況下(例如，當從全局迭代I改變到2時，從2到3時，等等)，該LDPC LLR值被使用。如果該數據是相對無噪聲的以使得解碼在其第一次被嘗試時被成功執行，則不使用該LDPC LLR信號。在一些實施例中，深缺陷區域內的FIR信號根本是不可信的並且此深缺陷區域內的LDPC LLR是更可靠的。在第二次全局迭代等等中，SOVA將使用FIR信號和LDPC LLR兩者來重新計算Viterbi LLR。因此，我們可能想要在SOVA計算時在LDPC LLR上加更高的權重。換句話說，我們可以選擇使用LDPC LLR調整器來通過乘以比I大的數(例如，I. 2)來放大該深缺陷區域內的LDPC LLR的可靠性。

儘管為了理解清楚的目的而已經相當詳細地描述了前述實施例，本發明不限於所提供的細節。存在許多實現本發明的替代方式。所公開的實施例是說明性的並且不是限制性的。
權利要求
1.一種方法，包括 決定是否調整與解碼器相關聯的數據； 在決定調整與所述解碼器相關聯的所述數據的情況下 調整所述數據以獲得經調整的數據；以及 使用所述解碼器和所述經調整的數據執行解碼；以及 在決定不調整與所述解碼器相關聯的所述數據的情況下，使用所述解碼器和與所述解碼器相關聯的所述數據執行解碼。
2.如權利要求I所述的方法，其特徵在於，進一步包括緩衝有限脈衝響應(FIR)信號，其中調整所述數據、使用所述經調整的數據執行解碼以及使用與所述解碼器相關聯的所述數據執行解碼包括使用所述被緩衝的FIR信號。
3.如權利要求I所述的方法，其特徵在於，其中所述解碼器包括軟輸出Viterbi解碼器並 且與所述解碼器相關聯的所述數據包括有限脈衝響應(FIR)信號。
4.如權利要求I所述的方法，其特徵在於，其中所述解碼器包括低密度奇偶校驗(LDPC)解碼器並且與所述解碼器相關聯的所述數據包括由軟輸出Viterbi解碼器輸出的對數似然比(LLR)信號。
5.如權利要求I所述的方法，其特徵在於，其中所述解碼器包括軟輸出Viterbi解碼器並且與所述解碼器相關聯的所述數據包括與所述軟輸出Viterbi解碼器相關聯的一個或多個參數。
6.如權利要求I所述的方法，其特徵在於，其中所述解碼器包括軟輸出Viterbi解碼器並且與所述解碼器相關聯的所述數據包括由低密度奇偶校驗(LDPC)解碼器輸出的對數似然比(LLR)信號。
7.如權利要求I所述的方法，其特徵在於，其中決定是否調整與所述解碼器相關聯的所述數據包括下列中的一個或多個使用時間表、使用被配置為使用有限脈衝響應(FIR)信號來檢測缺陷的缺陷檢測器、或者使用一組一個或多個可編程寄存器。
8.如權利要求7所述的方法，其特徵在於，其中所述缺陷檢測器被配置為檢測與幅度缺陷相關聯的缺陷。
9.如權利要求7所述的方法，其特徵在於，其中所述缺陷檢測器被配置為至少部分基於下列中的一個或多個來檢測深缺陷0的順串、I的順串、或者奈奎斯特樣式。
10.如權利要求9所述的方法，其特徵在於，其中調整所述數據包括 基於長度，對包括任何檢測到的0的順串、任何檢測到的I的順串以及任何檢測到的奈奎斯特樣式的列表進行排序； 在第一次迭代期間 (D調整與所述經排序的列表中具有最長長度的那個缺陷相對應的數據；以及 (2)若所述經排序的列表中有其他缺陷的話，不調整與所述經排序的列表中的所有其他缺陷相對應的數據；並且在所述第一次迭代之後的第二次迭代期間 (1)調整與所述經排序的列表中具有最長長度和第二最長長度的那些缺陷相對應的數據；以及 (2)若所述經排序的列表中有其他缺陷的話，不調整與所述經排序的列表中所有其他缺陷相對應的數據。
11.如權利要求I所述的方法，其特徵在於，其中調整所述數據包括下列中的一個或多個保留正負號並減小幅度或將值置零。
12.—種系統,包括 控制器，所述控制器被配置為決定是否調整與解碼器相關聯的數據； 信號處理器，所述信號處理器被配置為在決定調整與所述解碼器相關聯的所述數據的情況下，調整所述數據以獲得經調整的數據；以及 解碼器，所述解碼器被配置為 在決定調整與所述解碼器相關聯的所述數據的情況下，使用所述經調整的數據執行解碼；以及 在決定不調整與所述解碼器相關聯的所述數據的情況下，使用與所述解碼器相關聯的所述數據執行解碼。
13.如權利要求12所述的系統，其特徵在於，進一步包括緩衝器，所述緩衝器被配置為緩衝有限脈衝響應(FIR)信號，其中所述信號處理器被配置為調整所述數據並且所述解碼器被配置為使用所述經調整的數據執行解碼並且通過使用所述被緩衝的FIR信號而使用與所述解碼器相關聯的所述數據執行解碼。
14.如權利要求12所述的系統，其特徵在於，其中所述解碼器包括軟輸出Viterbi解碼器並且與所述解碼器相關聯的所述數據包括有限脈衝響應(FIR)信號。
15.如權利要求12所述的系統，其特徵在於，其中所述解碼器包括低密度奇偶校驗(LDPC)解碼器並且與所述解碼器相關聯的所述數據包括由軟輸出Viterbi解碼器輸出的對數似然比(LLR)信號。
16.如權利要求12所述的系統，其特徵在於，其中所述解碼器包括軟輸出Viterbi解碼器並且與所述解碼器相關聯的所述數據包括與所述軟輸出Viterbi解碼器相關聯的一個或多個參數。
17.如權利要求12所述的系統，其特徵在於，其中所述解碼器包括軟輸出Viterbi解碼器並且與所述解碼器相關聯的所述數據包括由低密度奇偶校驗(LDPC)解碼器輸出的對數似然比(LLR)信號。
18.如權利要求12所述的系統，其特徵在於，其中所述控制器被配置為使用下列中的一個或多個來決定是否調整與所述解碼器相關聯的所述數據使用時間表、使用被配置為使用有限脈衝響應(FIR)信號來檢測缺陷的缺陷檢測器、或者使用一組一個或多個可編程寄存器。
19.如權利要求18所述的系統，其特徵在於，其中所述缺陷檢測器被配置為檢測與幅度缺陷相關聯的缺陷。
20.如權利要求18所述的系統，其特徵在於，其中所述缺陷檢測器被配置為至少部分地基於下列中的一個或多個來檢測深缺陷0的順串、I的順串、或者奈奎斯特樣式。
21.如權利要求20所述的系統，其特徵在於，其中所述信號處理器被配置為通過以下方式調整所述數據基於長度，對包括任何檢測到的0的順串、任何檢測到的I的順串以及任何檢測到的奈奎斯特樣式的列表進行排序； 在第一次迭代期間 (D調整與所述經排序的列表中具有最長長度的那個缺陷相對應的數據；以及(2)若所述經排序的列表中有其他缺陷的話，不調整與所述經排序的列表中的所有其他缺陷相對應的數據；並且在所述第一次迭代之後的第二次迭代期間 (i )調整與所述經排序的列表中具有最長長度和第二最長長度的那些缺陷相對應的數據；以及 (2)若所述經排序的列表中有其他缺陷的話，不調整與所述經排序的列表中所有其他缺陷相對應的數據。
22.如權利要求12所述的系統，其特徵在於，其中所述信號處理器被配置為通過下列中的一個或多個來調整所述數據保留正負號並減小幅度或將值置零。
全文摘要
決定是否調整與解碼器相關聯的數據。在決定調整與所述解碼器相關聯的所述數據的情況下，調整該數據以獲得經調整的數據並使用所述解碼器和所述經調整的數據來執行解碼。在決定不調整與所述解碼器相關聯的所述數據的情況下，使用所述解碼器和與所述解碼器相關聯的所述數據執行解碼。
文檔編號G06F11/00GK102754081SQ201080062459
公開日2012年10月24日 申請日期2010年11月24日 優先權日2010年1月27日
發明者寇宇, 曾令琪 申請人:連結媒體設備公司