一種即插型接口電路及調試板連接裝置製造方法
2023-09-20 21:17:15
一種即插型接口電路及調試板連接裝置製造方法
【專利摘要】本發明公開了一種即插型接口電路及調試板連接裝置，包括至少一組用於連接兩針插接件的接口電路，接口電路包括第一開關電路、第二開關電路、以及第三開關電路，第一開關電路的控制信號輸入端與調試板的調試信號輸出端連接，第二開關電路和第三開關電路的信號輸入端分別連接第一開關電路的控制信號輸出端後與直流電壓源連接，第二開關電路和第三開關電路的輸出端分別一一對應連接有一板間連接端子，第一開關電路控制所述第二開關電路和第三開關電路同步導通或者斷開。本發明由第一開關電路控制第二開關電路和第三開關電路同步導通或者斷開，當兩個板間連接端子與外部的接收板插反時，接收板的接收端子仍然能夠正常接收信號，測試效率提高。
【專利說明】一種即插型接口電路及調試板連接裝置
【技術領域】
[0001]本發明屬於接口電路【技術領域】，具體地說，是涉及一種即插型接口電路。
【背景技術】
[0002]隨著電子產品種類及更新換代速度的不斷加快，各大晶片廠商也加快了晶片的研發，為研發工程師提供了多種方案選型，面對著越來越多的各型號的開發板(Demo board),焊線接線就成為工程師調試過程中最常做的事情，如圖1所示，現在很多開發板都預留了
2.54mm標準規格的接插設計方式，這種接插件的設計實現了開發板與接收板之間即插連接，其中，接收板用於接收開發板發送的調試結構信號，並進行輸出，即插連接方式方便了開發者的調試，但是有個缺點即這個插接件不能防反，如果不小心方向插反了，可能導致調試不通甚至將開發板損壞，若拔下重新插接，需要重新再測試一遍，嚴重影響測試效率，若對開發板造成損壞，因為開發板的價格較高，則極大了增加了調試成本，而且一個小的疏忽插反就會造成研發過程停滯或延遲。
[0003]基於此，如何發明一種即插型接口電路，插接件插反時不影響測試，無需擔心插接件插反的問題，是本發明主要解決的技術問題。
【發明內容】
[0004]本發明為了解決現有調試板即插型接口電路插反時無法完成測試工作或者損壞測試板的技術問題，提供了一種即插型接口電路，插反時仍然可以完成正常測試工作。
[0005]為了解決上述技術問題，本發明採用以下技術方案予以實現:
一種即插型接口電路，包括至少一組用於連接兩針插接件的接口電路，所述接口電路包括第一開關電路、第二開關電路、以及第三開關電路，所述第一開關電路的控制信號輸入端與調試板的調試信號輸出端連接，所述第二開關電路和第三開關電路的信號輸入端分別連接第一開關電路的控制信號輸出端後與直流電壓源連接，所述第二開關電路和第三開關電路的輸出端分別一一對應連接有一板間連接端子，所述第一開關電路控制所述第二開關電路和第三開關電路同步導通或者斷開。
[0006]進一步的，所述的第一開關電路包括第一 NPN型三極體(Ql )，所述第一 NPN型三極體(Ql)的基極與調試板的調試信號輸出端連接，所述第一 NPN型三極體(Ql)的集電極為控制信號輸出端，與所述直流電壓源連接，所述第一 NPN型三極體(Ql)的發射極連接地端。
[0007]又進一步的，所述的第二開關電路包括第二 NPN型三極體(Q2 )，所述第二 NPN型三極體(Q2 )的基極與所述第一 NPN型三極體(Ql)的集電極連接，所述第二 NPN型三極體(Q2 )的集電極與一板間連接端子連接，所述第二 NPN型三極體(Q2)的發射極連接地端，和/或，
所述的第三開關電路包括第三NPN型三極體(Q3 )，所述第三NPN型三極體(Q3 )的基極與所述第一 NPN型三極體(Ql)的集電極連接，所述第三NPN型三極體(Q3)的集電極與另外一板間連接端子連接，所述第三NPN型三極體(Q3)的發射極連接地端。
[0008]或者，所述的第二開關電路包括第二 NMOS管(T2)，所述第二 NMOS管(T2)的柵極與所述第一 NPN型三極體(Ql)的集電極連接，所述第二 NMOS管(T2)的漏極與一板間連接端子連接，所述第二 NMOS管(T2)的源極連接地端，和/或，
所述的第三開關電路包括第三NMOS管(T3)，所述第三NMOS管(T3)的柵極與所述第一NPN型三極體(Ql)的集電極連接，所述第三NMOS管(T3)的漏極與另外一板間連接端子連接，所述第三NMOS管(T3)的源極連接地端。
[0009]進一步的，所述的第一開關電路包括第一 NMOS管(Tl)，所述第一 NMOS管(Tl)的柵極與調試板的調試信號輸出端連接，所述第一 NMOS管(Tl)的漏極為控制信號輸出端，與所述直流電壓源連接，所述第一 NMOS管(Tl)的源極連接地端。
[0010]又進一步的，所述的第二開關電路包括第二 NPN型三極體(Q2 )，所述第二 NPN型三極體(Q2)的基極與所述第一 NMOS管(Tl)的漏極連接，所述第二 NPN型三極體(Q2)的集電極與一板間連接端子連接，所述第二 NPN型三極體(Q2)的發射極連接地端，和/或，
所述的第三開關電路包括第三NPN型三極體(Q3 )，所述第三NPN型三極體(Q3 )的基極與所述第一 NMOS管(Tl)的漏極連接，所述第三NPN型三極體(Q3)的集電極與另外一板間連接端子連接，所述第三NPN型三極體(Q3)的發射極連接地端。
[0011]或者，所述的第二開關電路包括第二 NMOS管(T2)，所述第二 NMOS管(T2)的柵極與所述第一 NMOS管(Tl)的漏極連接，所述第二 NMOS管(T2)的漏極與一板間連接端子連接，所述第二 NMOS管(T2)的源極連接地端，和/或，
所述的第三開關電路包括第三NMOS管(T3 )，所述第三NMOS管(T3 )的柵極與所述第一NMOS管(Tl)的漏極連接，所述第三NMOS管(T3)的漏極與另外一板間連接端子連接，所述第三NMOS管(T3)的源極連接地端。
[0012]優選的，所述的第一開關電路的控制信號輸出端與直流電壓源之間串聯有一限流電阻。
[0013]基於上述的一種即插型接口電路，本發明同時提供了一種調試板連接裝置，包括即插型接口電路，以及與所述即插型接口電路輸出端一一對應連接的板間連接端子，所述即插型接口電路為前面所述的即插型接口電路。
[0014]與現有技術相比，本發明的優點和積極效果是:本發明的即插型接口電路，第一開關電路的導通狀態受調試板的調試信號輸出端輸出的調試信號控制，由第一開關電路控制第二開關電路和第三開關電路同步導通或者斷開，也即第二開關電路和第三開關電路輸出信號相同，由於第二開關電路和第三開關電路分別一一對應連接有板間連接端子，因此，當兩個板間連接端子與外部的接收板插反時，接收板的接收端子仍然能夠正常接收調試板輸出的信號，而且不存在將調試板燒壞的可能，相應的測試成本降低，測試效率提高。
[0015]結合附圖閱讀本發明實施方式的詳細描述後，本發明的其他特點和優點將變得更加清楚。
【專利附圖】
【附圖說明】
[0016]為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。[0017]圖1是現有技術中即插型接口電路原理圖；
圖2是本發明所提出的即插型接口電路實施例一中的原理方框圖；
圖3是本發明所提出的即插型接口電路實施例二中的原理方框圖；
圖4是本發明所提出的即插型接口電路實施例二中的電路原理圖；
圖5是本發明所提出的即插型接口電路實施例三中的電路原理圖；
圖6是本發明所提出的即插型接口電路實施例三中的另外一種電路原理圖。
【具體實施方式】
[0018]下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
[0019]實施例一，本實施例提供了一種即插型接口電路，包括至少一組用於連接兩針插接件的接口電路，如圖2所示，圖2給出了包含一組用於連接兩針插接件的接口電路的情況，所述接口電路包括第一開關電路K1、第二開關電路K2、以及第三開關電路K3，所述第一開關電路Kl的控制信號輸入端與調試板的調試信號輸出端outl連接，所述第二開關電路K2和第三開關電路 K3的信號輸入端分別連接第一開關電路的控制信號輸出端out2後與直流電壓源vcc連接，所述第二開關電路K2和第三開關電路K3的輸出端分別一一對應連接有一板間連接端子connect I和connect2,第二開關電路K2和第三開關電路K3同時接受所述第一開關電路Kl控制信號輸出端out2輸出信號的控制，在其控制下實現第二開關電路K2和第三開關電路K3同步導通或者斷開，所述第一開關電路Kl的導通狀態受調試板的調試信號輸出端outl輸出調試信號的控制。
[0020]本實施例的即插型接口電路的工作原理是:調試板Unitl通過其板間連接端子connectl和connect2與接收板Unit2的板間連接端子connectl和GND連接，兩個調試板進行通訊，當前正在調試debug area的功能,在未得到測試結果之前Unitl的debug area發出高電平指令，第一開關電路Kl導通，第二開關電路K2和第三開關電路K3在第一開關電路Kl的控制下斷開，因此，接收板Unit2的測試信號接收端子connectl與Unitl的板間連接端子connectl不導通,接收板Unit2的response area (反應區域)靠R2的上拉維持高電平；當得到測試結果時，Unitl的debug area (調試區域)通過調試信號輸出端outl發出低電平指令，此時第一開關電路Kl斷開，第二開關電路K2和第三開關電路K3在第一開關電路Kl的控制下導通，第二開關電路K2和第三開關電路K3輸出低電平信號，也即測試板Unitl的板間連接端子connectl和connect2輸出低電平，同時將接收板Unit2的測試信號接收端子connectl拉低，實現Unitl向Unit2輸出低電平的結果。由以上可知,無論接收板Unit2的測試信號接收端子connectl與調試板Unitl的板間連接端子connectl和connect〗哪個端子連接，均能保證正確接收調試輸出信號，而且不存在將調試板燒壞的可能，相應的測試成本降低，測試效率提高。
[0021 ] 實施例二，如圖3所示，本實施例給出了一種即插型接口電路的電路原理圖，其中，所述的第一開關電路包括第一 NPN型三極體Ql，所述第一 NPN型三極體Ql的基極與調試板的調試信號輸出端連接，所述第一 NPN型三極體Ql的集電極為控制信號輸出端，與所述直流電壓源連接，所述第一 NPN型三極體Ql的發射極連接地端。
[0022]本實施例的即插型接口電路工作原理是:在未得到測試結果之前Unitl的debugarea發出高電平指令，第一 NPN型三極體Ql導通，其集電極電平被拉低，第二開關電路K2和第三開關電路K3斷開，因此，接收板Unit2的測試信號接收端子connectl與Unitl的板間連接端子connectl不導通,接收板Unit2的response area靠R2的上拉維持高電平；當得到測試結果時，Unitl的debug area通過調試信號輸出端outl發出低電平指令，此時第一 NPN型三極體Ql截止，其集電極電平為高電平，第二開關電路K2和第三開關電路K3導通，第二開關電路K2和第三開關電路K3輸出低電平信號，也即測試板Unitl的板間連接端子connectl和connect2輸出低電平，同時將接收板Unit2的測試信號接收端子connectl拉低，實現Unitl向Unit2輸出低電平的結果。
[0023]所述的第二開關電路K2可以同樣採用一顆NPN型三極體實現，如圖4所示，包括第二 NPN型三極體Q2，所述第二 NPN型三極體Q2的基極與所述第一 NPN型三極體Ql的集電極連接，所述第二 NPN型三極體Q2的集電極與一板間連接端子連接，所述第二 NPN型三極體Q2的發射極連接地端。當第二開關電路K2包括第二 NPN型三極體Q2時，其工作原理是:在未得到測試結果之前Unitl的debug area發出高電平指令，第一 NPN型三極體Ql導通，其集電極電平被拉低，第二 NPN型三極體Q2的基極電平被拉低，Q2截止；當得到測試結果時，Unitl的debug area通過調試信號輸出端outl發出低電平指令，此時第一 NPN型三極體Ql截止，其集電極電平為高電平，第二 NPN型三極體Q2的基極電平置高，第二 NPN型三極體Q2導通，Q2的集電極輸出低電平信號。
[0024]同樣道理的，所述的第三開關電路包括第三NPN型三極體Q3，所述第三NPN型三極體Q3的基極與所述第一 NPN型三極體Ql的集電極連接，所述第三NPN型三極體Q3的集電極與另外一板間連接端子連接，所述第三NPN型三極體Q3的發射極連接地端。其工作原理與第二 NPN型三極體Q2的工作原理相同，在此不做贅述。
[0025]實施例三，本實施例給出了一種第二開關電路K2採用NMOS管時的電路原理圖，在本實施例中，第一開關電路Kl包括第一 NPN型三極體Q1，如圖5所示，第二開關電路K2包括第二 NMOS管T2，所述第二 NMOS管T2的柵極與所述第一 NPN型三極體Ql的集電極連接，所述第二 NMOS管T2的漏極與一板間連接端子連接，所述第二 NMOS管T2的源極連接地端。本電路的工作原理是:在未得到測試結果之前Unitl的debug area發出高電平指令，第一NPN型三極體Ql導通，其集電極電平被拉低，第二 NMOS管T2的柵極電平被拉低，T2截止；當得到測試結果時，Unitl的debug area通過調試信號輸出端outl發出低電平指令，此時第一 NPN型三極體Ql截止，其集電極電平為高電平，第二 NMOS管T2的柵極電平置高，T2導通，T2的漏極輸出低電平信號。
[0026]同樣道理的，第三開關電路也可以採用一顆NMOS管實現，如圖5所示，所述的第三開關電路包括第三NMOS管T3，所述第三NMOS管T3的柵極與所述第一 NPN型三極體Ql的集電極連接，所述第三NMOS管T3的漏極與另外一板間連接端子連接，所述第三NMOS管T3的源極連接地端。第三NMOS管T3的工作原理同第二 NMOS管T2的工作原理相同，在此不做贅述。
[0027]需要說明的是，本實施例中第一開關電路K1、第二開關電路K2、第三開關電路K3所採用NPN型三極體或者匪OS管的類型可以任意組合，比如，第二開關電路K2採用NPN型三極體，第三開關電路K3採用NMOS管，或者兩者反過來。
[0028]因此，所述的第一開關電路Κ2也可以採用NMOS管實現，如圖6所示，第一開關電路Κ2包括第一 NMOS管Tl，所述第一 NMOS管Tl的柵極與調試板的調試信號輸出端連接，所述第一 NMOS管Tl的漏極為控制信號輸出端，與所述直流電壓源連接，所述第一 NMOS管Tl的源極連接地端。
[0029]當第一開關電路Κ2包括第一 NMOS管Tl時，所述的第二開關電路包括第二 NPN型三極體Q2，和/或，所述的第三開關電路包括第三NPN型三極體Q3。
[0030]或者當第一開關電路Κ2包括第一匪OS管Tl時，所述的第二開關電路包括第二NMOS管Τ2，和/或，所述的第三開關電路包括第三NMOS管Τ3。
[0031]為了保護第一開關電路中的半導體器件，如圖3-圖6所示，所述的第一開關電路Kl的控制信號輸出端與直流電壓源之間串聯有一限流電阻R1，限流電阻Rl在電路中起到限流的作用，防止電流過大將半導體器件擊穿。
[0032]如圖5、圖6所示，包括N組用於連接兩針插接件的接口電路，每組接口電路包括第一開關電路、第二開關電路、以及第三開關電路，各組之間的電路相互獨立，可以根據實際需要為其各開關電路選擇合適的半導體器件。
[0033]實施例四，基於實施例一至三中的一種即插型接口電路，本實施例提供了一種調試板連接裝置，包括即插型接口電路，以及與所述即插型接口電路輸出端一一對應連接的板間連接端子，及Unitl中的connectl和connect2,所述即插型接口電路可以為實施例一至三中所述的即插型接口電路，在此不做贅述。
[0034]在本發明的其他實施例中，第二開關電路、以及第三開關電路不僅僅限於上述N型開關管的舉例，可以是任何能夠起到N型開關管作用的電路，例如用兩個P型管、電阻組合出一個等效的N型管，在不脫離本發明的實質範圍內所做的等效開關電路，均屬於本發明的保護範圍。
[0035]當然，上述說明並非是對本發明的限制，本發明也並不僅限於上述舉例，本【技術領域】的普通技術人員在本發明的實質範圍內所做出的變化、改型、添加或替換，也應屬於本發明的保護範圍。
【權利要求】
1.一種即插型接口電路，其特徵在於:包括至少一組用於連接兩針插接件的接口電路，所述接口電路包括第一開關電路、第二開關電路、以及第三開關電路，所述第一開關電路的控制信號輸入端與調試板的調試信號輸出端連接，所述第二開關電路和第三開關電路的信號輸入端分別連接第一開關電路的控制信號輸出端後與直流電壓源連接，所述第二開關電路和第三開關電路的輸出端分別一一對應連接有一板間連接端子，所述第一開關電路控制所述第二開關電路和第三開關電路同步導通或者斷開。
2.根據權利要求1所述的即插型接口電路，其特徵在於:所述的第一開關電路包括第一NPN型三極體(Q1)，所述第一 NPN型三極體(Ql)的基極與調試板的調試信號輸出端連接，所述第一 NPN型三極體(Ql)的集電極為控制信號輸出端，與所述直流電壓源連接，所述第一 NPN型三極體(Ql)的發射極連接地端。
3.根據權利要求2所述的即插型接口電路，其特徵在於:所述的第二開關電路包括第二NPN型三極體(Q2)，所述第二 NPN型三極體(Q2)的基極與所述第一 NPN型三極體(Ql)的集電極連接，所述第二 NPN型三極體(Q2)的集電極與一板間連接端子連接，所述第二 NPN型三極體(Q2)的發射極連接地端，和/或， 所述的第三開關電路包括第三NPN型三極體(Q3 )，所述第三NPN型三極體(Q3 )的基極與所述第一 NPN型三極體(Ql)的集電極連接，所述第三NPN型三極體(Q3 )的集電極與另外一板間連接端子連接，所述第三NPN型三極體(Q3)的發射極連接地端。
4.根據權利要 求2所述的即插型接口電路，其特徵在於:所述的第二開關電路包括第二 NMOS管(T2)，所述第二 NMOS管(T2)的柵極與所述第一 NPN型三極體(Ql)的集電極連接，所述第二 NMOS管(T2)的漏極與一板間連接端子連接，所述第二 NMOS管(T2)的源極連接地端，和/或， 所述的第三開關電路包括第三NMOS管(T3 )，所述第三NMOS管(T3 )的柵極與所述第一NPN型三極體(Ql)的集電極連接，所述第三NMOS管(T3)的漏極與另外一板間連接端子連接，所述第三NMOS管(T3)的源極連接地端。
5.根據權利要求1所述的即插型接口電路，其特徵在於:所述的第一開關電路包括第一NMOS管(Tl)，所述第一 NMOS管(Tl)的柵極與調試板的調試信號輸出端連接，所述第一NMOS管(Tl)的漏極為控制信號輸出端，與所述直流電壓源連接，所述第一 NMOS管(Tl)的源極連接地端。
6.根據權利要求5所述的即插型接口電路，其特徵在於:所述的第二開關電路包括第二NPN型三極體(Q2)，所述第二 NPN型三極體(Q2)的基極與所述第一 NMOS管(Tl)的漏極連接，所述第二 NPN型三極體(Q2)的集電極與一板間連接端子連接，所述第二 NPN型三極體(Q2)的發射極連接地端，和/或， 所述的第三開關電路包括第三NPN型三極體(Q3 )，所述第三NPN型三極體(Q3 )的基極與所述第一 NMOS管(Tl)的漏極連接，所述第三NPN型三極體(Q3)的集電極與另外一板間連接端子連接，所述第三NPN型三極體(Q3)的發射極連接地端。
7.根據權利要求5所述的即插型接口電路，其特徵在於:所述的第二開關電路包括第二 NMOS管(T2)，所述第二 NMOS管(T2)的柵極與所述第一 NMOS管(Tl)的漏極連接，所述第二 NMOS管(T2)的漏極與一板間連接端子連接，所述第二 NMOS管(T2)的源極連接地端，和/或，所述的第三開關電路包括第三NMOS管(T3)，所述第三NMOS管(T3)的柵極與所述第一NMOS管(Tl)的漏極連接，所述第三NMOS管(T3)的漏極與另外一板間連接端子連接，所述第三NMOS管(T3)的源極連接地端。
8.根據權利要求1-7任一項所述的即插型接口電路，其特徵在於:所述的第一開關電路的控制信號輸出端與直流電壓源之間串聯有一限流電阻。
9.一種調試板連接裝置，包括即插型接口電路，以及與所述即插型接口電路輸出端——對應連接的板間連接端子，其特徵在於，所述即插型接口電路為如權利要求1-8任一項所述的即插型接 口電路。
【文檔編號】H03K19/0185GK104038210SQ201410300429
【公開日】2014年9月10日 申請日期:2014年6月27日 優先權日:2014年6月27日
【發明者】徐照明 申請人:青島歌爾聲學科技有限公司