半導體器件的製造方法與工藝
2023-09-18 11:56:30 3
半導體器件相關申請交叉引用本申請基於2012年3月13日提交的日本專利申請No.2012-056077，並要求享受其優先權，在此通過引用將其全文合併於此。技術領域本發明涉及半導體器件，並且例如其可以適當地應用於使用升壓電路產生具有比輸入電壓更大的絕對值的多個升高電壓的半導體器件。
背景技術：
在半導體器件中，電源電壓被降低，並且高電壓被部分地用於要求高於電源電壓的電路或存儲元件。這使得半導體器件能夠降低功耗。為了使用單個外部電源，並減少外部終端的數量，由位於內部的升壓電路從輸入電壓產生高電壓，而不需要增加從外部提供的外部電源電壓的種類。在日本未審查專利申請公開文本No.H11-134892和No.2009-301087中公開了產生多個內部電壓的技術。根據日本未審查專利申請公開文本No.H11-134892公開的技術，高電壓開關電路連接在兩個電荷泵電路的輸出端子之間。然後，直到電荷泵電路的輸出電壓達到指定電壓電平，才將高電壓開關電路轉變為導通，從而由兩個電荷泵電路提升輸出電壓。另一方面，在輸出電壓達到指定電壓電平之後，高電壓開關電路被關斷，從而由兩個電荷泵電路產生不同的輸出電壓。進一步地，根據日本未審查專利申請公開文本No.2009-301087公開的技術，由採樣和保持電路保持通過改變代碼值來調整參考電壓的電壓值而獲得的多個電壓，從而產生多個參考電壓。
技術實現要素：
然而，升壓電路需要使用具有大電路面積的元件如電容器，並且放置對應於要產生的電壓的數量的多個升壓電路導致更大的電路面積。其它的問題和新特徵將通過說明書的描述和附圖而變得明顯。根據一個實施例，一種半導體器件包括：電壓保持電路，其隨著產生第一升高電壓的升壓電路的輸出電壓的上升而提升第二升高電壓，然後在該輸出電壓達到保持的電壓電平之後將第二升高電壓保持在該輸出電壓達到保持的電壓電平時的點；以及第一開關，其在直到輸出電壓達到保持的電壓電平的期間將第一輸出端子和第二輸出端子短路，其中通過第一輸出端子輸出第一升高電壓，通過第二輸出端子輸出第二升高電壓。根據一個實施例，一種半導體器件可以產生多個升高電壓，同時減小電路面積。附圖說明通過下面結合附圖對一些實施例的描述，上述和其它方面、優點以及特徵將變得明顯，其中：圖1是根據第一實施例的半導體器件的方框圖；圖2是根據第一實施例的升壓電路的電路圖；圖3是根據第一實施例的電壓檢測電路的電路圖；圖4是根據第一實施例的電壓電平轉換電路的電路圖；圖5是根據第一實施例的電壓保持電路的電路圖；圖6是示出根據第一實施例的半導體器件的操作的時序圖；圖7是圖解根據第一實施例的半導體器件的對照示例的布局面積的示意圖；圖8是圖解根據第一實施例的半導體器件的布局面積的示意圖；圖9是根據第二實施例的半導體器件的方框圖；圖10是根據第二實施例的負升壓電路的電路圖；圖11是根據第二實施例的電壓檢測電路的電路圖；圖12是根據第二實施例的電壓電平轉換電路的電路圖；圖13是根據第二實施例的電壓保持電路的電路圖；圖14是示出根據第二實施例的半導體器件的操作的時序圖；圖15是根據第三實施例的半導體器件的方框圖；圖16是根據第三實施例的電壓檢測電路的電路圖；圖17示出根據第三實施例的半導體器件的操作的時序圖；圖18是圖解根據第三實施例的半導體器件的對照示例的布局面積的示意圖；圖19是圖解根據第三實施例的半導體器件的布局面積的示意圖；圖20是根據第三實施例的電壓檢測電路的可替換示例的電路圖；圖21是示出包括圖20所示的電壓檢測電路的半導體器件的操作的時序圖；圖22是在將圖20所示的電壓檢測電路應用於包括負升壓電路的半導體器件中的情況下電壓檢測電路的電路圖；圖23是示出根據第五實施例的電壓電平轉換電路的第一可替換示例的電路圖；圖24是示出圖23所示的電壓電平轉換電路的詳細電路的示例的電路圖；圖25是示出根據第五實施例的電壓電平轉換電路的第二可替換示例的電路圖；圖26是示出根據第六實施例的電壓電平轉換電路的第一可替換示例的電路圖；圖27是示出圖26所示的電壓電平轉換電路的詳細電路的示例的電路圖；圖28是示出根據第六實施例的電壓電平轉換電路的第二可替換示例的電路圖；圖29是根據第七實施例的電壓電平轉換電路的電路圖；圖30是示出根據第七實施例的電流控制電路的詳細電路的示例的電路圖；圖31是根據第八實施例的半導體器件的方框圖；圖32是示出半導體器件的操作以說明升壓電路的過衝問題的時序圖；圖33是示出根據第八實施例的半導體器件的操作的時序圖；圖34是根據第九實施例的半導體器件的方框圖；圖35是示出根據第九實施例的半導體器件的操作的時序圖；圖36是根據第十實施例的半導體器件的方框圖；圖37是示出根據第十實施例的半導體器件的存儲單元陣列的第一示例的電路圖；圖38是描述在對圖37所示的存儲單元陣列執行寫入期間所施加的電壓的表；圖39是示出根據第十實施例的半導體器件的存儲單元陣列的第二示例的電路圖；以及圖40是描述在對圖39所示的存儲單元陣列執行寫入期間所施加的電壓的表。具體實施方式第一實施例下面參考附圖描述本發明的實施例。在下面的實施例中，描述了一種電壓發生電路，其從由作為半導體器件的一個升壓電路輸出的輸出電壓產生多個升高電壓。圖1是根據第一實施例的半導體器件1的方框圖。如圖1所示，半導體器件1包括升壓電路10、控制電路11、電壓保持電路14以及第一開關SW1。進一步地，半導體器件1具有用於輸出第一升高電壓Vcp1的第一輸出端子和用於輸出第二升高電壓V1的第二輸出端子。升壓電路10抬升輸入電壓(例如，電源電壓)，並由次產生第一升高電壓Vcp1。第一升高電壓Vcp1是從升壓電路10輸出的輸出電壓的最終電壓。換句話說，升壓電路10逐漸增大輸出電壓的電壓值，並且最終使得輸出電壓達到第一升高電壓Vcp1。當升壓電路10的輸出電壓達到為電壓保持電路14設置的保持電壓電平時，控制電路11產生將第一開關SW1從閉合狀態切換到斷開狀態的切換信號S12。在圖1所示的示例中，控制電路11包括電壓檢測電路12和電壓電平轉換電路13。電壓檢測電路12基於電源電壓和接地電壓操作，並且檢測升壓電路10的輸出電壓超過設定的保持電壓電平，然後輸出電壓檢測信號S11。電壓電平轉換電路13將電壓檢測信號S11的幅值的最大值轉換為根據升壓電路10的輸出電壓的電壓。電壓保持電路14保持比第一升高電壓Vcp1低的第二升高電壓V1。更具體地說，在切換信號S12指示第一開關SW1閉合的期間,電壓保持電路14根據升壓電路10的輸出電壓增大要輸出的第二升高電壓V1的電壓值。進一步地，在切換信號S12指示第一開關SW1斷開的期間，電壓保持電路14維持切換信號的值被改變時的點處的第二升高電壓V1的電壓值。第一開關SW1放置在用於輸出第一升高電壓Vcp1的第一輸出端子和用於輸出第二升高電壓V1的第二輸出端子之間。第一開關SW1的閉合和斷開是根據切換信號S12而被控制的。下面描述每個電路塊的細節。圖2示出了升壓電路10的詳細電路圖。如圖2所示，升壓電路10包括回流防止電路20和升壓級電路21至2n(n是表示電路的級數的整數)。回流防止電路20包括電晶體Tr20。電晶體Tr20被二極體式連接，並且用作二極體。由電晶體Tr20形成的二極體具有連接到通過其提供輸入電壓(例如，電源電壓)的電源端子VDD的陽極和連接到升壓級電路21的陰極。升壓級電路21至2n具有相同的電路配置。以升壓級電路21為例描述升壓級電路的電路配置。升壓級電路21包括電晶體Tr21和升壓電容器C21。電晶體Tr21被二極體式連接，並且用作二極體。由電晶體Tr21形成的二極體具有連接到前一級中的電路的陽極和連接到後一級中的電路的陰極。在升壓級電路21的例子中，由電晶體Tr21形成的二極體具有連接到前一級中的回流防止電路20的陽極和連接到後一級中的升壓級電路22的陰極。由最後一級中的升壓級電路2n中的電晶體Tr2n形成的二極體的陰極用作升壓電路10的輸出端子。進一步地，升壓電容器C21的一端連接到由電晶體Tr21形成的二極體的陽極。運行時鐘CLK被通過緩衝器提供給升壓電容器C21的另一端。要注意的是，在升壓電路10中，向相鄰的升壓級電路提供彼此反向（inverted）的運行時鐘。在圖2所示的示例中，運行時鐘CLK被提供給升壓級電路21和23，運行時鐘CLK的反向運行時鐘CLKb被提供給升壓級電路22和2n。要注意的是，運行時鐘CLK和反向運行時鐘CLKb是由未示出的振蕩電路產生的。圖3是根據第一實施例的電壓檢測電路12的電路圖。如圖3所示，電壓檢測電路12包括比較器CMP12、參考電壓發生器VS、電阻器R11和電阻器R12。電阻器R11和R12串聯連接在向其提供升壓電路10的輸出電壓的升壓節點和向其提供指定電壓的偏壓端子之間。在圖3的示例中，使用Vcp1作為表示升壓節點的附圖標記。進一步地，在圖3所示的電壓檢測電路12中，向其提供了接地電壓的接地端子VSS對應於偏壓端子。參考電壓發生器VS產生參考電壓Vref。參考電壓發生器VS例如是帶隙電壓源，並且輸出帶隙電壓作為參考電壓Vref。比較器CMP12比較在連接電阻器R11和電阻器R12的連接節點處產生的分壓Vdiv和參考電壓Vref，並且切換電壓檢測信號S11的邏輯電平。要注意的是，電壓檢測信號S11是差分信號。例如，當分壓Vdiv超過參考電壓Vref時，比較器CMP12使能電壓檢測信號S11。換句話說，電壓檢測電路12將升壓電路10的輸出電壓達到保持電壓電平時的分壓Vdiv設置為參考電壓Vref，並由此檢測輸出電壓達到保持電壓電平。要注意的是，可以通過調節電阻器R11和電阻器R12的電阻比來調節分壓Vdiv。圖4是根據第一實施例的電壓電平轉換電路13的電路圖。如圖4所示，電壓電平轉換電路13包括NMOS電晶體MN11至MN14以及PMOS電晶體MP11至MP16。NMOS電晶體MN11的源極連接到接地端子VSS。NMOS電晶體MN11的漏極連接到PMOS電晶體MP11的漏極。NMOS電晶體MN11的柵極和PMOS電晶體MP11的柵極連接在一起，並且向其輸入電壓檢測信號S11的未反向信號S111。NMOS電晶體MN12的源極連接到接地端子VSS。NMOS電晶體MN12的漏極連接到PMOS電晶體MP12的漏極。NMOS電晶體MN12的柵極和PMOS電晶體MP12的柵極連接在一起，並且向其輸入電壓檢測信號S11的反向信號S112。PMOS電晶體MP11的源極通過PMOS電晶體MP13連接到升壓節點。PMOS電晶體MP12的源極通過PMOS電晶體MP14連接到升壓節點。在圖4中，示出Vcp1作為表示升壓節點的符號。PMOS電晶體MP13的柵極連接到連接NMOS電晶體MN12的漏極和PMOS電晶體MP12的漏極的節點。PMOS電晶體MP14的柵極連接到連接NMOS電晶體MN11的漏極和PMOS電晶體MP11的漏極的節點。NMOS電晶體MN13和PMOS電晶體MP15串聯連接在升壓節點和接地端子VSS之間，並且用作反相器。由NMOS電晶體MN13和PMOS電晶體MP15形成的反相器輸出作為連接NMOS電晶體MN12的漏極和PMOS電晶體MP12漏極的節點處產生的信號的反向邏輯的信號。NMOS電晶體MN14和PMOS電晶體MP16串聯連接在升壓節點和接地端子VSS之間，並且用作反相器。由NMOS電晶體MN14和PMOS電晶體MP16形成的反相器輸出作為由NMOS電晶體MN13和PMOS電晶體MP15形成的反相器所輸出的信號的反向邏輯的信號。由NMOS電晶體MN14和PMOS電晶體MP16形成的反相器的輸出信號用作切換信號S12。下面描述電壓電平轉換電路13的操作。首先，在半導體器件1中，當電壓檢測信號S11被使能時，未反向信號S111變為高(HIGH)電平(例如，電源電壓)，而反向信號S112變為低(LOW)電平(例如，接地電壓)。然後，在電壓電平轉換電路13中，當電壓檢測信號S11被使能時，NMOS電晶體MN11接通(ON)，並且PMOS電晶體MP11關斷(OFF)。連接NMOS電晶體MN11的漏極和PMOS電晶體MP11的漏極的連接節點變為低(LOW)電平(例如，接地電壓)，並且PMOS電晶體MP14接通(ON)。進一步地，在電壓電平轉換電路13中，當電壓檢測信號S11被使能時，NMOS電晶體MN12關斷(OFF)，並且PMOS電晶體MP12接通(ON)。由此，連接NMOS電晶體MN12的漏極和PMOS電晶體MP12的漏極的連接節點變為高(HIGH)電平(例如，提供到升壓節點的升壓電路10的輸出電壓)，並且PMOS電晶體MP13關斷(OFF)。進一步地，作為連接NMOS電晶體MN12的漏極和PMOS電晶體MP12的漏極的連接節點變為高(HIGH)電平的結果，由NMOS電晶體MN13和PMOS電晶體MP15形成的反相器輸出低(LOW)電平((例如，接地電壓)。然後，由NMOS電晶體MN14和PMOS電晶體MP16形成的反相器輸出高(HIGH)電平(例如，提供到升壓節點的升壓電路10的輸出電壓)。因此，當電壓檢測信號S11被使能時，電壓電平轉換電路13將切換信號S12設置為高(HIGH)電平。另一方面，當電壓檢測信號S11被禁用時，電壓檢測電路12將未反向信號S111設置為低(LOW)電平(例如，接地電壓)，並將反向信號S112設置為高(HIGH)電平(例如，電源電壓)。此時，電壓電平轉換電路13通過針對處於使能狀態的電壓檢測信號S11的操作的互補操作將切換信號S12設置為低(LOW)電平(例如，接地電壓)。要注意的是，控制電路11在使第一開關SW1打開(open)時將切換信號S12設置為高(HIGH)電平，而在使第一開關SW1閉合(close)時將切換信號S12設置為低(LOW)電平。圖5示出了根據第一實施例的電壓保持電路14的電路圖。如圖5所示，電壓保持電路14包括第二開關SW2和電壓保持電容器CV1。在根據切換信號S12，升壓電路10的輸出電壓具有比保持電壓電平更大的絕對值的時期，第二開關SW2被控制以打開。另一方面，在根據切換信號S12，升壓電路10的輸出電壓具有比保持電壓電平更小的絕對值的時期，第二開關SW2被控制以閉合。電壓保持電容器CV1的一端通過第二開關SW2連接到升壓節點，在升壓節點處產生升壓電路10的輸出電壓，電壓保持電容器CV1的另一端連接到向其提供指定電壓的偏壓端子。在圖5的例子中，使用Vcp1作為表示升壓節點的附圖標記。進一步地，在圖5所示的電壓保持電路14中，向其提供接地電壓的接地端子VSS對應於偏壓端子。然後，電壓保持電路14輸出連接電壓保持電容器CV1和第二開關SW2的電壓保持節點處的電壓作為第二升高電壓V1。下面描述根據第一實施例的半導體器件1的操作。圖6是示出根據第一實施例的半導體器件1的操作的時序圖。在圖6所示的示例中，在定時T10，升壓電路10開始升壓操作。然後，升壓電路10升高輸出電壓，並且在定時T11，輸出電壓達到由電壓保持電路14保持的電壓電平。因此，在定時T11，電壓檢測電路12將電壓檢測信號S11從禁用狀態切換到使能狀態。響應於電壓檢測信號S11變為使能狀態，電壓電平轉換電路13將切換信號S12從低(LOW)電平切換到高(HIGH)電平。然後，在定時T11，第一開關SW1根據切換信號S12而切換為打開。進一步地，在定時T11，電壓保持電路14使第二開關SW2打開，並且輸出達到保持電壓電平的點的輸出電壓作為基於在直到此時的期間在電壓保持電容器CV1中積累的電荷的第二升高電壓V1。此後，升壓電路10繼續對輸出電壓的升壓操作，並且在定時T12，輸出電壓達到第一升高電壓Vcp1。在定時T12之後，半導體器件1輸出第一升高電壓Vcp1和第二升高電壓V1。下面描述根據第一實施例的半導體器件1的布局面積。首先，圖7示出了圖解根據第一實施例的半導體器件1的對照示例的布局面積的示意圖。對照示例的半導體器件包括第二升壓電路以代替根據第一實施例的半導體器件1的電壓保持電路14，其對應於日本未審查專利申請公開文本No.H11-134892中所公開的半導體器件。如圖7所示，在根據這一對照示例的半導體器件中，放置了具有比升壓電路10(例如，第一升壓電路)更小的布局面積的第二升壓電路。另一方面，圖8示出了圖解根據第一實施例的半導體器件1的布局面積的示意圖。如圖8所示，根據第一實施例的半導體器件1包括電壓保持電路14。在圖8中，圖7的第二升壓電路的布局面積被示出為由虛線包圍的區域，以作比較。電壓保持電路14可以放置在比第二升壓電路小的布局面積中。儘管第二升壓電路具有比第一升壓電路小的電流輸出能力和小的電容器電容，其仍然要求大量的電容器，這導致大的電路面積。另一方面，根據第一實施例的電壓保持電路14可以由一個電容器和一個開關構成，因此電路面積可以顯著小於第二升壓電路的電路面積。如上所述，在根據第一實施例的半導體器件1中，在由升壓電路10對輸出電壓進行升壓的期間產生的電壓被保持在電壓保持電路14中作為第二升高電壓V1。因此，可以在單個升壓電路中產生第一升高電壓Vcp1和具有與第一升高電壓Vcp1不同的電壓值的第二升高電壓V1。進一步地，可以使用具有比升壓電路數量少的元件來配置輸出第二升高電壓V1的電壓保持電路14。因此，在根據第一實施例的半導體器件1中，儘管要產生具有各種各樣的電壓值的升高電壓，也可以防止增加電路面積。進一步地，在根據第一實施例的半導體器件1中，第一開關SW1被控制以閉合直到升壓電路10的輸出電壓達到保持電壓電平。當升壓中途的輸出電壓達到保持電壓電平時，電壓保持電路14保持此點的輸出電壓作為第二升高電壓V1。因此，電壓保持電路14驅動向其提供第二升高電壓V1的負載電路的能力小。因此，如果沒有第一開關SW1，由於第二升高電壓V1所驅動的電路中消耗的負載電流，第二升高電壓V1的上升速度低。然而，在根據第一實施例的半導體器件1中，在第一開關SW1被控制以閉合的狀態下，第二升高電壓V1的電壓被升高直到升壓電路10的輸出電壓達到保持電壓電平。因此，在根據第一實施例的半導體器件1中，即使電壓保持電路14的驅動能力被設置得低，第二升高電壓V1的上升速度也可以高。進一步地，在根據第一實施例的半導體器件1中，控制電路11包括電壓檢測電路12和電壓電平轉換電路13。以這種方式，通過使用電壓電平轉換電路13將電壓檢測信號S11的幅值的最大值轉換為根據輸出電壓的電壓，在使用具有低耐壓的電路元件配置電壓檢測電路12的情況下，可以放大用於控制第一開關SW1的切換信號S12的幅值。隨著電晶體的耐壓變得更高，電晶體的布局面積傾向於變得更大。因此，通過使用具有低耐壓的電路元件配置電壓檢測電路12，可以減小電壓檢測電路12的電路面積，這使得能夠進一步減小半導體器件1的電路面積。第二實施例在第二實施例中，描述了將有關根據第一實施例的半導體器件1的技術應用於產生比接地電壓低的負升高電壓的負升壓電路的示例。圖9示出了根據第二實施例的半導體器件2的方框圖。如圖9所示，半導體器件2包括負升壓電路30、控制電路31、電壓保持電路34、以及第一開關SW3。進一步地，半導體器件2具有輸出第一升高電壓Vcp2的第一輸出端子和輸出第二升高電壓V2的第二輸出端子。負升壓電路30將輸入電壓(例如，接地電壓)升高到負值，並由此而產生第一升高電壓Vcp2。第一升高電壓Vcp2是從負升壓電路30輸出的輸出電壓的最終電壓。換句話說，負升壓電路30逐漸降低輸出電壓的電壓值，並且最終使得輸出電壓成為第一升高電壓Vcp2。當負升壓電路30的輸出電壓達到為電壓保持電路34設置的保持電壓電平時，控制電路31產生將第一開關SW3從閉合切換為打開的切換信號。在圖9所示的示例中，控制電路31包括電壓檢測電路32和電壓電平轉換電路33。電壓檢測電路32基於電源電壓和接地電壓進行操作，並且檢測負升壓電路30的輸出電壓超過設定的保持電壓電平，然後輸出電壓檢測信號S31。電壓電平轉換電路33將電壓檢測信號S31的幅值的最大值轉換為根據負升壓電路30的輸出電壓的電壓。電壓保持電路34保持比第一升高電壓Vcp2高的第二升高電壓V2。更具體地說，在切換信號S32指示第一開關SW3閉合的時期，電壓保持電路34根據負升壓電路30的輸出電壓降低要輸出的第二升高電壓V2的電壓值。進一步地，在切換信號S32指示第一開關SW3打開的時期，電壓保持電路34保持切換信號的值被改變時第二升高電壓V2的電壓值。第一開關SW3放置在用於輸出第一升高電壓Vcp2的第一輸出端子和用於輸出第二升高電壓V2的第二輸出端子之間。第一開關SW3的閉合和打開是根據切換信號S32控制的。下面進一步描述每個電路塊。圖10示出了負升壓電路30的詳細電路圖。如圖10所示，負升壓電路30包括回流防止電路40和升壓級電路41至4n(n是表示電路的級數的整數)。回流防止電路40包括電晶體Tr40。電晶體Tr40被二極體式連接，並且用作二極體。由電晶體Tr40形成的二極體具有連接到通過其提供輸入電壓(例如，接地電壓)的接地端子VSS的陰極和連接到升壓級電路41的陽極。升壓級電路41至4n具有相同的電路配置。以升壓級電路41為例描述升壓級電路的電路配置。升壓級電路41包括電晶體Tr41和升壓電容器C41。電晶體Tr41被二極體式連接，並且用作二極體。由電晶體Tr41形成的二極體具有連接到前一級中的電路的陰極和連接到後一級中的電路的陽極。在升壓級電路41的例子中，由電晶體Tr41形成的二極體具有連接到前一級中的回流防止電路40的陰極和連接到後一級中的升壓級電路42的陽極。由最後一級中的升壓級電路4n中的電晶體Tr4n形成的二極體的陽極用作負升壓電路30的輸出端子。進一步地，升壓電容器C41的一端連接到由電晶體Tr41形成的二極體的陰極。運行時鐘CLK被通過緩衝器提供給升壓電容器C41的另一端。要注意的是，在升壓電路30中，向相鄰的升壓級電路提供彼此反向的運行時鐘。在圖10所示的示例中，運行時鐘CLK被提供給升壓級電路41和43，運行時鐘CLK的反向運行時鐘CLKb被提供給升壓級電路42和4n。要注意的是，運行時鐘CLK和反向運行時鐘CLKb是由未示出的振蕩電路產生的。圖11是根據第二實施例的電壓檢測電路32的電路圖。如圖11所示，電壓檢測電路32包括比較器CMP32、參考電壓發生器VS、電阻器R31和電阻器R32。電阻器R31和R32串聯連接在向其提供負升壓電路30的輸出電壓的升壓節點和向其提供指定電壓的偏壓端子之間。在圖11的例子中，使用Vcp2作為表示升壓節點的附圖標記。進一步地，在圖11所示的電壓保持電路32中，向其提供電源電壓的電源端子VDD對應於偏壓端子。參考電壓發生器VS產生參考電壓Vref。參考電壓發生器VS是例如帶隙電壓源，並且輸出帶隙電壓作為參考電壓Vref。比較器CMP32比較在連接電阻器R31和電阻器R32的連接節點處產生的分壓Vdiv和參考電壓Vref，並且切換電壓檢測信號S31的邏輯電平。要注意的是，電壓檢測信號S31是差分信號。例如，當分壓Vdiv超過參考電壓Vref(例如，降到參考電壓Vref以下)時，比較器CMP32使能電壓檢測信號S31。換句話說，電壓檢測電路32將負升壓電路30的輸出電壓達到保持電壓電平時的分壓Vdiv設置為參考電壓Vref，並由此檢測輸出電壓達到保持電壓電平。要注意的是，可以通過調節電阻器R31和電阻器R32的電阻比來調節分壓Vdiv。圖12是根據第二實施例的電壓電平轉換電路33的電路圖。如圖12所示，電壓電平轉換電路33包括NMOS電晶體MN31至MN35以及PMOS電晶體MP31至MP33。PMOS電晶體MP31的源極連接到電源端子VDD。PMOS電晶體MP31的漏極連接到NMOS電晶體MN31的漏極。PMOS電晶體MP31的柵極和NMOS電晶體MN31的柵極連接在一起，並且向其輸入電壓檢測信號S31的未反向信號S311。PMOS電晶體MP32的源極連接到電源端子VDD。PMOS電晶體MP32的漏極連接到NMOS電晶體MN32的漏極。PMOS電晶體MP32和NMOS電晶體MN32的柵極連接在一起，並且向其輸入電壓檢測信號S31的反向信號S312。NMOS電晶體MN31的源極通過NMOS電晶體MN33連接到升壓節點。NMOS電晶體MN32的源極通過NMOS電晶體MN34連接到升壓節點。在圖12中，示出Vcp2作為表示升壓節點的符號。NMOS電晶體MN33的柵極連接到連接PMOS電晶體MP32的漏極和NMOS電晶體MN32的漏極的節點。NMOS電晶體MN34的柵極連接到連接PMOS電晶體MP31的漏極和NMOS電晶體MN31的漏極的節點。PMOS電晶體MP33和NMOS電晶體MN35串聯連接在電源端子VDD和升壓節點之間，並且用作反相器。由PMOS電晶體MP33和NMOS電晶體MN35形成的反相器輸出作為連接PMOS電晶體MP31的漏極和NMOS電晶體MN31漏極的節點處產生的信號的反向邏輯的信號。由PMOS電晶體MP33和NMOS電晶體MN35形成的反相器的輸出信號用作切換信號S32。下面描述電壓電平轉換電路33的操作。首先，在半導體器件2中，當電壓檢測信號S31被使能時，未反向信號S311為低(LOW)電平(例如，接地電壓)，而反向信號S312為高(HIGH)電平(例如，電源電壓)。然後，在電壓電平轉換電路33中，當電壓檢測信號S31被使能時，PMOS電晶體MP31接通(ON)，並且NMOS電晶體MN31關斷(OFF)。連接PMOS電晶體MP31的漏極和NMOS電晶體MN31的漏極的連接節點變為高(HIGH)電平(例如，電源電壓)，並且NMOS電晶體MN34接通(ON)。進一步地，在電壓電平轉換電路33中，當電壓檢測信號S31被使能時，PMOS電晶體MP32關斷(OFF)，並且NMOS電晶體MN32接通(ON)。由此，連接PMOS電晶體MP32的漏極和NMOS電晶體MN32的漏極的連接節點變為低(LOW)電平(例如，提供到升壓節點的負升壓電路30的輸出電壓)，並且NMOS電晶體MN33關斷(OFF)。進一步地，作為連接PMOS電晶體MP31的漏極和NMOS電晶體MN31的漏極的連接節點變為高(HIGH)電平的結果，由PMOS電晶體MP33和NMOS電晶體MN35形成的反相器輸出低(LOW)電平(例如，提供到升壓節點的負升壓電路30的輸出電壓)。因此，當電壓檢測信號S31被使能時，電壓電平轉換電路33將切換信號S32設置為低(LOW)電平。另一方面，當電壓檢測信號S31被禁用時，電壓檢測電路32將未反向信號S311設置為高(HIGH)電平(例如，電源電壓)，並將反向信號S312設置為低(LOW)電平(例如，接地電壓)。此時，電壓電平轉換電路33通過針對處於使能狀態的電壓檢測信號S31的操作的互補操作將切換信號S32設置為高(HIGH)電平(例如，電源電壓)。要注意的是，控制電路31在使第一開關SW3打開(open)時將切換信號S32設置為低(LOW)電平，而在使第一開關SW3閉合(close)時將切換信號S32設置為高(HIGH)電平。圖13示出了根據第二實施例的電壓保持電路34的電路圖。如圖13所示，電壓保持電路34包括第二開關SW4和電壓保持電容器CV2。在根據切換信號S32，負升壓電路30的輸出電壓具有比保持電壓電平更大的絕對值的時期，第二開關SW4被控制以打開。另一方面，在根據切換信號S32，負升壓電路30的輸出電壓具有比保持電壓電平更小的絕對值的時期，第二開關SW4被控制以閉合。電壓保持電容器CV2的一端通過第二開關SW4連接到升壓節點，在升壓節點處產生負升壓電路30的輸出電壓，電壓保持電容器CV2的另一端連接到向其提供指定電壓的偏壓端子。在圖13的例子中，使用Vcp2作為表示升壓節點的附圖標記。進一步地，在圖13所示的電壓保持電路34中，向其提供電源電壓的接地端子VSS對應於偏壓端子。然後，電壓保持電路34輸出連接電壓保持電容器CV2和第二開關SW4的電壓保持節點處的電壓作為第二升高電壓V2。下面描述根據第二實施例的半導體器件2的操作。圖14是示出根據第二實施例的半導體器件2的操作的時序圖。在圖14所示的示例中，在定時T20，負升壓電路30開始升壓操作。然後，負升壓電路30升高輸出電壓，並且在定時T21，輸出電壓達到由電壓保持電路34保持的電壓電平。因此，在定時T21，電壓檢測電路32將電壓檢測信號S31從禁用狀態切換到使能狀態。響應於電壓檢測信號S31變為使能狀態，電壓電平轉換電路33將切換信號S32從高(HIGH)電平切換到低(LOW)電平。然後，在定時T21，第一開關SW3根據切換信號S32而切換為打開。進一步地，在定時T21，電壓保持電路34使第二開關SW4打開，並且輸出達到保持電壓電平的點的輸出電壓作為基於在直到此時的期間在電壓保持電容器CV2中積累的電荷的第二升高電壓V2。此後，負升壓電路30繼續對輸出電壓的升壓操作，在定時T22，輸出電壓達到第一升高電壓Vcp2。在定時T22之後，半導體器件2輸出第一升高電壓Vcp2和第二升高電壓V2。如上所述，在根據第二實施例的半導體器件2中，電壓保持電路34以與第一實施例中相同的方式輸出第二升高電壓V2，因此可以防止增加電路面積。進一步地，在根據第二實施例的半導體器件2中，第一開關SW3被控制以關閉直到負升壓電路30的輸出電壓達到保持電壓電平。因此，就像在第一實施例中一樣，在根據第二實施例的半導體器件2中，即使電壓保持電路34的驅動能力被設置為低，第二升高電壓V2的上升速度也可以高。進一步地，在根據第二實施例的半導體器件2中，控制電路31包括電壓檢測電路32和電壓電平轉換電路33。因此，就像在第一實施例中一樣，在根據第二實施例的半導體器件2中，可以使用具有低耐壓的電路元件配置電壓檢測電路32，並減小電壓檢測電路32的電路面積。第三實施例在第三實施例中，描述增加由與根據第一實施例的半導體器件1有關的級數產生的升高電壓的多樣性的示例。圖15示出了根據第三實施例的半導體器件3的方框圖。要注意的是，在根據第三實施例的半導體器件3中，與根據第一實施例的半導體器件1中相同的元件用與第一實施例中相同的附圖標記來表示，並且不再重複描述。如圖15所示，在根據第三實施例的半導體器件3中，電壓保持電路包括多個電壓電路。在圖15所示的示例中，半導體器件3包括電壓保持電路14a和電壓保持電路14b。要注意的是，電壓保持電路14a和14b是基本上與根據第一實施例的電壓保持電路14相同的電路，因此不再重複提供其詳細描述。進一步地，在半導體器件3中，第一開關包括對應於多個電壓保持電路的多個第一開關。在圖15所示的示例中，半導體器件3包括第一開關SW1a和第一開關SW1b。要注意的是，第一開關SW1a和SW1b是基本上與根據第一實施例的第一開關SW1相同的電路，因此不再重複提供其詳細描述。根據第三實施例的半導體器件3包括控制電路51。每當升壓電路10的輸出電壓達到為多個電壓保持電路分別設置的多個保持電壓電平時，控制電路51將切換信號輸出到一對第一開關和為其設置了對應於輸出電壓的檢測電壓值的保持電壓電平的電壓保持電路。更具體地說，在半導體器件3中，電壓保持電路14a輸出第二升高電壓V1a，電壓保持電路14b輸出第二升高電壓V1b。第二升高電壓V1a的電壓值低於第二升高電壓V1b。因此，當升壓電路10的輸出電壓達到對應於第二升高電壓V1a的保持電壓電平時，控制電路51輸出切換信號S12a。進一步地，當升壓電路10的輸出電壓達到對應於第二升高電壓V1b的保持電壓電平時，控制電路51輸出切換信號S12b。控制電路51包括電壓檢測電路52和電壓電平轉換電路13a和13b。電壓電平轉換電路13a和13b是基本上與根據第一實施例的電壓電平轉換電路13相同的電路，因此不再重複提供其詳細描述。對於電壓檢測電路52，設置了對應於多個保持電壓電平的電壓作為檢測電壓。電壓檢測電路52在升壓電路10的輸出電壓超過多個檢測電壓中的最低電壓時，使能電壓檢測信號S11a，而在其超過多個檢測電壓中的最高電壓時，使能電壓檢測信號S11b。圖16示出了根據第三實施例的電壓檢測電路的電路圖。如圖16所示，電壓檢測電路52包括比較器CMP52a和CMP52b、參考電壓發生器VSa和VSb、以及電阻器R51、R52和R53。電阻器R51至R53串聯連接在向其提供了升壓電路10的輸出電壓的升壓節點和向其提供了指定電壓的偏壓端子之間。在圖16的示例中，使用Vcp1作為表示升壓節點的附圖標記。進一步地，在圖16所示的電壓檢測電路52中，向其提供了接地電壓的接地端子VSS對應於偏壓端子。參考電壓發生器VSa產生參考電壓Vref_a。參考電壓發生器VSb產生參考電壓Vref_b。參考電壓發生器VSa和VSb是例如帶隙電壓源，並且輸出帶隙電壓作為參考電壓Vref_a和Vref_b。要注意的是，參考電壓Vref_a和Vref_b的電壓值可以相同或不同。比較器CMP52a比較在連接電阻器R51和電阻器R52的連接節點處產生的分壓Vdiv_a和參考電壓Vref_a，並且切換電壓檢測信號S11a的邏輯電平。比較器CMP52b比較在連接電阻器R52和電阻器R53的連接節點處產生的分壓Vdiv_b和參考電壓Vref_b，並切換電壓檢測信號S11b的邏輯電平。要注意的是，電壓檢測信號S11a和S11b是差分信號。例如，比較器CMP52a在分壓Vdiv_a超過參考電壓Vref_a時使能電壓檢測信號S11a。進一步地，比較器CMP52b在分壓Vdiv_b超過參考電壓Vref_b時使能電壓檢測信號S11b。換句話說，電壓檢測電路52將升壓電路10的輸出電壓達到保持電壓電平時的分壓Vdiv_a和Vdiv_b設置為參考電壓Vref_a和Vref_b，從而檢測輸出電壓達到保持電壓電平。要注意的是，分壓Vref_a可以通過調節電阻器R51的電阻與電阻器R52和R53的組合電阻之比來調節。進一步地，分壓Vref_b可以通過調節電阻器R51和R52的組合電阻與電阻器R53的電阻之比來調節。下面描述根據第三實施例的半導體器件3的操作。圖17示出根據第三實施例的半導體器件3的操作的時序圖。在圖17所示的示例中，在定時T30，升壓電路10開始升壓操作。然後，升壓電路10提升輸出電壓，並且在定時T31，輸出電壓達到指示由電壓保持電路14a所保持的電壓的保持電壓電平。因此，在定時T31，電壓檢測電路52將電壓檢測信號S11a從禁用狀態切換到使能狀態。響應於電壓檢測信號S11a變為使能狀態，電壓電平轉換電路13a將切換信號S12a從低(LOW)電平切換到高(HIGH)電平。然後，在定時T31，第一開關SW1a根據切換信號S12a而切換為打開。進一步地，在定時T31，電壓保持電路14a使得第二開關SW2a(未示出)打開，並輸出達到保持電壓電平時的輸出電壓作為基於在直到此時的期間在電壓保持電容器CV1a(未示出)中積累的電荷的第二升高電壓V1a。在定時T31之後，升壓電路10還繼續對輸出電壓的升壓操作。然後，在升壓電路10中，在定時T32，輸出電壓達到指示由電壓保持電路14b保持的電壓的保持電壓電平。因此，在定時T32，電壓檢測電路52將電壓檢測信號S11b從禁用狀態切換到使能狀態。響應於電壓檢測信號S11b變為使能狀態，電壓電平轉換電路13b將切換信號S12b從低(LOW)電平切換到高(HIGH)電平。然後，在定時T32，第一開關SW1b根據切換信號S12b切換為打開。進一步地，在定時T32，電壓保持電路14b使得第二開關SW2b(未示出)打開，並且輸出達到保持電壓電平時的輸出電壓作為基於在直到此時的期間在電壓保持電容器CV1b(未示出)中積累的電荷的第二升高電壓V1b。此後，升壓電路10繼續對輸出電壓的升壓操作，並且在定時T33，輸出電壓達到第一升高電壓Vcp1。在定時T33之後，半導體器件3輸出第一升高電壓Vcp1和第二升高電壓V1a和V1b。下面描述根據第三實施例的半導體器件3的布局面積。首先，圖18示出了圖解根據第三實施例的半導體器件3的對照示例的布局面積的示意圖。這個對照示例的半導體器件包括第二升壓電路和第三升壓電路以代替根據第三實施例的半導體器件3的電壓保持電路14a和14b。如圖18所示，在根據這個對照示例的半導體器件中，放置了布局面積小於升壓電路10(例如，第一升壓電路)的第二升壓電路和第三升壓電路。另一方面，圖19示出了圖解根據第三實施例的半導體器件3的布局面積的示意圖。如圖19所示，根據第三實施例的半導體器件3包括電壓保持電路14。在圖19中，圖18的第二升壓電路和第三升壓電路的布局面積被示出為由虛線包圍的區域，以作比較。電壓保持電路14a和14b可以放置在比第二升壓電路和第三升壓電路小的布局面積中。儘管第二升壓電路和第三升壓電路具有比第一升壓電路小的電流輸出能力和小的電容器電容，其仍然要求大量的電容器，這導致大的電路面積。另一方面，根據第三實施例的電壓保持電路14a和14b可以由一個電容器和一個開關構成，因此電路面積可以顯著小於第二升壓電路和第三升壓電路的電路面積。進一步地，如圖19所示，布局面積在半導體器件3中減小的量大於在根據第一實施例的半導體器件1中減小的量。具體說來，在根據第一至第三實施例的半導體器件中，隨著要產生的電壓的數量增加，布局面積減小的量變得更大。描述一個面積減小的示例。例如，電壓保持電路可以放置在第二升壓電路的面積的大約十分之一的面積中。在這種情況下，產生三個升高電壓的半導體器件的布局面積在對照示例中是3，而在根據第三實施例的半導體器件中是1.2。因此，根據第三實施例的半導體器件可以放在根據對照示例的半導體器件的面積的大約40%的面積中。進一步地，在產生五個升高電壓的情況下，根據對照示例的半導體器件和根據第三實施例的半導體器件的面積比是1.4/5，根據第三實施例的半導體器件可以放在根據對照示例的半導體器件的面積的大約28%的面積中。第四實施例在第四實施例中，描述了根據第三實施例的半導體器件3的電壓檢測電路52的另一個示例。圖20示出了根據第四實施例的電壓檢測電路521的方框圖。圖20所示的電壓檢測電路521使用一個比較器CMP521和檢測電壓控制電路53檢測升壓電路10的輸出電壓超過兩個保持電壓電平。如圖20所示，電壓檢測電路521包括比較器CMP521、參考電壓發生器VS、檢測電壓控制電路53、電阻器R51、R52、R54和R55、以及開關SW11和SW12。在電壓檢測電路521中，電阻器R51對應於第一電阻器，電阻器R52對應於第二電阻器，電阻器R54和R55以及開關SW11和SW12構成第三電阻器。電阻器R51和R52串聯連接在升壓節點和向其提供指定電壓的偏壓端子之間。在圖20的示例中...