一種基於概率計算的線性分組碼模擬解碼器設計方法
2023-09-18 15:37:05 1
一種基於概率計算的線性分組碼模擬解碼器設計方法
【專利摘要】本發明涉及一種基於概率計算的線性分組碼的模擬解碼器的設計方法，屬於信號處理【技術領域】，包括以下步驟：(1)由線性分組碼的H矩陣與因子圖的對應關係得到其因子圖；(2)通過等效門、概率異或門兩種門電路實現因子圖中節點的相應功能；(3)通過度數為3的概率門電路實現任意度數的概率門電路模塊；(4)特殊節點的實現；(5)根據因子圖中變量節點與校驗節點之間的連線關係，將步驟二到步驟四中介紹的相應等效門與概率異或門相連，實現模擬解碼器的結構。對比現有設計方法，本發明方法將模擬解碼器的器件(兩種門電路)與因子圖模型一一對應，設計流程清晰、搭建快捷，應用本發明方法所搭建的模擬解碼器可擴展性好，具有廣泛的適用性。
【專利說明】一種基於概率計算的線性分組碼模擬解碼器設計方法
【技術領域】
[0001] 本發明涉及一種模擬解碼器的設計方法，特別涉及一種基於概率計算的線性分組 碼的模擬解碼器的設計方法，屬於通信信號處理【技術領域】。
【背景技術】
[0002] 在數字通信系統中，為了保證傳輸信息的可靠性，通常會採用信道編碼技術，而線 性分組碼憑藉其結構簡潔、性能優越，已廣泛應用於現代數字通信系統中。低密度奇偶校驗 碼（LDPC,LowDensityParityCheckCode)是由RobertG.Gallager博士於 1963 年提出 的一類具有稀疏校驗矩陣的線性分組碼，由於其具有能夠逼近香農限的性能，因此成為應 用最廣泛的一類線性分組碼。
[0003] 置信傳播（簡稱BP算法），是一種基於圖模型的消息傳遞算法，該算法是目前 LDPC等線性分組碼的一種常用解碼算法。算法中迭代的過程即為消息在變量節點與校驗節 點之間傳遞的過程，其解碼方法可通過因子圖表述。
[0004] 在信道編解碼的各個實現環節中，解碼器的性能是能否充分發揮信道編碼性能的 關鍵因素之一。目前所採用的線性分組碼解碼器基本都是基於數字邏輯進行實現的。針對 目前應用最廣泛的LDPC碼，數字解碼晶片受到功耗、速率、散熱等問題制約，難以實現高性 能、低功耗的LDPC解碼器。
[0005] 2000 年Hans-AndreaLoeliger,FelixLustenberger,MarkusHelfenstein, FelixTarkoy("ProbabilityPropagationandDecodinginAnalogVLSI"）提出 "和積算法"可以通過模擬電路實現，模擬解碼器相比於數字解碼器有著更快的處理速度 和更低的功率消耗，這種優勢最多可以達到兩個數量級的水平。2002年MohammandM.和 NareshR.Shanbhag( "Low-PowerVLSIDecoderArchitecturesforLDPCCodes，'， ISLPED'02,August12-14, 2002,Monterey,California,USA.)提出傳統數字解碼器架構為 實現顯著的解碼效果需要以大量的功耗和資源的消耗為代價。2007年AbuBaker，Soumik Ghosh,AshokKumar,MagdyBayoumi,RaficAyoubi("DesignandRealizationofAnalog Phi-FunctionforLDPCDecoder"）針對數字解碼器在功耗、晶片面積存在的問題提出了 一種基於9函數的LDPC模擬解碼電路結構，通過仿真和搭建模型說明此種模擬電路在和數 字電路實現相同解碼功能的前提下，可減少10%以上的功耗，收斂時間可減少50%以上， 而電路面積也僅僅為數字解碼器晶片的40 %以下。
【發明內容】
[0006] 本發明的目的是為解決傳統數字解碼器在功耗、速率、散熱等方面的問題，並且針 對現有模擬解碼電路，提出一種電路器件與因子圖模型一一對應的結構最優模擬解碼器的 搭建方法。針對線性分組碼，提出一種通用的通過等效門和概率異或門兩種模塊搭建的模 擬解碼器結構及解碼器的設計方法。本發明搭建的模擬解碼器具有良好的可擴展性和廣泛 的適用性。
[0007] 本發明提出的模擬解碼器是通過兩種門電路：等效門和概率異或門電路來實現 的。在模擬電路中，信號的載體可分為電荷、電流和電壓三種，根據基爾霍夫電流定理，電流 信號的加法非常容易實現，即節點所有輸出電流等於所有輸入電流之和，而對於電壓和電 荷信號的加法實現相對較為困難。所以，本發明實現信號的載體為電流信號。令INPUTn(0) 和INPUTn(l)、0UTPUTn(0)和0UTPUTn(l)表示門電路的第n組輸入和輸出（n= 1，2, 3)。其 中INPUTn(0)和INPUTn⑴是第n組輸入電流，表示與第n個輸入對應的比特被判決為0或 者為1的概率；〇UTPUTn(0)和0UTPUTn(l)是第n組輸出電流，表示第n個輸出對應的比特 被判決為〇或者為1的概率。門電路的度數定義為其輸入輸出埠的"組"數，每組埠存 在2個輸入2個輸出。即，若門電路存在3組輸入輸出埠，則其度數為3。在以上定義下， 度數為3的等效門和概率異或門的功能如下：
[0008] 1、等效門
[0009] 如圖1所示，度數為3的等效門存在3組埠，每組埠存在2個輸入值和2個輸 出值，共計4個值，其中INPUTn(0)和INPUTn(l)表示埠的輸入電流大小，這2個電流的大 小分別代表輸入碼字為〇和為1的概率值大小（n= 1，2, 3,表示埠的序號）。
[0010] 度數為3的等效門存在兩種工作狀態：（1) 1組輸入端和2組輸出端，（2) 2組輸入 端和1組輸出端。兩種工作狀態的輸入輸出關係如下：
[0011] 對於工作狀態（1)中任意1組埠輸入，其餘2組埠輸出的情況，輸入輸出關係 為：輸出等於輸入。3組埠中任意1組埠作為輸入埠，其餘2組埠作為輸出埠， 度數為3的等效門計算關係可以表示為下面3種情況 ：
【權利要求】
1. 一種基於概率計算的線性分組碼模擬解碼器設計方法，其特徵在於：包括w下步 驟： 步驟一、由線性分組碼的H矩陣與因子圖的對應關係得到其因子圖；其對應關係如下： H矩陣的列與因子圖變量節點一一對應，矩陣的行與因子圖校驗節點一一對應，矩陣中 的權值1確定相應變量節點和校驗節點的連線關係； 步驟二、通過等效口、概率異或口兩種口電路實現因子圖中節點的相應功能；具體實現 方式如下： 對於因子圖中度數為n的信息位的變量節點，通過度數為n+2的等效口實現；對於因子 圖中度數為m的校驗位的變量節點，通過度數為m+1的等效口實現；對於因子圖中的校驗節 點，通過與其度數相同的概率異或口實現，其中m和n均為整數； 步驟H、通過度數為3的概率口電路實現任意度數的概率口電路模塊；所述概率口電 路是指等效口電路或概率異或口電路，具體實現方式如下： 對於度數n小於等於3的模塊，直接使用度數為3的概率口電路實現；對於度數n大於 3的模塊，可通過將n-2個度數為3的概率口電路的對應輸入與輸出埠 "兩兩相連"形成 一種"鏈式結構"實現； 步驟四、特殊節點的實現；具體實現方式如下： 對於因子圖中度數為1的校驗位的變量節點，省略實現其相應功能的等效口，將其輸 入直接連接到與其相連的概率異或口上； 步驟五，根據因子圖中變量節點與校驗節點之間的連線關係，將步驟二到步驟四中介 紹的相應等效口與概率異或口相連，實現模擬解碼器的結構。
2. 根據權利要求1所述的一種基於概率計算的線性分組碼模擬解碼器設計方法，其特 徵在於：所述等效口和概率異或口均存在3組埠，每組埠存在2個輸入值和2個輸出 值，其中2個輸入值表示埠的輸入電流大小，該2個電流的大小分別代表輸入碼字為0和 為1的概率值大小，2個輸出值表示埠的輸出電流大小，該2個電流的大小分別代表輸出 碼字為0和為1的概率值大小。
3. 根據權利要求1或2所述的一種基於概率計算的線性分組碼模擬解碼器設計方法， 其特徵在於；所述等效口存在兩種工作狀態；（1) 1組輸入端和2組輸出端，（2) 2組輸入端 和1組輸出端；兩種工作狀態的輸入輸出關係如下： (1) 1組輸入端和2組輸出端；輸入輸出關係為：輸出等於輸入； (2) 2組輸入端和1組輸出端；輸入輸出關係為；代表輸出為0的電流大小等於代表輸 入為0的2個電流大小的乘積後進行歸一化；代表輸出為1的電流值大小等於代表輸入為 1的兩個電流大小的乘積後進行歸一化。
4. 根據權利要求1或2所述的一種基於概率計算的線性分組碼模擬解碼器設計方法， 其特徵在於；所述概率異或口的輸入輸出關係為：任意1組埠輸出的代表碼字為0概率 大小的電流值等於另外2組埠輸入的代表碼字模二和為0概率大小的電流值；任意1組 埠輸出的代表碼字為1概率大小的電流值等於另外2組埠輸入的代表碼字模二和為1 概率大小的電流值。
【文檔編號】H03M13/11GK104467873SQ201410616440
【公開日】2015年3月25日 申請日期:2014年11月5日 優先權日:2014年11月5日
【發明者】鄭浩, 趙哲, 丁旭輝, 高原, 安建平, 卜祥元, 尹雪 申請人:北京理工大學