薄膜形成裝置製造方法
2023-09-19 02:32:55
薄膜形成裝置製造方法
【專利摘要】一種薄膜形成裝置在基板上形成鈍化膜，且包括：腔室，被導入包含鈍化膜的原料氣體的反應氣體；基板底板，配置於腔室內，且載置基板；電極，配置於腔室內，在基板底板上的與基板相對向的面形成著槽；以及交流電源，一邊使大於或等於40kHz且小於或等於450kHz的頻率的交流電力的供給以固定的周期停止，一邊將該交流電力供給至基板底板與電極之間，且在基板的上表面激發包含原料氣體的等離子體。
【專利說明】薄膜形成裝置
【技術領域】
[0001]本發明涉及一種激發等離子體(plasma)來進行成膜處理的薄膜形成裝置。
【背景技術】
[0002] 在半導體元件的製造工序中，因具有容易進行高精度的工藝(process)控制的優點，所以在成膜工序、刻蝕工序、灰化(ashing)工序等中使用等離子體處理裝置。例如，作為等離子體處理裝置，已知有等離子體化學氣相沉積(chemical vapor deposition, CVD)裝置。
[0003]等離子體CVD裝置中，利用高頻電力等將原料氣體等離子體化，並利用化學反應而在基板上形成薄膜。而且，為了提高成膜效率，而提出有利用了空心陰極(hollowcathode)放電的等離子體CVD裝置(例如，參照專利文獻I)。
[0004]先前技術文獻
[0005]專利文獻
[0006]專利文獻1:日本專利特開2004-296526號公報
【發明內容】
[0007][發明所要解決的課題]
[0008]結晶矽系太陽電池的防反射膜等鈍化膜中，一般使用折射率為1.9~2.4、膜厚為70nm~IOOnm左右的氮化娃膜等。在形成此種薄膜的情況下,關於等離子體CVD裝置的交流電源的頻率，如果使用小於或等於IMHz的低頻率，則結晶矽膜的表面及形成著結晶矽膜的基板的內部的鈍化效果提高，太陽電池的轉換效率提高。然而，如果使用小於或等於IMHz的低頻率，則成膜工藝時的等離子體密度降低，成膜效率降低。
[0009]另一方面，在使用空心陰極放電的等離子體CVD裝置中，使用大於或等於IMHz的頻率的交流電源。例如在形成薄膜電晶體(Thin Film Transistor, TFT)用的薄膜矽膜的情況下，即便使用大於或等於IMHz的頻率也不會特別地發生問題。然而，在對結晶矽系太陽電池的防反射膜進行成膜的情況下等，存在下述問題:如果使用大於或等於IMHz的頻率的交流電源，則結晶矽膜的表面及基板內部的鈍化效果下降，太陽電池的轉換效率降低。
[0010]鑑於所述問題，本發明的目的在於提供形成鈍化效果的下降得以抑制的薄膜且成膜效率高的薄膜形成裝置。
[0011][用於解決課題的手段]
[0012]根據本發明的一形態，提供一種在基板上形成鈍化膜的薄膜形成裝置，其包括:(a)腔室，被導入包含鈍化膜的原料氣體的反應氣體，(b)基板底板，配置於腔室內，且載置基板，(C)電極，配置於腔室內，在基板底板上的與基板相對向的面形成著槽，(d)交流電源，一邊使大於或等於40kHz且小於或等於450kHz的頻率的交流電力的供給以固定的周期停止，一邊將該交流電力供給至基板底板與電極之間，且在基板的上表面激發包含原料氣體的等離子體。[0013](發明的效果)
[0014]根據本發明，可提供形成鈍化效果的下降得以抑制的薄膜且成膜效率高的薄膜形成裝置。
【專利附圖】
【附圖說明】
[0015]圖1是表示本發明的實施方式的薄膜形成裝置的構成的示意圖。
[0016]圖2是表示形成在本發明的實施方式的薄膜形成裝置的電極的表面的槽的例子的示意圖。
[0017]圖3是表示所供給的電力的頻率與碰撞到基板表面的離子數的關係的曲線圖。
[0018]圖4是表示基板溫度與轉換效率的關係的曲線圖。
[0019]圖5是表示利用本發明的實施方式的薄膜形成裝置進行的薄膜形成與比較例的薄膜形成的比較的表格。
[0020]圖6是表示本發明的其他實施方式的薄膜形成裝置的構成的示意圖。
[0021]圖7是表示本發明 的其他實施方式的薄膜形成裝置的構成的示意圖。
【具體實施方式】
[0022]參照附圖，對本發明的實施方式進行說明。以下的附圖的記載中，對相同或類似的部分附上相同或類似的符號。其中，應留意附圖為示意性的圖。而且，以下所示的實施方式例示了用以將本發明的技術思想具體化的裝置或方法，本發明的實施方式中，構成零件的結構、配置等並不特定為下述內容。本發明的實施方式可在權利要求中添加各種變更。
[0023]本發明的實施方式的薄膜形成裝置10是在基板100上形成鈍化膜110的薄膜形成裝置。如圖1所示，薄膜形成裝置10包括:腔室11，被導入包含鈍化膜110的原料氣體的反應氣體120 ;基板底板12，配置於腔室11內，且載置基板100 ;電極13，配置於腔室11內，在基板底板12上的與基板100相對向的面上，配置著供反應氣體120通過的多個噴出孔131的開口部及形成於該開口部的周圍的槽132 ;以及交流電源14，一邊使大於或等於50kHz且小於或等於450kHz的頻率的交流電力的供給以固定的周期停止，一邊將該交流電力供給至基板底板12與電極13之間，且在基板100的上表面激發包含原料氣體的等離子體。
[0024]反應氣體120由氣體供給機構15而導入至腔室11內。而且，利用氣體排出機構16對腔室11內進行減壓。在將腔室11內的反應氣體的壓力調整為規定的氣壓後，經由匹配盒(matching box)141,通過交流電源14將規定的交流電力供給至所設置的基板底板12與電極13之間。由此，腔室11內的包含原料氣體的反應氣體120被等離子體化。通過將基板100暴露於所形成的等離子體中，而在基板100的露出的表面形成所期望的薄膜。
[0025]如圖1所示，在電極13的與基板100相對向的表面配置著噴出孔131的開口部與槽132，電極13作為產生空心陰極放電的空心陰極電極而發揮功能。也就是，在形成於電極13的表面的槽132中，由空心陰極效應引發電子的封入，以從槽132供給的形態而穩定地生成高密度等離子體。結果，原料氣體被高效地分解，從而高速、大面積且均一地在基板100上形成鈍化膜110。
[0026]圖2表示如下例子:在電極13的與基板100相對向的面130上，沿著一行噴出孔131的排列方向而在噴出孔131的周圍連續地形成槽132。只要配置於噴出孔131的開口部的周圍，則槽132的布局(layout)中可採用各種構成。例如，還能夠以在格子的交點處配置噴出孔131的開口部的方式,格子狀地形成槽132。
[0027]通常，在利用空心陰極放電來激發等離子體的情況下，供給至電極間的交流電力的頻率為大於或等於IMHz。因此，在使用50kHz~450kHz的頻率的交流電力的薄膜形成裝置10中，為了在腔室11內穩定地形成等離子體，而以固定的周期使交流電力的供給停止。
[0028]也就是，交流電源14脈衝控制對基板底板12與電極13之間的交流電力的供給，並周期性地接通/斷開交流電力的供給。例如，將供給交流電力的接通時間設為600微秒，停止交流電力的供給的斷開時間設為50微秒，且以接通時間與斷開時間交替重複的方式，對基板底板12與電極13之間供給交流電力。另外，將接通時間設定為300微秒~1500微秒左右，斷開時間設定為25微秒~50微秒左右。如果將斷開時間設定得過長,則功率效率降低，因此最長的斷開時間優選設定為50微秒左右。通常，在交流電力的頻率為大於或等於IMHz的情況下，無須斷開交流電力的供給。
[0029]薄膜形成裝置10中將供給至基板底板12與電極13之間的交流電力的頻率設為50kHz~450kHz，是為了在腔室11內形成有等離子體的狀態下使碰撞到基板100的離子的數量增多。由此，如以下所述的那樣，可增大基板100的表面及內部的鈍化效果，並提高結晶矽系太陽電池的轉換效率等。
[0030]例如多晶矽基板被用於結晶矽系太陽電池的基板中。多晶矽基板中，多晶矽的晶界成為缺陷。該缺陷由載體而補足，從而轉換效率降低。然而，通過使氫(H)離子等與基板100發生碰撞,而可利用H離子使多晶娃內結晶的懸空鍵(dangling bond)終止。由此，由缺陷引起的載體的補足減少， 從而鈍化效果增大。結果，結晶矽系太陽電池的轉換效率提高。
[0031]圖3所示的曲線圖表示供給至電極間的電力的頻率與碰撞到基板表面的離子數的關係(明久松田等，「電源頻率對⑶非晶娃特性的影響(Influence of Power-SourceFrequency on the Properties of GD a_S1:H)，，，應用物理學日本期刊(Japanese Journalof Applied Physics)，Vol.23，N0.8，1984 年 8 月，L568-L569)。如圖 3 所示，在頻率為IOkHz~500kHz的情況下碰撞到基板的離子數多，而在頻率為大於或等於IMHz的情況下碰撞到基板的離子數少。
[0032]因此，通過將供給至基板底板12與電極13之間的交流電力的頻率設為IOkHz~500kHz，相比於頻率為大於或等於IMHz的情況，可使大量離子碰撞到基板100。如已說明的那樣，通過使H離子等碰撞到基板100，而可增大基板100的表面及內部的鈍化效果。另外，更確實來說，優選將交流電力的頻率設為50kHz~450kHz。
[0033]如所述那樣，根據薄膜形成裝置10，通過將交流電源14供給的交流電力的頻率設為50kHz~450kHz，而基板100的表面及內部的鈍化效果增大。也就是，根據薄膜形成裝置10，可形成鈍化效果高的薄膜。由此，可提高例如太陽電池的轉換效率。
[0034]以下，考慮如下情況:利用圖1所示的薄膜形成裝置10來形成結晶矽系太陽電池的防反射膜。也就是，基板100為結晶矽系太陽電池基板，鈍化膜110為防反射膜。此時，基板100中，可採用在P型矽基板上形成著表面擴散濃度為I X IO18~I X IO22的η型半導體層的基板，或者可採用在η型矽基板上形成著表面擴散濃度為I X IO18~I X IO22的P型半導體層的基板等。而且，鈍化膜110為折射率為1.3~3.0、膜厚為50nm~150nm左右的氮化娃(SiN)膜等。[0035]為了在基板100上形成例如包含SiN膜的鈍化膜110，原料氣體中採用單矽烷(monosilane)、氨(ammonia)等,且作為載體氣體,採用氮(N)、氫(H)、IS (Ar)、氦(He)等。
[0036]槽132的寬度設定為5mm~10mm。在利用空心陰極放電的情況下,形成於高頻電極的表面的槽的寬度通常為1mm~4_左右。薄膜形成裝置10中，通過擴大槽132的寬度，而可穩定地形成等離子體。然而，如果寬度過大，則等離子體的狀態容易變得不穩定，因而優選槽132的槽不超過10_。另外，噴出孔131的開口部的直徑雖然還依存於形成在電極13的噴出孔131的數量，但一般而言為小於或等於1_。
[0037]通常，在利用空心陰極放電的情況下，反應氣體的壓力為大於或等於500Pa。然而，薄膜形成裝置10中，為了在腔室11內穩定地形成等離子體，而優選將包含原料氣體與載體氣體的反應氣體120的壓力設定得低至50Pa~IOOPa左右。
[0038]而且，在腔室11內等離子體被激發的狀態下，就實現高太陽電池轉換效率(以下簡稱作「轉換效率」)這一點而言，優選將基板100設定為250°C~550°C。如圖4表示基板溫度與轉換效率的關係那樣，基板溫度為300°C~450°C時，獲得15.6%~16%以上的高轉換效率。
[0039]圖1所示的薄膜形成裝置10中，利用內置於基板底板12的加熱器17，可任意地設定基板100的溫度。如所述那樣，通過將基板100的溫度設定為300°C~450°C，而獲得高轉換效率。此外，更優選將基板100的溫度設為400°C~450°C。
[0040]以下，圖5表示如下例子:分別使用圖1所示的薄膜形成裝置10與比較例的薄膜形成裝置，來形成鈍化膜110作為結晶矽系太陽電池的防反射膜。此處，薄膜形成裝置10的交流電力的頻率為250kHz。比較例I中，交流電力的頻率為250kHz，不使用空心陰極電極而使用平行板電極(parallel-plate electrode)。比較例2中，使用空心陰極電極,交流電力的頻率為213.56MHz。另外，所製作的結晶矽系太陽電池為在多晶矽基板上形成膜厚80nm的SiN膜的結構。
[0041]如圖5所示，就薄膜形成裝置10與交流電力的頻率為250kHz的比較例I而言，太陽電池轉換效率相同。然而，比較例I的成膜速率為28nm/分鐘，與此相對，使用了空心陰極電極的薄膜形成裝置10的成膜速率為ISOnm/分鐘，薄膜形成裝置10的成膜效率非常高。
[0042]而且，就薄膜形成裝置10與使用了空心陰極電極的比較例2而言，成膜速率相等。然而，交流電力的頻率為13.56MHz的比較例2的太陽電池轉換效率為16.3%，與此相對，薄膜形成裝置10的太陽電池轉換效率為16.5%，要大於比較例2。也就是，交流電力的頻率高的比較例2中鈍化效果的下降大，從而轉換效率降低。另一方面，薄膜形成裝置10中，與比較例2相比，鈍化效果的下降得到抑制，從而獲得高轉換效率。
[0043]因此，薄膜形成裝置10中，通過供給低頻率的交流電極而獲得高太陽電池轉換效率，且通過使用空心陰極電極而實現高成膜效率。
[0044]如以上所說明的那樣，本發明的實施方式的薄膜形成裝置10中，使用頻率為50kHz~450kHz的交流電力，而可實現利用了空心陰極放電的成膜。結果，可提供形成鈍化效果的下降得以抑制的薄膜且成膜效率高的薄膜形成裝置10。
[0045]已如所述那樣，由實施方式記載了本發明，但應理解為成為該公開內容的一部分的論述及附圖並不限定本發明。根據該公開內容，對於本領域技術人員而言，應易知各種代替實施方式、實施例及運用技術。
[0046]圖1中表示了如下例子:反應氣體120通過電極13的內部，並且反應氣體120從形成於電極13的表面的噴出孔131的開口部向腔室11內噴出。然而，在電極13並非為如所述那樣的噴淋板(shower plate)型電極的情況下,也可使用本發明。
[0047]例如，如圖6所示，也可使反應氣體120不通過電極13的內部，而使反應氣體120從氣體供給機構15直接向腔室11內導入。圖6所示的薄膜形成裝置10中，表面形成著槽132的電極13也作為空心陰極電極而發揮功能。也就是，在形成於電極13的表面的槽132中，由空心陰極效應而引發電子的封入，從而穩定地生成高密度等離子體。結果，原料氣體被高效地分解，高速、大面積且均一地在基板100上形成鈍化膜110。另外，與圖1所示的薄膜形成裝置10同樣地，在圖6所示的薄膜形成裝置10中，槽132的布局中也可採用各種構成。也就是，槽132既可格子狀地形成，也可條紋狀地形成。
[0048]而且，如圖7所示，本發明也可適用於存在多個配置有基板100的位置的薄膜形成裝置10。圖7所示的例子中，基板底板12及電極13形成具有相互沿紙面分別朝上下方向延伸的多個齒部分的梳形形狀，基板底板12與電極13的梳的齒部分交叉指狀地配置著。基板100分別搭載於基板底板12的與電極13相對向的多個齒部分。
[0049]而且，從氣體供給機構15向垂直地配置著多個基板100的圖7的腔室11內導入反應氣體120。在電極13的齒部分的表面形成著槽132，電極13作為空心陰極電極而發揮功能。在圖7所示的例子中，槽132貫通電極13的齒部分而形成。根據圖7所示的薄膜形成裝置10，可同時在多個基板100上形成鈍化膜。
[0050]這樣，本發明當然包含此處未記載的各種實施方式等。因此，本發明的技術範圍根據所述說明而僅由合理的權利要求的發明特定事項來規定。
[0051]產業上的可利用`性
[0052]本發明的薄膜形成裝置可用於形成鈍化效果的下降得以抑制的薄膜的用途中。
【權利要求】
1.一種薄膜形成裝置，在基板上形成鈍化膜，其特徵在於包括: 腔室，被導入包含所述鈍化膜的原料氣體的反應氣體； 基板底板，配置於所述腔室內，且載置所述基板； 電極，配置於所述腔室內，在所述基板底板上的與所述基板相對向的面形成著槽；以及交流電源，一邊使大於或等於50kHz且小於或等於450kHz的頻率的交流電力的供給以固定的周期停 止，一邊將所述交流電力供給至所述基板底板與所述電極之間，且在所述基板的上表面激發包含所述原料氣體的等離子體。
2.根據權利要求1所述的薄膜形成裝置，其特徵在於: 在形成於所述電極的所述槽的底部，形成著供所述反應氣體通過的多個噴出孔的開口部。
3.根據權利要求1所述的薄膜形成裝置，其特徵在於: 所述交流電力的供給停止的時間為大於或等於25微秒且小於或等於50微秒。
4.根據權利要求1所述的薄膜形成裝置，其特徵在於: 所述槽的寬度為大於或等於5mm且小於或等於10mm。
5.根據權利要求1所述的薄膜形成裝置，其特徵在於: 還包括加熱裝置，所述加熱裝置在所述等離子體被激發的狀態下，將所述基板設定為大於或等於300°C且小於或等於450°C。
6.根據權利要求1所述的薄膜形成裝置，其特徵在於: 所述腔室內的所述反應氣體的壓力設定為大於或等於50Pa且小於或等於lOOPa。
7.根據權利要求1所述的薄膜形成裝置，其特徵在於: 所述基板為結晶矽系太陽電池基板。
8.根據權利要求7所述的薄膜形成裝置，其特徵在於: 形成於所述基板上的所述鈍化膜為結晶矽系太陽電池的防反射膜。
9.根據權利要求1所述的薄膜形成裝置，其特徵在於: 形成於所述基板上的所述鈍化膜的成膜速度為大於或等於ISOnm/分鐘。
【文檔編號】C23C16/455GK103534383SQ201180069697
【公開日】2014年1月22日 申請日期:2011年9月22日 優先權日:2011年5月20日
【發明者】三科健, 猿渡哲也, 今井大輔 申請人:株式會社島津製作所