製造半導體器件的溝槽隔離的方法
2023-09-10 19:59:15 1
專利名稱：製造半導體器件的溝槽隔離的方法
技術領域：
本發明涉及製造半導體器件的方法，更具體地涉及使用高密度等離子體化學氣相沉積裝置製造溝槽隔離結構的方法。
背景技術：
作為提供高集成半導體器件中的器件隔離的一類技術，淺溝槽隔離(在下文中，稱為『STI』)製造方法被廣泛地應用。在STI工藝中，為了避免缺陷的出現和使器件特性穩定，在STI溝槽的側壁和底表面依次形成氧化膜襯裡和氮化膜襯裡，然後用高密度等離子體(在下文中，簡稱為『HDP』)氧化膜填充溝槽，從而形成STI結構。
然而，隨著對於更高集成度的持續壓力，由於半導體器件的設計規則減小，STI結構的縱橫比增加，和STI溝槽的間隙的寬度減小。因此增加了不產生空隙地填充STI溝槽內部的間隙的能力的重要性。
為了保證極好的間隙填充屬性，在HDP工藝中可以使用增加偏置功率(bias power)的方法。然而，當偏置功率增加時，STI溝槽側壁和底部的氧化膜12和襯裡13更可能從襯底10分離，如圖1的TEM(透射電子顯微鏡)照片所示。進一步，如圖2的SEM(掃描電子顯微鏡)照片所示，在HDP氧化膜14裡可能出現多個氣泡缺陷16。
為了阻止上述的分離現象和氣泡缺陷，已經提出了一種方法，在該方法中在氮化物襯裡上另外形成中溫(medium-temperature)氧化襯裡。然而，在此情況下，由於另外的中溫氧化襯裡具有大約50到300的厚度，所以進一步減小了間隙，這引起在間隙填充餘量的劇烈減小。進一步，需要額外的化學氣相沉積(在下文中，簡稱為『CVD』)工藝，其能複雜化並加長器件製造時間。
發明內容
本發明的實施例涉及以縮小與上述傳統方法相關的局限的方式製造半導體器件的溝槽隔離結構的方法。
在一方面，本發明涉及製造半導體器件的溝槽隔離結構的方法，該方法包括在高密度等離子體(HDP)化學氣相沉積裝置內加載其中形成了溝槽的襯底；第一次加熱襯底；施加第一偏置功率到裝置以在溝槽的側壁和底表面上形成HDP氧化襯裡，在HDP氧化襯墊形成之後在溝槽內仍有間隙；去除第一偏置功率的施加並第二次加熱襯底；施加比第一偏置功率大的功率水平的第二偏置功率到襯底以形成HDP氧化膜來填充溝槽內的間隙；從裝置上卸載襯底。
在一個實施例中，第一次加熱，將襯底加熱到大約300到400℃範圍內的溫度。
在另一個實施例中，在HDP氧化襯裡的形成中，將襯底加熱到大約300到450℃範圍內的溫度。
在另一個實施例中，第一偏置功率在大約500到2000W的範圍內。
在另一個實施例中，在對應於形成HDP氧化膜的時間段的大約1/200到1/10的量的時間段範圍內的時間段內執行HDP氧化襯裡的形成。
在另一個實施例中，從大約1到5秒的時間段範圍執行HDP氧化襯裡的形成。
在另一個實施例中，在HDP氧化襯裡的形成中，使用He氣作為濺射氣體。
在另一個實施例中，在第二加熱中，將襯底加熱到大約400到600℃範圍內的溫度。
在另一個實施例中，從大約50到150秒的時間段範圍執行第二加熱。
在另一個實施例中，在HDP氧化膜的形成中，襯底是在從大約600到800℃範圍的溫度。
在另一個實施例中，第二偏置功率在大約3000到6000W的範圍內。
在另一個實施例中，從大約50到200秒的時間段範圍執行HDP氧化膜的形成。
在另一個實施例中，在HDP氧化膜的形成中，使用H2氣作為濺射氣體。
在另一個實施例中，在溝槽的側壁和底表面上依次形成氧化膜和氮化物襯裡。
在另一方面，本發明涉及製造半導體器件的溝槽隔離結構的方法，包括在高密度等離子體(HDP)化學氣相沉積裝置內加載其中形成有溝槽的襯底；第一次加熱襯底；在溝槽的側壁和底表面上形成He HDP氧化襯裡，在HeHDP氧化襯裡的形成之後在溝槽內仍有間隙；第二次加熱襯底；形成H2 HDP氧化膜來填充溝槽內的間隙；從裝置上卸載襯底。
在一個實施例中，在He HDP氧化襯裡的形成中，施加第一偏置功率，在H2 HDP氧化膜的形成中，施加比第一偏置功率高的功率水平的第二偏置功率。
在另一個實施例中，第一偏置功率在大約500到2000W的範圍內。
在另一個實施例中，第二偏置功率在大約3000到6000W的範圍內。
在另一個實施例中，在第一次加熱中，將襯底加熱到大約300到400℃範圍內的溫度。
在另一個實施例中，在He HDP氧化襯裡的形成中，襯底是在大約300到450℃範圍內的溫度。
在另一個實施例中，形成He HDP氧化襯裡的所需時間為形成H2 HDP氧化膜所需時間的約1/200到1/10的範圍。
在另一個實施例中，從大約1到5秒的時間段範圍執行He HDP氧化襯裡的形成。
在另一個實施例中，在第二次加熱中，將襯底加熱到從大約400到600℃範圍內的溫度。
在另一個實施例中，從大約50到150秒的時間段範圍執行第二次加熱。
在另一個實施例中，在H2 HDP氧化膜的形成中，襯底的溫度是在從大約600到800℃範圍。
在另一個實施例中，從大約50到200秒的時間段範圍執行H2 HDP氧化膜的形成。
在另一個實施例中，在溝槽的側壁和底表面上依次形成氧化膜和氮化物襯裡。
參照附圖通過詳細描述優選實施例，本發明的上述和其他的特性和優點可以變得更明顯圖1是根據傳統技術的方法製造的STI結構的截面的TEM相片；
圖2是根據傳統技術的方法製造的STI結構是上表面的SEM相片；圖3是說明在根據本發明的實施例製造STI結構的方法的工藝步驟中直到形成襯裡的步驟的橫斷面圖；圖4是說明在根據本發明的實施例製造STI結構的方法的工藝步驟中直到形成襯裡的步驟的橫斷面圖；圖5是說明在根據本發明的實施例製造STI結構的方法的工藝步驟中直到形成襯裡的步驟的橫斷面圖；圖6是說明在根據本發明的實施例製造STI結構的方法的工藝步驟中直到形成襯裡的步驟的橫斷面圖；圖7是用來間隙填充的高密度等離子體化學氣體沉積(HDP CVD)裝置的示意橫斷面圖；圖8是顯示了在間隙填充工藝的各個步驟上時間和溫度間關係的示意圖；圖9是完成間隙填充後的橫斷面圖；圖10是顯示完成間隙填充後完成STI結構的工藝的橫斷面圖；圖11A是顯示根據本發明的每個示例製造HDP氧化膜的表面形態的SEM相片；圖11B是顯示根據本發明的每個示例製造HDP氧化膜的表面形態的SEM相片；和圖11C是顯示根據比較的示例製造HDP氧化膜的表面形態的SEM相片。
具體實施例方式
參考對優選實施例和附圖的下面的詳細描述，更容易理解本發明的優點和特徵以及實現方法。然而，本發明可以以許多不同的形式實現，不應解釋為限於在此提出的實施例。而是提出這些實施例以使公開徹底和完全。在某些實施例中，略去了已知工藝步驟、部件結構和技術的詳細描述，因為它們會使本發明的主題模糊。在整個描述中相似的參考標號指代相似的部件。
這裡使用的術語只為了描述具體實施例的目的，並不旨在限制本發明。應該理解的是用在說明書中的術語「包括」和/或「包含」是解釋陳述的特性、步驟、工作，和/或部件的存在，不是排除一個或多個其它的特性、步驟、工作，和/或部件的存在或者增加。
現在參照圖3到10描述根據本發明的實施例製造半導體器件的淺溝槽隔離(在下文中，稱為『STI』)結構的方法。在製造方法的描述中，給出本領域技術人員廣泛熟知的工藝步驟的示意圖描述，這樣以清楚地描述本發明的實施例的主題。
圖3到6是說明在間隙填充工藝步驟前直到形成襯裡步驟的工藝步驟。
首先，參照圖3，在例如矽襯底的集成電路襯底100上依次形成墊氧化膜104和硬掩膜氮化膜108。接下來，將有機抗反射塗敷(在下文中，簡稱為『ARC』)層(未顯示)和光刻膠層112塗在氮化膜108上。形成墊氧化膜104是為了減小襯底100和氮化膜108之間的應力。墊氧化膜104具有大約20到200的厚度。氮化膜108在蝕刻以形成STI區時用作硬掩膜。通過沉積厚度在500到2000的氮化矽膜形成氮化膜108。例如，作為沉積方法，可以使用CVD(化學氣相沉積)、SACVD(副大氣CVD)、LPCVD(低壓CVD)，或者PECVD(等離子體增強CVD)。
參照圖4，形成光刻膠圖形112a以限定有源區。然後，通過幹蝕刻方法用光刻膠圖形112a作為掩膜蝕刻氮化膜108和墊氧化膜104，從而形成具有氮化膜圖形108a和墊氧化膜圖形104a的溝槽掩膜110a。當蝕刻氮化膜108時，使用碳氟氣體。例如，使用CxFy基或者CaHbFc基氣體，比如CF4、CHF3、C2F6、CH2F2、CH3F、CH4、C2H2，或者C4F6，或者這些氣體的混合氣體。同時，使用Ar氣作為環境氣體。
參照圖5，在去除光刻膠圖形112a後，用溝槽掩膜110a作為蝕刻掩膜通過各向異性蝕刻方法蝕刻暴露襯底100，從而形成STI結構的溝槽116來限定其間的器件有源區。用一般的方法去除光刻膠圖形112a，例如，在用氧等離子體進行灰化後的有機剝離。為了高集成度的目的，可以將STI結構的溝槽116形成為具有0.2μm或更少的厚度。此時，將STI結構的溝槽116製成足夠深度以提供足夠的器件隔離。
參照圖6，在STI的溝槽116的側壁和底部形成氧化膜120。形成氧化膜120是為了消除在形成STI的溝槽116的幹蝕刻工藝過程中產生的缺陷和損傷以及圓化STI的溝槽116的角，從而防止應力集中在角上。氧化膜120可以用例如熱生長氧化膜、CVD氧化膜，或者ALD(原子層沉積)氧化膜製成。可以將氧化膜120製成大約50到300的厚度。
在氧化膜120上沿溝槽116的側壁形成氮化物襯裡130。氮化物襯裡130可以用例如氮化膜或者氮氧化膜形成。氮化物襯裡130用來吸收由襯底100和隨後被填充進STI結構的溝槽116的HDP氧化物膜之間在熱膨脹係數的不同而產生的應力，並且阻止在有源區產生的缺陷擴散到STI結構的內部區。進一步，氮化物襯裡130用來在隨後的熱處理工藝或氧化工藝過程中阻止由於氧穿過STI擴散到有源區的半導體襯底的內部而導致的與STI接觸的半導體襯底被氧化。此外，氮化物襯裡130形成來阻止注入到有源區中的離子朝STI的方向擴散。氮化物襯裡130可以製成例如大約50到300的厚度。
在圖6中，描述了氧化膜120和氮化物襯裡130都形成的情況。然而，在某些情況下只形成氧化膜120。
接下來，執行填充STI溝槽內部的間隙填充工藝。根據本發明的實施例的間隙填充工藝可以通過施加高偏置功率形成HDP氧化膜以填充間隙，從而保證極好的間隙填充屬性。進一步，以減輕或防止在側壁上的氧化膜120和襯裡130之間的分離的方式，以及以進一步減輕或者防止在HDP氧化膜裡形成氣泡缺陷的方式執行該工藝。此外，在某些上面概述的傳統方法中所要求的額外CVD工藝並不是必須的。
具體地，通過使用例如圖7示出的一類HDP CVD裝置執行根據本發明實施例的間隙填充工藝，其依賴於圖8顯示的時間和溫度的關係。從而形成如圖9顯示的橫斷面形狀的間隙填充氧化膜。
參照圖7，HDP CVD裝置200包括具有上腔室210和下腔室220的腔室230。上腔室210和下腔室220相結合以形成封閉空間。上腔室以半球狀形成，並具有半球形的上電極240，在上電極240上提供多個射頻(RF)線圈245。將來自第一RF功率發生器280的低頻RF功率施加到RF線圈245。下腔室220具有其上放置半導體襯底100的靜電卡盤250。將來自第二RF功率發生器290的作為偏置功率的高頻RF功率施加到靜電卡盤250。在腔室內部沿著靜電卡盤250的周圍以規則的間隔提供側氣體發射器260。在形成多噴嘴的上腔室210中，提供可旋轉上氣體發射器270。可以採用對氣體發射器260的結構、形狀、安裝位置的各種不同的修改。
圖8是描繪在間隙填充工藝的不同步驟上時間和溫度間關係的示意圖。參照圖8，間隙填充工藝包括第一加熱步驟(S1)，HDP氧化襯裡形成步驟(S2)，第二加熱步驟(S3)，和間隙填充HDP氧化膜形成步驟(S4)。在加熱步驟(S1和S3)時，由僅施加低頻RF功率到圖7顯示的HDP CVD裝置時產生的高密度等離子體(HDP)和施加的RF功率增加襯底的溫度。在加熱步驟中，不執行沉積。另一方面，在HDP氧化襯裡形成步驟(S2)和HDP氧化膜形成步驟(S4)中，通過施加低頻RF功率和高密度偏置RF功率到裝置同時將沉積氣體提供進裝置來執行沉積。
現在參照圖7到9具體描述各個步驟。
首先，將其上形成了墊氧化膜圖形104a、氮化膜圖形108a、氧化膜120，和氮化物襯裡130的襯底100加載到HDP CVD裝置200的靜電卡盤250上之後，執行第一加熱步驟(S1)。
具體地，將來自第一RF功率發生器280的大約3000到6000W的RF功率施加到RF線圈245大約20到50秒，同時通過操作連接到排氣管(未顯示)的真空泵(未顯示)保持腔室230內的壓強大約在5到50mTorr的低壓。然後，通過氣體注入器260和270提供比如Ar氣或He氣的惰性氣體。結果，在腔室230內產生HDP，並且通過產生的HDP和施加的RF功率襯底100的溫度增加到大約300至400℃以達到第一溫度。如果必要，為了除去氣體注入器260和270的入口處的雜質可以進一步提供O2。
接下來，執行HDP氧化襯裡形成步驟(S2)。
具體地，將來自第一RF功率發生器280的大約3000到9000W的RF功率施加到RF線圈245並且將來自第二RF功率發生器290的大約500到2000W的偏置RF功率施加到靜電卡盤250持續大約1到5秒的短時間，同時保持腔室內的壓強在相同的水平。進一步，通過氣體注入器260和270提供沉積氣體(矽源氣體和氧化氣體)和濺射氣體。分別地用SiH4氣體、O2氣和He氣作為矽源氣體、氧化氣體和濺射氣體使用。腔室230裡產生的HDP將一些提供的沉積氣體、濺射氣體離子化。另一方面，將被施加到靜電卡盤250的偏置RF功率離子化的沉積氣體和濺射氣體加速到襯底表面。沉積氣體的加速離子形成氧化矽膜，然後由He氣的加速離子在沉積的氧化矽膜上執行濺射。結果，在氮化物襯裡130上形成薄膜HDP氧化襯裡(參見圖9的參考標號140)。
通過施加比在HDP氧化膜形成步驟(S4)用來間隙填充的大約3000到6000W的第二偏置功率低的大約500到2000W的第一偏置功率形成HDP氧化襯裡140。因此，可以減小由於加速離子的碰撞所產生的缺陷的數量和缺陷大小。
進一步，由於偏置功率低，所以可以減輕或者消除低氧化膜120和氮化物襯裡130從襯底100的分離的發生。
HDP氧化襯裡可以由H2或He HDP氧化襯裡形成。
另一方面，因為通過施加相對低的偏置功率和相對低的RF功率形成HDP氧化襯裡140，所以沒有呈現出足夠的間隙填充屬性。因此，在必要的時間內執行HDP氧化襯裡形成步驟(S2)以保證足夠厚度實現作為薄膜的功能，例如1到5秒，該時間對應於HDP氧化膜形成步驟(S4)需要的用於基本填充間隙的時間的大約1/200到1/10的時間量。
通過施加的RF功率和偏置RF功率，襯底的溫度可以基本上等於第一溫度或者增加到比第一溫度稍高的第二溫度，例如300到450℃。
接下來，執行第二加熱步驟(S3)。
具體地，將來自第一RF功率產生器280的大約3000到7000W的RF功率施加到RF線圈245大約50到150秒，同時保持腔室230內的壓強在相同的水平。在開始第二加熱步驟(S3)時，關閉施加到靜電卡盤250的偏置RF功率，停止通過氣體注入器260和270的沉積氣體(矽源氣體和氧化氣體)的供給。然後，通過氣體注入器260和270供給比如Ar氣或He氣的惰性氣體。與第一加熱步驟(S1)相似，如果必要可以進一步供給O2氣。
因此通過腔室230內之前產生的HDP、新產生的HDP，和施加的RF功率可以將襯底100的溫度增加到大約400到600℃的第三溫度。
由於關閉偏置RF功率，在第二加熱步驟(S3)過程中，不執行HDP氧化膜的真正沉積。進一步，除去被HDP氧化襯裡140不期望捕獲的離子，從而有效修補氧化膜120、氮化物襯裡130和HDP氧化襯裡140的缺陷。
為了減少缺陷，優選在第二加熱步驟(S3)的溫度，也就是第三溫度，比第二溫度高，但是接近隨後的HDP氧化膜形成步驟(S4)的溫度。
接下來，執行用於基本填充間隙的HDP氧化膜形成步驟(S4)。
具體地，將來自第一RF功率產生器280的大約3000到9000W的RF功率施加到RF線圈245以及將來自第二RF功率產生器290的大約3000到6000W的RF功率施加到靜電卡盤250大約50到200秒，同時保持腔室230內的壓強在與上述步驟(S1、S2和S3)相同的水平或例如5到20mTorr的較低的水平。然後，通過氣體注入器260和270供給沉積氣體(矽源氣體和氧化氣體)和濺射氣體。分別地用SiH4氣、O2氣和H2氣作為矽源氣體、氧化氣體和濺射氣體。當在該工藝情況下執行HDP氧化膜形成步驟(S4)時，可以將襯底100的溫度增加到大約600到800℃。
H2氣可以形成具有極好間隙填充屬性的HDP氧化膜，但是要求相對高的偏置功率。進一步，He氣需要低的偏置功率，但是與H2氣相比獲得較差的間隙填充屬性。因此，可以分別通過用He HDP氧化襯裡和H2HDP氧化膜形成HDP氧化襯裡140和HDP氧化膜150優化形成的襯裡和間隙填充屬性。
與HDP氧化襯裡140形成步驟(S2)相似，通過腔室230內產生的HDP將一些沉積氣體和濺射氣體離子化，將被施加到靜電卡盤250的偏置RF功率離子化的沉積氣體和濺射氣體加速到襯底表面。沉積氣體的加速離子形成了氧化矽膜，並且由H2的加速離子在沉積的矽氧化膜上執行濺射。由於以如圖9所示的方式執行濺射，所以在HDP氧化襯裡140上形成填充間隙的HDP氧化膜150。HDP氧化膜150具有緻密的膜質量和極好的間隙填充屬性。進一步，HDP氧化膜150的頂表面的輪廓基本如圖9所示。
在圖9中，HDP氧化襯裡140和HDP氧化膜150的界線用虛線表示。這是因為襯裡140和氧化膜150是依次用相同的材料形成，結果不容易在視覺上識別它們之間的界線。
由於HDP氧化襯裡140已經形成，因此即使在後來形成HDP氧化膜150時施加高偏置功率，氧化膜120和氮化膜130也不會與襯底100分離。因此，在HDP氧化膜形成步驟(S4)過程中，可以施加大約3000到6000W的高偏置功率。因此，可以形成HDP氧化膜150以完全填充STI溝槽116，而不會在得到的膜內出現空隙。
此外，通過施加低偏置功率形成HDP氧化襯裡140，然後通過加熱步驟修補在其上產生的任何缺陷。HDP氧化膜150在存在做為緩衝層的HDP氧化襯裡140時形成。因此，在得到的HDP氧化膜150內不會產生氣泡缺陷。
在包括HDP氧化襯裡140和HDP氧化膜150的間隙填充膜160形成後，從HDP CVD裝置200卸載襯底100，然後完成間隙填充工藝。
最後，如圖10所示，完成STI結構170的形成。參照圖10，首先，在與溝槽掩膜110a的頂表面基本相同的水平，平坦化間隙填充膜160。例如使用CMP(化學機械拋光)工藝或回蝕刻工藝進行平坦化。在平坦化工藝中，可以將氮化圖形108a作為平坦化停止層使用。例如，當使用CMP工藝平坦化HDP氧化膜150時，氮化圖形108a作為CMP停止層。作為在CMP工藝中使用的漿料，首選能有選擇地蝕刻比氮化膜圖形108a更快地蝕刻HDP氧化膜150的材料。因此，可以使用包含二氧化鈰基磨料的漿料。
接下來，去除溝槽掩膜110a(見圖4)，接著完成STI結構。通過施加磷酸去除溝槽110a的氮化膜圖形108a，並通過施加稀釋的HF或是NH4F、HF和去離子水的混合物的BOE(緩衝氧化腐蝕劑)去除墊氧化膜圖形104a。
隨後，使用傳統製造工藝進一步執行在由STI結構170確定的有源區形成比如電晶體的有源部件和電容器的無源部件的步驟、形成允許電信號的輸入到有源部件和無源部件/從有源部件和無源部件輸出的引線的步驟、在襯底上形成無源層的步驟，和封裝襯底的步驟，從而完成包括根據在此描述的方法形成的STI結構的半導體器件的製造。因為隨後步驟可以使本發明的主題不明顯，所以給出它們的示意描述。
現在以下面具體示例的方式描述在本發明的方法下STI結構的製造結果。
其半導體襯底上準備三個測試襯底，其上形成具有100厚度的熱生長氧化膜和具有70厚度的氮化膜。然後，在表1所示的工藝條件下分別形成HDP氧化膜。
在表1中，通過施加RF功率以致襯底的溫度變成大約350℃，同時供給Ar和He氣以執行第一加熱步驟。通過施加1500W的偏置功率和施加RF功率以致襯底的溫度變成大約400℃，同時供給SiH4氣體、O2氣和He氣以執行HDP氧化襯裡形成步驟。通過施加4900W偏置功率和施加RF功率以致襯底的溫度變成大約700℃，同時供給SiH4氣體、O2氣和H2以執行HDP氧化膜形成步驟。
圖11A和圖11B是根據第一個和第二個示例製造的HDP氧化膜的表面的SEM照片。圖11C是根據對比示例製造的HDP氧化膜的表面的SEM照片，其中沒有對襯底施加第二加熱步驟。
從圖11C顯示的多個氣泡缺陷的照片中，可以知道通過執行HDP氧化襯裡形成步驟和第二加熱步驟有效地抑制了氣泡缺陷。從圖11A和圖11B照片中，可以知道由於增加了第二加熱步驟的持續時間有效地抑制了氣泡缺陷。
根據本發明，通過施加高偏置功率形成用於填充間隙的HDP氧化膜，從而可以保證極好的間隙填充屬性，同時阻止側壁的氧化膜與襯裡的分離並阻止氣泡缺陷的出現。此外，可以通過不需要CVD工藝而是HDP氧化膜形成步驟的簡單工藝完成STI。
儘管結合本方面的典型實施例描述本發明，顯然，對於本領域的普通技術人員，進行各種修改和改變沒有離開本發明的範圍和精神。因此，應該理解在各個方面上述實施例不是限制性的而是說明性的。
權利要求
1.一種製造半導體器件的溝槽隔離結構的方法，包括將其中形成溝槽的襯底加載到高密度等離子體化學氣相沉積裝置內；第一次加熱所述襯底；施加第一偏置功率到所述裝置以在所述溝槽的側壁和底表面上形成高密度等離子體氧化襯裡，在所述高密度等離子體氧化襯裡形成之後在所述溝槽內仍存在間隙；去除所述第一偏置功率的施加，並第二次加熱所述襯底；施加具有比所述第一偏置功率大的功率水平的第二偏置功率到所述襯底以形成高密度等離子體氧化膜來填充所述溝槽內的間隙；從所述裝置上卸載所述襯底。
2.根據權利要求1所述的方法，其中在所述第一次加熱中，將所述襯底加熱到大約300到400℃範圍內的溫度。
3.根據權利要求1所述的方法，其中在所述高密度等離子體氧化襯裡的形成中，將所述襯底加熱到大約300到450℃範圍內的溫度。
4.根據權利要求1所述的方法，其中所述第一偏置功率在大約500到2000W的範圍內。
5.根據權利要求1所述的方法，其中在對應於形成所述高密度等離子體氧化膜的時間段的大約1/200到1/10的量的時間範圍的時間段內執行所述高密度等離子體氧化襯裡的形成。
6.根據權利要求1所述的方法，其中從大約1到5秒的時間段範圍執行所述高密度等離子體氧化襯裡的形成。
7.根據權利要求1所述的方法，其中在所述高密度等離子體氧化襯裡的形成中，使用He氣作為濺射氣體。
8.根據權利要求1所述的方法，其中在所述第二次加熱中，將所述襯底加熱到大約400到600℃範圍內的溫度。
9.根據權利要求1所述的方法，其中從大約50到150秒的時間段範圍執行所述第二次加熱。
10.根據權利要求1所述的方法，其中在所述高密度等離子體氧化膜的形成中，所述襯底是在從大約600到800℃範圍的溫度。
11.根據權利要求1所述的方法，其中所述第二偏置功率在大約3000到6000W的範圍內。
12.根據權利要求1所述的方法，其中從大約50到200秒的時間段範圍執行所述高密度等離子體氧化膜的形成。
13.根據權利要求1所述的方法，其中在所述高密度等離子體氧化膜的形成中，使用H2氣作為濺射氣體。
14.根據權利要求1所述的方法，其中在所述溝槽的側壁和底表面上依次形成氧化膜和氮化物襯裡。
15.一種製造半導體器件的溝槽隔離結構的方法，包括將其中形成溝槽的襯底加載到高密度等離子體化學氣相沉積裝置內；第一次加熱所述襯底；在所述溝槽的側壁和底表面上形成He高密度等離子體氧化襯裡，在所述He高密度等離子體氧化襯裡形成之後在溝槽內仍存在間隙；第二次加熱所述襯底；形成H2高密度等離子體氧化膜來填充所述溝槽內的間隙；以及從所述裝置上卸載所述襯底。
16.根據權利要求15所述的方法，其中在所述He高密度等離子體氧化襯裡的形成中，施加第一偏置功率，和在所述H2高密度等離子體氧化膜的形成中，施加具有比所述第一偏置功率高的功率水平的第二偏置功率。
17.根據權利要求16所述的方法，其中所述第一偏置功率在大約500到2000W的範圍內。
18.根據權利要求16所述的方法，其中所述第二偏置功率在大約3000到6000W的範圍內。
19.根據權利要求15所述的方法，其中在所述第一加熱中，將所述襯底加熱到大約300到400℃範圍內的溫度。
20.根據權利要求15所述的方法，其中在所述He高密度等離子體氧化襯裡的形成中，所述襯底是在大約300到450℃範圍內的溫度。
21.根據權利要求15所述的方法，其中形成所述He高密度等離子體氧化襯裡需要的時間為在形成所述H2高密度等離子體氧化膜需要的時間量的大約1/200到1/10的範圍內。
22.根據權利要求15所述的方法，其中從大約1到5秒的時間段範圍執行所述He高密度等離子體氧化襯裡的形成。
23.根據權利要求15所述的方法，其中在所述第二次加熱中，將所述襯底加熱到從大約400到600℃範圍內的溫度。
24.根據權利要求15所述的方法，其中從大約50到150秒的時間段範圍執行所述第二次加熱。
25.根據權利要求15所述的方法，其中在所述H2高密度等離子體氧化膜的形成中，所述襯底的溫度是在從大約600到800℃範圍。
26.根據權利要求15所述的方法，其中從大約50到200秒的時間段範圍執行所述H2高密度等離子體氧化膜的形成。
27.根據權利要求15所述的方法，其中在所述溝槽的側壁和底表面上依次形成氧化膜和氮化物襯裡。
全文摘要
本發明的製造半導體器件的溝槽隔離結構的方法中，在不產生缺陷情況下獲得極好的間隙填充屬性。在一方面，該方法包括加載其中形成溝槽的襯底到高密度等離子體(HDP)化學氣相沉積裝置內；第一次加熱襯底；施加第一偏置功率到裝置以在溝槽的側壁和底表面上形成HDP氧化襯裡，在HDP氧化襯裡形成後在溝槽內仍有一個間隙；去除第一偏置功率的施加並第二次加熱襯底；施加比第一偏置功率大的功率水平的第二偏置功率到襯底以形成HDP氧化膜來填充溝槽內的間隙；從裝置上卸載襯底。
文檔編號H01L21/316GK1913123SQ200610151568
公開日2007年2月14日 申請日期2006年8月9日 優先權日2005年8月9日
發明者申東石, 鄭鏞國 申請人:三星電子株式會社