一種導通時間可調的控制電路的製作方法

2023-09-10 20:12:10 1

本發明屬於電子電路技術領域，特別涉及一種導通時間可調的控制電路。

背景技術：

功率開關電路中，功率開關管源漏電壓或者電流通常會出現毛刺或震蕩，從而導致功率開關管的誤開啟、誤關斷，造成所設計系統的不穩定及可靠性差，為了解決該問題，在驅動ic中通常採用導通時間調整電路，從而來減小毛刺和震蕩。傳統的做法是在電路中採用調整驅動輸出端的柵電阻或者採用固定時間的方法，由於外接電阻與溫度的變化比較大，故調整柵電阻的方法也會帶來不可控的問題，同時由於驅動ic驅動不同型號的功率開關管，因此固定時間的方法會帶來普適性的問題。

基於此，設計一種導通時間可調的控制電路用於功率開關電路，使其可以實時調整導通時間來避免功率開關管的誤開啟和誤關斷，對保證電路正常工作、系統穩定性具有重要意義。

技術實現要素：

本發明的目的，就是針對上述問題，提出一種導通時間控制電路，並且根據電路的應用要求調整開關管導通時間，以精確控制開關電源中開關管的導通和關斷。

本發明的技術方案為：

一種導通時間可調的控制電路，包括導通時間調整模塊、計時模塊、第一反相器、第二反相器、第一遲滯比較器、第二遲滯比較器、rs觸發器和計數器，

所述導通時間調整模塊的輸入端作為所述控制電路的導通時間控制端，其使能端連接使能信號en，其輸出端連接第一遲滯比較器的正輸入端；

所述第一反相器的輸入端連接使能信號en，其輸出端連接所述計時模塊的使能端，其輸出端連接所述第一遲滯比較器的負輸入端和第二遲滯比較器的正輸入端，第一遲滯比較器的使能端連接使能信號en，其輸出端連接rs觸發器的r輸入端；

第二遲滯比較器的負輸入端連接第一基準電壓vref1，其輸出端連接rs觸發器的s輸入端，rs觸發器的清零端連接使能信號en，其q輸出端連接計時模塊的控制端，其qb輸出端連接第二反相器的輸入端，計數器的輸入端連接第二反相器的輸出端，其輸出端作為所述控制電路的輸出端；

所述導通時間調整模塊包括第一電阻r1、第二電阻r2、第三電阻r3、第四電阻r4、第一電容c1、第一電流源i1、第二電流源i2、第三遲滯比較器和數據選擇器，

第一電阻r1一端作為所述導通時間調整模塊的輸入端，另一端連接第一電流源i1、第三遲滯比較器的負輸入端和數據選擇器的第一數據輸入端並通過第二電阻r2後接地；第三遲滯比較器的正輸入端連接第二基準電壓vref2，其使能端連接使能信號en，其輸出端連接數據選擇器的地址輸入端；數據選擇器的第二數據輸入端連接第二電流源i2並通過第三電阻r3後接地，其輸出端連接第四電阻r4的一端，第四電阻r4的另一端作為所述導通時間調整模塊的輸出端並通過第一電容c1接地。

具體的，所述計時模塊包括第一nmos管nm1、第二nmos管nm2、第三nmos管nm3、第四nmos管nm4、第一pmos管pm1、第二pmos管pm2、第三pmos管pm3、第三電流源i3、第三反相器和第二電容c2，

第一nmos管nm1的柵漏短接並連接第三電流源i3、第二nmos管nm2和第三nmos管nm3的柵極以及第四nmos管nm4的漏極，第四nmos管nm4的柵極作為所述計時模塊的控制端；第一pmos管pm1的柵漏短接並連接第二nmos管nm2和第三pmos管pm3的漏極以及第二pmos管pm2的柵極；第三反相器的輸入端作為所述計時模塊的控制端，其輸出端連接第三pmos管pm3的柵極；第二pmos管pm2和第三nmos管nm3的漏極互連並作為所述計時模塊的輸出端，第二電容c2接在所述計時模塊的輸出端和地之間；第一pmos管pm1、第二pmos管pm2和第三pmos管pm3的源極接電源電壓，第一nmos管nm1、第二nmos管nm2、第三nmos管nm3和第四nmos管nm4的源極接地。

具體的，當不需要對導通時間進行調整時所述控制電路的導通時間控制端懸空；當需要對導通時間進行調整時所述控制電路的導通時間控制端外接電阻。

本發明的工作原理為：

計時模塊輸出不同電壓值給第一遲滯比較器的負輸入端和第二遲滯比較器的正輸入端，使第一遲滯比較器和第二遲滯比較器的輸出端，即rs觸發器的r輸入端、s輸入端按不同組合方式控制rs觸發器，rs觸發器一方面通過qb輸出端輸出的信號控制計數器工作，輸出控制電路的輸出信號ot_out，另一方面通過q輸出端輸出的信號反饋回計時模塊來控制計時模塊的電壓變化。

當使能信號en為高時，計時模塊開始工作，輸出電壓v2不斷增大，當v2小於導通時間調整模塊的輸出電壓v1且小於第一基準電壓vref1時，rs觸發器置0，計數器不工作，反饋到計時模塊使其輸出電壓v2繼續增大；隨著計時模塊輸出電壓v2不斷增大，當v2大於第一基準電壓vref1且小於v1時，狀態不變；當電壓增加到v2大於v1時，rs觸發器置1，計數器工作，反饋到計時模塊使其輸出電壓減小；當v2小於v1且大於第一基準電壓vref1時，rs觸發器狀態維持不變；當v2小於vref1時，rs觸發器重新置0。按照這種方式不斷循環，當計數器計滿時間時，控制電路的輸出端ot_out輸出高電平，表明達到導通時間。

導通時間調整模塊的輸出電壓v1通過控制第一遲滯比較器的正輸入端電壓來改變導通時間。當控制電路的導通時間控制端ot懸空時，第三遲滯比較器的負輸入端電壓為v4(即第二電阻r2上的壓降)，其輸出為低，數據選擇器的輸出為第二輸入端的電壓v3，經濾波電路後輸出電壓v1；當控制電路的導通時間控制端ot外接電阻r時，第三遲滯比較器的負輸入端電壓為v4'(即(r+r1)∥r2的電壓)，其輸出為高，數據選擇器的輸出為第一輸入端的電壓v4'，經濾波電路後輸出電壓v1'。本發明提供的控制電路能夠自動檢測導通時間控制端ot是否外接電阻，從而判斷是否需要對內置的導通時間進行調整，若沒有外接電阻，則採用默認的導通時間。

所述控制電路的輸出端通過驅動電路後連接開關管的柵極，通過驅動電路控制開關管的柵極，從而達到精確控制開關電源中開關管的導通和關斷的目的。

本發明的有益效果為：本發明利用導通時間控制模塊來改變導通時間，同時將rs觸發器的q輸出端反饋到計時模塊用於控制計時，屏蔽了噪聲對mos管開關的影響，防止mos管誤關斷，使電路正常工作；另外本發明增加了計數器，滿足了電路對時間的要求。

附圖說明

圖1是本發明提供的一種導通時間可調的控制電路的原理圖；

圖2是本發明中導通時間調整模塊的結構示意圖；

圖3是實施例中計時模塊的結構示意圖。

具體實施方式

下面結合附圖詳細描述本發明的技術方案：

如圖1所示為本發明提供的一種導通時間可調的控制電路的原理圖，包括導通時間調整模塊、計時模塊、第一反相器、第二反相器、第一遲滯比較器、第二遲滯比較器、rs觸發器和計數器，所述導通時間調整模塊的輸入端作為所述控制電路的導通時間控制端，其使能端連接使能信號en，其輸出端連接第一遲滯比較器的正輸入端；所述第一反相器的輸入端連接使能信號en，其輸出端連接所述計時模塊的使能端，其輸出端連接所述第一遲滯比較器的負輸入端和第二遲滯比較器的正輸入端，第一遲滯比較器的使能端連接使能信號en，其輸出端連接rs觸發器的r輸入端；第二遲滯比較器的負輸入端連接第一基準電壓vref1，其輸出端連接rs觸發器的s輸入端，rs觸發器的清零端連接使能信號en，其q輸出端連接計時模塊的控制端，其qb輸出端連接第二反相器的輸入端，計數器的輸入端連接第二反相器的輸出端，其輸出端作為所述控制電路的輸出端。

如圖2所示是本發明中的導通時間調整模塊的結構示意圖，包括第一電阻r1、第二電阻r2、第三電阻r3、第四電阻r4、第一電容c1、第一電流源i1、第二電流源i2、第三遲滯比較器和數據選擇器，第一電阻r1一端作為所述導通時間調整模塊的輸入端，另一端連接第一電流源i1、第三遲滯比較器的負輸入端和數據選擇器的第一數據輸入端並通過第二電阻r2後接地；第三遲滯比較器的正輸入端連接第二基準電壓vref2，其使能端連接使能信號en，其輸出端連接數據選擇器的地址輸入端；數據選擇器的第二數據輸入端連接第二電流源i2並通過第三電阻r3後接地，其輸出端連接第四電阻r4的一端，第四電阻r4的另一端作為所述導通時間調整模塊的輸出端並通過第一電容c1接地。

如圖3所示是實施例中的計時模塊的結構示意圖，計時模塊包括第一nmos管nm1、第二nmos管nm2、第三nmos管nm3、第四nmos管nm4、第一pmos管pm1、第二pmos管pm2、第三pmos管pm3、第三電流源i3、第三反相器和第二電容c2，第一nmos管nm1的柵漏短接並連接第三電流源i3、第二nmos管nm2和第三nmos管nm3的柵極以及第四nmos管nm4的漏極，第四nmos管nm4的柵極作為所述計時模塊的控制端；第一pmos管pm1的柵漏短接並連接第二nmos管nm2和第三pmos管pm3的漏極以及第二pmos管pm2的柵極；第三反相器的輸入端作為所述計時模塊的控制端，其輸出端連接第三pmos管pm3的柵極；第二pmos管pm2和第三nmos管nm3的漏極互連並作為所述計時模塊的輸出端，第二電容c2接在所述計時模塊的輸出端和地之間；第一pmos管pm1、第二pmos管pm2和第三pmos管pm3的源極接電源電壓，第一nmos管nm1、第二nmos管nm2、第三nmos管nm3和第四nmos管nm4的源極接地。

本實施例中計時模塊的具體工作原理為：計時模塊利用第二電容c2充放電時的電壓變化給第一遲滯比較器和第二遲滯比較器輸入不同的電壓，使其輸出端，即rs觸發器的r輸入端、s輸入端按不同組合方式控制rs觸發器，rs觸發器一方面通過qb輸出端輸出的信號控制計數器工作，輸出控制電路的輸出信號ot_out，另一方面通過q輸出端輸出的信號反饋回計時模塊來控制第二點電容c2充放電狀態。當使能信號en為高時，使能信號en的反向信號enb為低，計時模塊開始工作，為第二電容c2充電，第二電容c2上的電壓v2不斷增大，當v2小於v1且小於第一基準電壓vref1時，rs觸發器置0，計數器不工作，反饋到計時模塊中的第三pmos管pm3關斷，第一pmos管pm1和第二pmos管pm2構成的pmos電流鏡繼續給第二電容c2充電；隨著電壓v2不斷增大，當v2大於第一基準電壓vref1且小於v1時，狀態不變；當電壓增加到v2大於v1時，rs觸發器置1，計數器工作，反饋到計時模塊中的第三pmos管pm3導通，第一pmos管pm1和第二pmos管pm2構成的pmos電流鏡停止對第二電容c2充電，第二電容c2通過nmos電流鏡放電，電容電壓v2開始降低；當v2小於v1且大於第一基準電壓vref1時，rs觸發器狀態維持不變；當v2小於vref1時，rs觸發器重新置0。按照這種方式不斷循環，當計數器計滿時間時，控制電路的輸出端ot_out輸出高電平，表明達到導通時間。

本領域的普通技術人員可以根據本發明公開的這些技術啟示做出各種不脫離本發明實質的其它各種具體變形和組合，這些變形和組合仍然在本發明的保護範圍內。