薄型化有源檢測模塊及其製作方法
2023-09-16 06:38:05
專利名稱：薄型化有源檢測模塊及其製作方法
技術領域：
本發明涉及一種有源檢測模塊及其製作方法，且特別涉及一種薄型化有源檢測模塊及其製作方法。
背景技術：
近年來由於多媒體的蓬勃發展，數字影像的使用已愈趨頻繁，相對應地，許多影像處理裝置的需求也愈來愈多。現今許多數字影像產品中，包括計算機網絡攝影機，數位照相機，甚至光學掃描器及影像電話等，皆是經由有源檢測器來獲取影像。一般來說，有源檢測器可以是電荷耦合元件有源檢測晶片或互補式金氧半導體有源檢測晶片，其可靈敏地接收待獲取物所發出來的光線，並將此光線轉換為數位訊號。由於這些有源檢測晶片需要接收光源，因此其封裝方式與一般電子產品有所不同。傳統有源檢測晶片所使用的封裝技術大部分是採用塑膠無接腳承載器封裝技術·或陶瓷無接腳承載器封裝技術。以陶瓷無接腳承載器封裝技術為例，傳統的有源檢測晶片封裝結構是由一基座、一有源檢測晶片、及一玻璃蓋板所構成。有源檢測晶片配置於基座上，並通過打線接合的方式，以使有源檢測晶片與基座產生電性連接。此外，玻璃蓋板組裝至基座，並與基座形成一封閉空間來容納有源檢測晶片，以用以保護有源檢測晶片與導線，而光線則可穿過玻璃蓋板以傳送到有源檢測晶片。然而，公知的有源檢測晶片封裝結構中的打線會佔用掉不少空間，導致整體厚度仍然過大，因此如何有效降低有源檢測晶片封裝結構的整體厚度已成為該領域人員所欲解決的重要課題之一。
發明內容
本發明的目的在於提供一種薄型化有源檢測模塊，其可應用於具有薄型化空間的電子產品內。本發明的另一目的在於提供一種薄型化有源檢測模塊的製作方法，其可有效降低薄型化有源檢測模塊的整體厚度。本發明實施例提供一種薄型化有源檢測模塊，其包括一基板單元、一有源檢測單元、及一光學單元。基板單元包括一基板本體、多個設置於基板本體底端的第一底端導電焊墊、及多個內埋於基板本體內的第一內埋式導電軌跡,其中基板本體的內部具有至少一晶片容置凹槽，基板本體的外部頂端具有一向下凹陷的光學元件容置槽，且晶片容置凹槽與光學元件容置槽彼此連通。有源檢測單元包括至少一內嵌於晶片容置凹槽內的有源檢測晶片，其中有源檢測晶片的頂端具有至少一有源檢測區域及多個電性導通焊墊，且每一個第一內埋式導電軌跡的兩末端分別電性接觸上述多個電性導通焊墊中的至少一個與上述多個第一底端導電焊墊中的至少一個。光學單元包括至少一設置於光學元件容置槽內且遮蔽上述位於晶片容置凹槽內的有源檢測晶片的有源檢測區域。本發明實施例提供一種薄型化有源檢測模塊，其包括一基板單元、一有源檢測單兀、及一光阻單兀。基板單兀包括一基板本體、多個設置於基板本體底端的第一底端導電焊墊、及多個內埋於基板本體內的第一內埋式導電軌跡,其中基板本體的內部具有至少一晶片容置凹槽。有源檢測單元包括至少一內嵌於晶片容置凹槽內的有源檢測晶片，其中有源檢測晶片的頂端具有至少一有源檢測區域及多個電性導通焊墊，且每一個第一內埋式導電軌跡的兩末端分別電性接觸上述多個電性導通焊墊中的至少一個與上述多個第一底端導電焊墊中的至少一個。光阻單元包括至少一光阻層，其中光阻層設置於有源檢測晶片上且覆蓋有源檢測區域。本發明實施例提供一種薄型化有源檢測模塊的製作方法，其包括下列步驟形成一第一部分基板單元，其包括一第一部分基板本體、多個設置於第一部分基板本體底端的第一底端導電焊墊、及多個通過半導體工藝以內埋於第一部分基板本體內的第一部分底層導電體，其中第一部分基板本體具有至少一凹槽；將至少一有源檢測晶片容置於凹槽內，其中有源檢測晶片的底端具有一研磨表面，且有源檢測晶片的頂端具有至少一有源檢測區域及多個電性導通焊墊；形成至少一光阻層於有源檢測晶片上，以覆蓋有源檢測區域；形成一第二部分基板單元，其包括一形成於第一部分基板本體上的第二部分基板本體及多個通·過半導體工藝以內埋於第二部分基板本體內的第一部分頂層導電體，其中第二部分基板本體具有至少一貫穿孔，且凹槽連通於貫穿孔，以形成至少一晶片容置凹槽，其中上述多個第一部分頂層導電體分別連接於上述多個第一部分底層導電體，以分別形成多個第一內埋式導電軌跡，且每一個第一內埋式導電軌跡的兩末端分別電性接觸上述多個電性導通焊墊中的至少一個與上述多個第一底端導電焊墊中的至少一個；移除光阻層，以裸露出有源檢測區域；以及，設置至少一光學元件於第二部分基板本體上，以遮蔽上述位於晶片容置凹槽內的有源檢測晶片的有源檢測區域。綜上所述，本發明實施例所提供的薄型化有源檢測模塊及其製作方法，其可通過「將至少一有源檢測晶片內嵌於晶片容置凹槽內」的設計，以有效降低本發明薄型化有源檢測模塊的整體厚度，所以本發明的薄型化有源檢測模塊可應用於具有薄型化空間的電子產品內。為使能更進一步了解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。
圖I為本發明薄型化有源檢測模塊的製作方法的第一實施例的流程圖。圖2A至圖2K分別為本發明薄型化有源檢測模塊的製作方法的第一實施例的製作流程示意圖。圖2L為本發明薄型化有源檢測模塊的第一實施例的側視示意圖。圖3為本發明薄型化有源檢測模塊的第二實施例的側視示意圖。圖4為本發明薄型化有源檢測模塊的第三實施例的側視示意圖。圖5為本發明薄型化有源檢測模塊的第四實施例的側視示意圖。其中，附圖標記說明如下基板單元I第一部分基板單元I』
第一層基板單元IA第二層基板單元IB第三層基板單元IC第二部分基板單元I」第四層基板單元ID第五層基板單元IE第六層基板單元IF第七層基板單元IG基板本體10第一部分基板本體10』第一層基板本體I OA第二層基板本體IOB第三層基板本體IOC第二部分基板本體10」第四層基板本體10D第五層基板本體IOE第六層基板本體IOF第七層基板本體IOG晶片容置凹槽100凹槽100，凹陷部100B第一貫穿部100C貫穿孔100」第二貫穿部100D第三貫穿部100E第四貫穿部100F第五貫穿部100G光學元件容置槽101導通孔102散熱體103第一底端導電焊墊11第一內埋式導電軌跡12第一部分底層導電體12』第一主導電體12A第二主導電體12B第三主導電體12C第一部分頂層導電體12」第四主導電體12D末端導電體12D』
第五主導電體12E第二底端導電焊墊13第二內埋式導電軌跡14第二部分底層導電體14』第一副導電體14A第二副導電體14B第三副導電體14C第二部分頂層導電體14」 第四副導電體14D第五副導電體14E第六副導電體14F第七副導電體14G頂端導電焊墊15第一側端導電焊墊16第二側端導電焊墊17有源檢測單元2有源檢測晶片20研磨表面201有源檢測區域202電性導通焊墊203光學單元3光學元件30有源元件A導電錫球B主電路板M光阻層R
具體實施例方式〔第一實施例〕請參閱圖I、及圖2A至圖2K所示，其中圖I為流程圖，圖2A至圖2K分別為本發明的製作流程示意圖。由圖I可知，本發明第一實施例提供一種薄型化有源檢測模塊的製作方法，其至少包括下列幾個步驟(從步驟SlOO至步驟S 110)首先，步驟SlOO為配合圖I與圖2C所示，形成一第一部分基板單元I』，其包括一第一部分基板本體10』、多個設置於第一部分基板本體10』底端的第一底端導電焊墊11、及多個通過半導體工藝以內埋於第一部分基板本體10』內的第一部分底層導電體12』，其中第一部分基板本體10』具有至少一從第一部分基板本體10』的頂端向下凹陷的凹槽100』。再者，第一部分基板單元I』還進一步包括多個設置於第一部分基板本體10』底端的第二底端導電焊墊13及多個通過半導體工藝以內埋於第一部分基板本體10』內的第二部分底層導電體14』。
舉例來說，配合圖2A至圖2C所示，上述形成第一部分基板單元I』的步驟中，還進一步包括首先，如圖2A所示，通過半導體工藝以形成一第一層基板單元1A，其包括一第一層基板本體10A、多個貫穿第一層基板本體IOA的第一主導電體12A、及多個貫穿第一層基板本體IOA的第一副導電 體14A，其中上述多個第一底端導電焊墊11可分別形成於上述多個第一主導電體12A的底部，且上述多個第二底端導電焊墊13可分別形成於上述多個第一副導電體14A的底部。接著，如圖2B所示，通過半導體工藝以形成一第二層基板單元1B，其包括一形成於第一層基板本體IOA上的第二層基板本體10B、多個貫穿第二層基板本體IOB且分別電性連接於上述多個第一主導電體12A的第二主導電體12B、及多個貫穿第二層基板本體IOB且分別電性連接於上述多個第一副導電體14A的第二副導電體14B，其中第二層基板本體IOB具有至少一從第二層基板本體IOB的頂端向下凹陷的凹陷部100B。最後，如圖2C所示，通過半導體工藝以形成一第三層基板單元1C，其包括一形成於第二層基板本體IOB上的第三層基板本體10C、多個貫穿第三層基板本體IOC且分別電性連接於上述多個第二主導電體12B的第三主導電體12C、及多個貫穿第三層基板本體IOC且分別電性連接於上述多個第二副導電體14B的第三副導電體14C，以完成第一部分基板單元I』的製作，其中第三層基板本體IOC具有至少一貫穿第三層基板本體IOC的第一貫穿部100C，且第一貫穿部100C連通於凹陷部100B，以形成開放式的凹槽100』。然而，上述有關第一部分基板單元I』的進一步界定只是用來舉例而已，其並非用以限定本發明。凡是任何「將第一部分底層導電體12』內埋於第一部分基板本體10』內」及「將至少一開放式凹槽100』形成於第一部分基板本體10』上」的任何方法皆屬於本發明所保護的範疇。接著，步驟S102為配合圖I、圖2C、及圖2D所示，將至少一有源檢測晶片20容置於凹槽100』內，其中有源檢測晶片20的底端具有一研磨表面201，且有源檢測晶片20的頂端具有至少一用於進行有源檢測的有源檢測區域202及多個電性導通焊墊203。舉例來說，由於有源檢測晶片20可為一受到保護的內嵌式晶片，所以有源檢測晶片20的底部可研磨掉一預定的厚度，由此以有效降低有源檢測晶片20的整體厚度。然後，步驟S104為配合圖I及圖2E所示，形成至少一光阻層R於有源檢測晶片20上，以覆蓋有源檢測區域202。舉例來說，當有源檢測晶片20被定位於凹槽100』內後，本發明可先將一由半導體工藝所製作的光阻層R覆蓋於有源檢測區域202上，然後再進行步驟S104後的其它後續製作流程。因此，當本發明進行步驟S104後的其它後續製作流程時，本發明可通過光阻層R的使用，以有效降低(或是說可以完全避免)有源檢測晶片20的有源檢測區域202受到汙染的可能性。接下來，步驟S106為配合圖I及圖21所示，形成一第二部分基板單元1」，其包括一形成於第一部分基板本體10』上的第二部分基板本體10」及多個通過半導體工藝以內埋於第二部分基板本體10」內的第一部分頂層導電體12」，其中第二部分基板本體10」具有至少一貫穿孔100」，且凹槽100』連通於貫穿孔100」，以形成至少一晶片容置凹槽100，其中上述多個第一部分頂層導電體12」分別連接於上述多個第一部分底層導電體12』，以分別形成多個第一內埋式導電軌跡12，且每一個第一內埋式導電軌跡12的兩末端分別電性接觸上述多個電性導通焊墊203中的至少一個與上述多個第一底端導電焊墊11中的至少一個。再者，第二部分基板單元I」還進一步包括多個設置於第二部分基板本體10」頂端的頂端導電焊墊15及多個通過半導體工藝以內埋於第二部分基板本體10」內的第二部分頂層導電體14」，且上述多個第二部分頂層導電體14」分別連接於上述多個第二部分底層導電體14』，以分別形成多個第二內埋式導電軌跡14，其中每一個第二內埋式導電軌跡14的兩末端分別電性接觸上述多個頂端導電焊墊15中的至少一個與上述多個第二底端導電焊墊13中的至少一個。舉例來說，配合圖2F至圖21所示，上述形成第二部分基板單元I」的步驟中，還進一步包括首先，如圖2F所示，通過半導體工藝以形成一第四層基板單元1D，其包括一形成於第三層基板本體IOC上且覆蓋有源檢測晶片20的一部分的第四層基板本體10D、多個貫穿第四層基板本體IOD且分別電性連接於上述多個第三主導電體12C的第四主導電體12D、多個貫穿第四層基板本體IOD且分別電性連接於上述多個第三副導電體14C的第四副導電·體14D、及多個分別對應於上述多個第四主導電體12D且分別電性接觸有源檢測晶片20的多個電性導通焊墊203的末端導電體12D』，其中第四層基板本體IOD具有至少一用於露出光阻層R的第二貫穿部100D。接著，如圖2G所示，通過半導體工藝以形成一第五層基板單元1E，其包括一形成於第四層基板本體IOD上的第五層基板本體10E、多個貫穿第五層基板本體IOE的第五主導電體12E、及多個貫穿第五層基板本體IOE且分別電性連接於上述多個第四副導電體14D的第五副導電體14E，其中每一個第五主導電體12E連接於上述多個第四主導電體12D的其中一個與上述多個末端導電體12D』的其中一個之間，第五層基板本體IOE具有至少一貫穿第五層基板本體IOE的第三貫穿部100E，且第五層基板本體IOE的第三貫穿部100E連通於第四層基板本體IOD的第二貫穿部100D。然後，如圖2H所示，通過半導體工藝以形成一第六層基板單元1F，其包括一形成於第五層基板本體IOE上的第六層基板本體IOF及多個貫穿第六層基板本體IOF且分別電性連接於上述多個第五副導電體14E的第六副導電體14F，其中第六層基板本體IOF具有至少一貫穿第六層基板本體IOF的第四貫穿部100F，且第六層基板本體IOF的第四貫穿部100F連通於第五層基板本體IOE的第三貫穿部100E。最後，如圖21所示，通過半導體工藝以形成一第七層基板單元1G，其包括一形成於第六層基板本體IOF上的第七層基板本體IOG及多個貫穿第七層基板本體IOG且分別電性連接於上述多個第六副導電體14F的第七副導電體14G，其中第七層基板本體IOG具有至少一貫穿第七層基板本體IOG的第五貫穿部100G，且第七層基板本體IOG的第五貫穿部100G連通於第六層基板本體IOF的第四貫穿部100F。再者，上述多個頂端導電焊墊15可分別形成於上述多個第七副導電體14G的頂部。然而，上述有關第二部分基板單元I」的進一步界定只是用來舉例而已，其並非用以限定本發明。凡是任何「將第二部分底層導電體14』內埋於第一部分基板本體10』內」及「將至少一貫穿孔100」貫穿第二部分基板本體10」且連通於凹槽100』」的任何方法皆屬於本發明所保護的範疇。緊接著，步驟S 108為配合圖I、圖21、及圖2J所示，移除光阻層R，以裸露出有源檢測晶片20的有源檢測區域202。最後，步驟SllO為配合圖I與圖2K所示，設置至少一光學元件30於第二部分基板本體10」上，以遮蔽上述位於晶片容置凹槽100內的有源檢測晶片20的有源檢測區域202，其中光學元件30位於有源檢測晶片20的上方且對應於有源檢測晶片20的有源檢測區域202，且有源檢測晶片20的有源檢測區域202面向光學元件30。請參閱圖2L所示，經由上述步驟SlOO至步驟SllO後，本發明第一實施例可提供一種薄型化有源檢測模塊，其包括一基板單元I、一有源檢測單元2、及一光學單元3。再者，基板單元I包括一基板本體10、多個設置於基板本體10底端的第一底端導電焊墊11、及多個內埋於基板本體10內的第一內埋式導電軌跡12，其中基板本體10的內部具有至少一從基板本體10的頂端朝向基板本體10底端的方向凹陷的晶片容置凹槽100。
此外，有源檢測單元2包括至少一內嵌於晶片容置凹槽100內的有源檢測晶片20，其中有源檢測晶片20的底端具有一研磨表面201，有源檢測晶片20的頂端具有至少一有源檢測區域202及多個電性導通焊墊203，且每一個第一內埋式導電軌跡12的兩末端分別電性接觸上述多個電性導通焊墊203中的至少一個與上述多個第一底端導電焊墊11中的至少一個。此外，基板單元I還進一步包括多個設置於基板本體10頂端的頂端導電焊墊15、多個設置於基板本體10底端的第二底端導電焊墊13、及多個內埋於基板本體10內的第二內埋式導電軌跡14，且每一個第二內埋式導電軌跡14的兩末端分別電性接觸上述多個頂端導電焊墊15中的至少一個與上述多個第二底端導電焊墊13中的至少一個。另外，光學單元3包括至少一設置於基板本體10的頂端上且遮蔽晶片容置凹槽100的光學元件30，其中光學元件30位於有源檢測晶片20的上方且對應於有源檢測晶片20的有源檢測區域202，且有源檢測晶片20的有源檢測區域202面向光學元件30。再者，本發明第一實施例的薄型化有源檢測模塊可還進一步包括多個設置於基板本體10頂端且選擇性電性連接於上述多個頂端導電焊墊15的有源元件A (或被動元件)，且薄型化有源檢測模塊可通過多個導電錫球B (或金屬凸塊)以電性連接於一主電路板M上。〔第二實施例〕請參閱圖3所示，本發明第二實施例提供一種薄型化有源檢測模塊，其包括一基板單元I、一有源檢測單元2、及一光學單元3。由圖3與圖2L的比較可知，本發明第二實施例與第一實施例最大的差別在於在第二實施例中，基板本體10具有至少一從基板本體10的頂端向下凹陷的光學元件容置槽101，光學元件容置槽101位於晶片容置凹槽100的上方且連通於晶片容置凹槽100，且光學元件30可定位在光學元件容置槽101內。換言之，基板本體10的外部頂端具有一向下凹陷的光學元件容置槽101，且晶片容置凹槽100與光學元件容置槽101彼此連通。光學元件30可設置於光學元件容置槽101內，以遮蔽上述位於晶片容置凹槽101內的有源檢測晶片20的有源檢測區域202。因此，本發明可通過將光學元件30的一部分或全部內埋於光學元件容置槽101的方式，以有效降低薄型化有源檢測模塊的整體高度。〔第三實施例〕請參閱圖4所示，本發明第三實施例提供一種薄型化有源檢測模塊，其包括一基板單元I、一有源檢測單元2、及一光學單元3。由圖4與圖3的比較可知，本發明第三實施例與第二實施例最大的差別在於在第三實施例中，基板本體10具有一形成於有源檢測晶片20下方且貫穿基板本體10的導通孔102及一填充於導通孔102內的散熱體103，且散熱體103可接觸有源檢測晶片20的研磨表面201。因此，有源檢測晶片20所產生的熱量可經由散熱體103導引至外界，以有效提升薄型化有源檢測模塊的散熱效果。〔第四實施例〕請參閱圖5所示，本發明第四實施例提供一種薄型化有源檢測模塊，其包括一基板單元I、一有源檢測單元2、及一光學單元3。由圖5與圖4的比較可知，本發明第四實施例與第三實施例最大的差別在於在第四實施例中，基板單元I包括多個設置於基板本體10側端的第一側端導電焊墊16，且上述多個第一側端導電焊墊16分別接觸上述多個第一內埋式導電軌跡12且分別電性連接於上述多個第一底端導電焊墊11。再者，基板單元I還進一步包括多個設置於基板本體10側端的第二側端導電焊墊17，且上述多個第二側端導電焊墊17分別接觸上述多個第二內埋式導電軌跡14且分別電性連接於上述多個第二底端導電焊墊13。換言之，第四實施例的薄型化有源檢測模塊可選擇性使用上述多個第一底端導電焊墊11與上述多個第二底端導電焊墊13來進行「底面電性導通」或使用上述多個第·一側端導電焊墊16與上述多個第二側端導電焊墊17來進行「側面電性導通」。〔實施例的可能功效〕綜上所述，本發明實施例所提供的薄型化有源檢測模塊及其製作方法，其可通過「將至少一有源檢測晶片內嵌於晶片容置凹槽內」的設計，以有效降低本發明薄型化有源檢測模塊的整體厚度，所以本發明的薄型化有源檢測模塊可應用於具有薄型化空間的電子產品內。以上所述僅為本發明的較佳可行實施例，非因此局限本發明的專利範圍，故凡是運用本發明說明書及圖式內容所為的等效技術變化，均包含於本發明的範圍內。
權利要求
1.一種薄型化有源檢測模塊，其特徵在於，包括 一基板單元，其包括一基板本體、多個設置於該基板本體底端的第一底端導電焊墊、及多個內埋於該基板本體內的第一內埋式導電軌跡，其中該基板本體的內部具有至少一晶片容置凹槽，該基板本體的外部頂端具有一向下凹陷的光學元件容置槽，且該晶片容置凹槽與該光學元件容置槽彼此連通； 一有源檢測單元，其包括至少一內嵌於上述至少一晶片容置凹槽內的有源檢測晶片，其中上述至少一有源檢測晶片的頂端具有至少一有源檢測區域及多個電性導通焊墊，且每一個第一內埋式導電軌跡的兩末端分別電性接觸上述多個電性導通焊墊中的至少一個與上述多個第一底端導電焊墊中的至少一個；以及 一光學單元，其包括至少一設置於該光學元件容置槽內且遮蔽上述位於該晶片容置凹槽內的有源檢測晶片的有源檢測區域。
2.根據權利要求I所述的薄型化有源檢測模塊，其特徵在於，該基板本體具有一形成於上述至少一有源檢測晶片下方且貫穿該基板本體的導通孔及一填充於該導通孔內的散熱體，上述至少一有源檢測晶片的底端具有一研磨表面，且該散熱體接觸上述至少一有源檢測晶片的研磨表面。
3.根據權利要求I所述的薄型化有源檢測模塊，其特徵在於，該基板單元包括多個設置於該基板本體側端的第一側端導電焊墊，且上述多個第一側端導電焊墊分別接觸上述多個第一內埋式導電軌跡且分別電性連接於上述多個第一底端導電焊墊。
4.根據權利要求I所述的薄型化有源檢測模塊，其特徵在於，該基板單元包括多個設置於該基板本體頂端的頂端導電焊墊、多個設置於該基板本體底端的第二底端導電焊墊、及多個內埋於該基板本體內的第二內埋式導電軌跡，且每一個第二內埋式導電軌跡的兩末端分別電性接觸上述多個頂端導電焊墊中的至少一個與上述多個第二底端導電焊墊中的至少一個。
5.根據權利要求4所述的薄型化有源檢測模塊，其特徵在於，該基板單元包括多個設置於該基板本體側端的第二側端導電焊墊，且上述多個第二側端導電焊墊分別接觸上述多個第二內埋式導電軌跡且分別電性連接於上述多個第二底端導電焊墊。
6.根據權利要求I所述的薄型化有源檢測模塊，其特徵在於，上述至少一有源檢測晶片的有源檢測區域面向上述至少一光學元件。
7.—種薄型化有源檢測模塊，其特徵在於，包括 一基板單元，其包括一基板本體、多個設置於該基板本體底端的第一底端導電焊墊、及多個內埋於該基板本體內的第一內埋式導電軌跡，其中該基板本體的內部具有至少一晶片容置凹槽； 一有源檢測單元，其包括至少一內嵌於上述至少一晶片容置凹槽內的有源檢測晶片，其中上述至少一有源檢測晶片的頂端具有至少一有源檢測區域及多個電性導通焊墊，且每一個第一內埋式導電軌跡的兩末端分別電性接觸上述多個電性導通焊墊中的至少一個與上述多個第一底端導電焊墊中的至少一個；以及 一光阻單元，其包括至少一光阻層，其中上述至少一光阻層設置於上述至少一有源檢測晶片上且覆蓋該有源檢測區域。
8.根據權利要求7所述的薄型化有源檢測模塊，其特徵在於，該基板本體具有一形成於上述至少一有源檢測晶片下方且貫穿該基板本體的導通孔及一填充於該導通孔內的散熱體，上述至少一有源檢測晶片的底端具有一研磨表面，且該散熱體接觸上述至少一有源檢測晶片的研磨表面。
9.一種薄型化有源檢測模塊的製作方法，其特徵在於，包括下列步驟 形成一第一部分基板單元，其包括一第一部分基板本體、多個設置於該第一部分基板本體底端的第一底端導電焊墊、及多個通過半導體工藝以內埋於該第一部分基板本體內的第一部分底層導電體，其中該第一部分基板本體具有至少一凹槽； 將至少一有源檢測晶片容置於上述至少一凹槽內，其中上述至少一有源檢測晶片的頂端具有至少一有源檢測區域及多個電性導通焊墊； 形成至少一光阻層於上述至少一有源檢測晶片上，以覆蓋該有源檢測區域； 形成一第二部分基板單元，其包括一形成於該第一部分基板本體上的第二部分基板本體及多個通過半導體工藝以內埋於該第二部分基板本體內的第一部分頂層導電體，其中該第二部分基板本體具有至少一貫穿孔，且上述至少一凹槽連通於上述至少一貫穿孔，以形成至少一晶片容置凹槽，其中上述多個第一部分頂層導電體分別連接於上述多個第一部分底層導電體，以分別形成多個第一內埋式導電軌跡，且每一個第一內埋式導電軌跡的兩末端分別電性接觸上述多個電性導通焊墊中的至少一個與上述多個第一底端導電焊墊中的至少一個； 移除上述至少一光阻層，以裸露出上述至少一有源檢測區域；以及設置至少一光學元件於該第二部分基板本體上，以遮蔽上述位於該晶片容置凹槽內的有源檢測晶片的有源檢測區域。
全文摘要
本發明公開了一種薄型化有源檢測模塊及其製作方法，該模塊包括一基板單元、一有源檢測單元、及一光學單元。基板單元包括一基板本體、多個設置於基板本體底端的第一底端導電焊墊、及多個內埋於基板本體內的第一內埋式導電軌跡。有源檢測單元包括至少一內嵌於基板本體的晶片容置凹槽內的有源檢測晶片。有源檢測晶片的頂端具有至少一有源檢測區域及多個電性導通焊墊。每一個第一內埋式導電軌跡的兩末端分別電性接觸多個電性導通焊墊中的至少一個與多個第一底端導電焊墊中的至少一個。光學單元包括至少一設置於基板本體上且遮蔽晶片容置凹槽的光學元件。本發明的薄型化有源檢測模塊可應用於具有薄型化空間的電子產品內。
文檔編號H01L27/146GK102903722SQ20111020950
公開日2013年1月30日 申請日期2011年7月26日 優先權日2011年7月26日
發明者吳英政, 李剛瑋 申請人:旭麗電子(廣州)有限公司, 光寶科技股份有限公司