包括半導體器件的紙及具有該紙的物品的製作方法

2023-09-16 11:08:40 1

專利名稱：包括半導體器件的紙及具有該紙的物品的製作方法
技術領域：
本發明涉及包括半導體器件的紙及具有該紙的物品。
背景技術：
近年來，個體識別技術已獲得許多關注。例如，有一種被用於生產和管理的技術， 其中諸如個體對象的歷史之類的信息通過給予對象ID(個體識別號)來闡明。首先，可在不接觸的情況下傳輸和接收數據的半導體器件的開發已在推進。諸如RFID(射頻標識)標籤(也稱為ID標籤、IC標籤、IC晶片、RF(射頻)標籤、無線標籤、電子標籤或無線晶片) 等之類的半導體器件正開始被引入公司、市場等。更進一步地，已提出將IC晶片嵌入紙，且因為接合IC是容易的，所以存在在造紙工藝中將IC晶片嵌入紙的需求。例如，在專利文獻1 日本公開專利申請No. 2002498118 中提及了使用圓網造紙機(cylinder paper machine)在紙層之間嵌入IC晶片。此外，在專利文獻2 日本公開專利申請No. 2001-230269中，通過將IC晶片浸入溶解於水的紙的原料中，然後在用輥子施加壓力的同時使紙的原料乾燥來製造嵌有IC晶片的紙。在專利文獻1中，IC晶片被簡單地嵌入多層紙中，而沒有考慮嵌有IC晶片的部分的平坦度或柔性。在專利文獻2中，因為使用從矽晶片中切出的IC晶片，所以嵌有IC晶片的部分的柔性被降低。

發明內容
考慮到前述內容，在提供嵌有半導體器件的紙時，本發明的一個目的是防止紙的原始質量的劣化。更進一步地，另一目的是在具有130 μ m或更小的厚度的薄紙中嵌入半導體器件，而不降低表面的平滑度。為解決前述問題，本發明的特徵是在紙中嵌入半導體器件，該半導體器件是通過使用薄膜電晶體形成電路、使該使用薄膜電晶體的電路從製造期間使用的襯底上剝離，以及將其轉移到另一柔性襯底來形成的。通過具有這樣結構的半導體器件，獲得柔性。此外，本發明的另一特徵是在紙中嵌入在保證造紙時所必要的強度和耐水性的同時不喪失薄度和柔性的半導體器件。以下對具體情況進行描述。在根據本發明的紙中，嵌入的半導體器件包括柔性基片和在該柔性基片上的疊層體。在疊層體中，具有包括薄膜電晶體的電路和連接到該電路的天線的元件層、以及用於密封該元件層的表面的密封層被堆疊起來。通過將元件層夾在柔性基片和密封層之間，在保證造紙或使用紙時所需的強度和耐水性的同時，半導體器件可被製成較薄，如30 μ m或更薄。更進一步地，疊層體的側面由在製造電路或天線時形成的絕緣膜的疊層膜、以及密封層形成。即疊層膜保護疊層體的側面上的電路和天線。疊層體的側面的這種結構可通過一起切割元件層和密封層形成。在實現本發明時，優選紙是多層紙。因此，本發明包括一種紙的製造方法，且具體結構如下。在紙的製造方法中，半導體器件被設置在第一溼紙幅上，第二溼紙幅被層疊在第一溼紙幅和半導體器件上，第一和第二溼紙幅被施壓，第一和第二溼紙幅被烘乾，且第一和第二溼紙幅在形狀可改變的物體與第一和第二溼紙幅之一的一個表面接觸時被施壓。對於施壓裝置，可選擇一對平板、一對輥子等。形狀可改變的物體可被固定到諸如平板、輥子等之類的施壓裝置，或者不這樣。注意，本說明書中的半導體器件一般指的是可通過利用半導體特性起作用的器件。注意，在本說明書中，「連接的」指的是電連接。因此，在由本發明公開的結構中，除了預定連接關係，使電連接成為可能的另一元件(比如開關、電晶體、電容器、線圈、電阻、 二極體等)可被放置在它們之間。通過實現本發明，因為機械強度和耐水性可為柔性半導體器件所保證，所以半導體器件可在造紙工藝中被嵌入紙中。通過在造紙工藝期間嵌入半導體器件，在不損壞紙的情況下將半導體器件取出是極其困難的；因此，根據本發明的紙具有防偽功能。因此，通過給予半導體器件RFID功能，電子ID信息(個體標識信息)可被記錄在紙中；結果，半導體器件可被應用到護照、紙幣、證券、收款收據、票、公文、合同文件、各種具有高度機密信息的文件(例如規範文件、名單、帳簿、設計圖等)、以及各種防偽是必要的紙介質。此外，因為半導體器件具有柔性性質，且半導體器件周圍的部分具有較高的柔性， 所以通過實現本發明對紙的原始功能和使用幾乎沒有限制。更進一步地，可能使紙的厚度是130μπι或更薄。勿庸贅言，本發明的實現不限於薄紙。例如，本發明可應用於諸如照片用噴墨印刷紙或證件用紙之類的具有200 μ m或更大厚度的厚紙片。此外，通過實現本發明的紙的製造方法，兩層紙之一的表面可形成為平坦的，而不顯示由半導體器件引起的不均勻性。這是因為在使疊層溼紙幅的一個表面與剛體接觸且使另一表面與形狀可改變的物體接觸時疊層溼紙幅被施壓。


在附圖中圖IA到IC分別是描述嵌有半導體器件的本發明的紙的圖示；圖2是嵌入本發明的紙的半導體器件的截面示意圖；圖3是示出半導體器件的外部結構的圖示；圖4A到4F分別是描述一種半導體器件的製造方法的截面圖；圖5A到5D分別是描述一種半導體器件的製造方法的截面圖；圖6A和6B分別是示出嵌入本發明的紙的半導體器件的另一結構示例的截面圖；圖7A到7C分別是示出天線的結構示例的示圖；圖8A到8D分別是描述一種在紙中嵌入半導體器件的方法的截面圖；圖9是嵌入本發明的紙的半導體器件的電路框5
圖10是設置有密碼功能的半導體器件的電路框圖；圖IlA到IlE分別是示出本發明的紙的用途示例的示圖；圖12A和12B分別是描述實施例1的多層紙的製造方法的截面圖。圖13是示出嵌入本發明的紙的半導體器件的截面結構的示例(實施例2)的圖示；圖14A到14D是用於描述半導體器件的製造工藝(實施例2)的截面圖；圖15A到15D是用於描述製造工藝(實施例2)的截面圖；圖16A到16C是用於描述製造工藝(實施例2)的截面圖；圖17A到17C是用於描述製造工藝(實施例2)的截面圖；圖18A和18B是用於描述製造工藝(實施例2)的截面圖；圖19A和19B是用於描述製造工藝(實施例2)的截面圖；以及圖20A和20B是用於描述製造工藝(實施例2)的截面圖。
具體實施例方式實施方式以下將參考附圖描述本發明的實施方式和實施例。然而，本發明可以許多不同方式實現，且本領域技術人員容易理解在此公開的方式可以各種方式修改而不背離本發明的精神和範圍。因此，本發明不應被解釋為限制於以下將給出的各實施方式和實施例的描述。首先，描述了嵌有半導體器件的紙的結構。在此說明書中，作為半導體器件，包括無線通信裝置並設置有RFID功能的半導體器件被作為示例並描述。圖IA是嵌有半導體器件的紙的示意性外部視圖，而圖IB是沿虛線a-b的圖IA的示圖的示意性截面圖。圖IC示出半導體器件的示意性俯視圖結構。如圖IA所示，半導體器件1嵌在紙2中。該半導體器件1包括用於執行無線通信的電路。半導體器件1可被製成起RF標籤作用。如圖IC所示，半導體器件1包括用於接收和傳輸信號的天線11、以及其中集成有諸如分析由天線11接收的信號的電路以及從所接收的信號生成電源的電路之類各種電路的電路部分12。如圖IB所示，電路部分12的底部(底面)由柔性基片13支承，而其上表面由密封層14和天線11 一起密封。參考圖2到圖5D描述半導體器件1的結構和製造方法。圖2是半導體器件1的示意性截面圖，而圖3是描述半導體器件1的外觀結構的示圖。圖4A到5D是示出半導體器件1的製造方法的截面圖。在半導體器件1中，其中電路部分12和連接到電路部分12的天線11堆疊的元件層21、以及密封元件層21的表面的密封層14在柔性基片13上堆疊。即，元件層21具有被柔性基片13和密封層14夾在中間的結構。在電路部分12中，集成有分別使用薄膜電晶體(以下稱為「TFT」)的電路。在圖 2中，為方便起見，電路部分12通過兩個頂柵薄膜電晶體的截面圖來示出。堆疊在柔性基片 13上的元件層21和密封層14的堆疊層結構(以下稱為「疊層體22」)是從在製造期間使
6用的襯底轉移到柔性基片13的結構。元件層21通過薄膜電晶體的製造工藝製造。元件層21的側面由包括在製造天線 11和電路部分12時形成的絕緣膜23到沈的疊層膜製成。如圖3所示，在元件層21中，天線11的底部(為方便起見，在元件層21形成時伸到更低側的表面被稱為底部)和電路部分12受柔性基片13保護，上表面由密封層14密封，且側面由包括絕緣膜23到沈的疊層膜覆蓋。通過具有這種疊層結構的半導體器件1，半導體器件1在保證強度和耐水性的同時是薄且柔性的。以下參考圖4A到5D的截面圖描述半導體器件1的製造方法。製備用於製造元件層21的襯底31。對於襯底31，選擇具有製造薄膜電晶體時必須的剛性和足夠耐受加工溫度的耐熱性的襯底。例如，作為襯底31，可使用玻璃襯底、石英襯底、矽襯底、金屬襯底或不鏽鋼襯底。剝離層32在襯底31的表面上形成。剝離層32是為使疊層體22從襯底31剝離而形成的層。形成薄膜電晶體的基底絕緣膜的絕緣膜23在剝離層32的表面上形成。絕緣膜23可使用從氧化矽、氮化矽、氮氧化矽(SiOxNy)、類金剛石碳、氮化鋁(AlN)等之類中選出的材料形成為單層膜或多層膜，以防止汙染電路部分12。這種膜可通過CVD法或濺射法形成(參見圖4A)。半導體膜33在絕緣膜23上形成，且形成覆蓋半導體膜33的絕緣膜24 (參見圖 4B)。半導體膜33是其中形成有TFT的溝道形成區和雜質區的半導體層。在此實施方式中， 因為TFT具有頂柵結構，所以絕緣膜M起柵極絕緣膜的作用。絕緣膜M可以是氧化矽或氮氧化矽(SiOxNy)的單層膜或它們的多層膜，且厚度在大於等於IOnm且小於等於60nm的範圍內。這些絕緣膜可通過CVD法或濺射法形成。半導體膜33可由矽、鍺、或矽和鍺的化合物(矽-鍺)形成。優選結晶半導體膜被用作半導體膜33以形成具有高場效應遷移率的TFT。為了形成結晶半導體膜，可形成非晶半導體膜，然後該非晶半導體膜可用光能或熱能結晶。例如，非晶矽膜可通過使用用氫稀釋的矽烷(SiH4)源氣的CVD法來形成。它還可通過使用包括矽的靶的濺射方法形成。非晶鍺膜可通過使用用氫稀釋的鍺烷(GeH4)源氣的 CVD法、或通過使用包括鍺的靶的濺射法來形成。此外，非晶矽鍺膜可通過使用以預定比率混合的且用氫稀釋的矽烷(SiH4)氣體和鍺烷(GeH4)氣體的源氣的CVD法、或通過使用矽和鍺兩種類型的靶的濺射方法形成。在通過CVD法形成膜時，氦氣、氟氣、或氬(Ar)、氪(Kr)、氖(Ne)等稀有氣體可代替氫氣被添加到源氣。此外，Si2H6, SiH2Cl2, SiHCl3、SiCl4, SiF4等可代替矽烷(SiH4)氣體被用作源氣。更進一步地，通過使用任何上述源氣的等離子體CVD法，結晶半導體膜可在絕緣膜23上形成。作為一種使非晶半導體膜結晶化的方法，可給出用雷射輻射的方法、用紅外輻射或類似的輻射的方法、在電爐中加熱的方法、添加促進半導體結晶化的元素且然後為結晶化加熱的方法或類似方法。作為用於結晶化的雷射束，可使用來自連續波雷射器(CW雷射器)或脈衝振蕩雷射器(脈衝雷射器)的雷射束。作為利於結晶化的氣體雷射器，給出Ar雷射器、Kr雷射器、受激準分子雷射器等。作為固態雷射器，給出玻璃雷射器；紅寶石雷射器；翠綠寶石雷射器；鈦蘭寶石雷射器；使用YAG、YVO4, YA103、GdVO4、鎂橄欖石(Ife2SiO4)、或包含摻雜物 (例如Nd、Yb, Cr、Ti、Ho、Er、Tm或Ta)的類似物等的晶體作為介質的雷射器等。非晶半導體可通過不僅用由這些雷射器發射的光束的基波，還可以用其二次到四次諧波的輻照來結晶化。例如，可使用Nd: YVO4雷射器(基波1064nm)的二次諧波(532nm) 或三次諧波(355nm)。雷射器的能量密度需要在大於等於0. OlMW/平方釐米且小於等於 100MW/平方釐米的範圍內，優選在大於等於0. IMW/平方釐米且小於等於IOMW/平方釐米的範圍內。掃描速度可以在大於等於10釐米/秒且小於等於200釐米/秒的範圍內。使用前述YAG或類似物的晶體作為介質的固態雷射器、氬離子雷射器、以及鈦蘭寶石雷射器可連續地振蕩。通過Q開關操作、鎖模等，在IOMHz或更高重複率上的脈衝振蕩也是可能的。當雷射束在IOMHz或更高的重複率振蕩時，在半導體膜由雷射束熔化且然後再次硬化時，該半導體膜受後續脈衝輻射。與使用具有低重複率的脈衝雷射器時相反，通過掃描雷射束，由雷射束輻射引起的固液界面可被連續地移動；從而可獲得沿掃描方向生長較長的晶粒。更進一步地，代替雷射器，通過將燈作為光源使用紅外光、可見光、或紫外光的輻射，非晶半導體膜也可被結晶化。在此情況下，可使用紅外光、可見光和紫外光或其組合。 在此情況下，作為燈，通常使用滷素燈、金屬滷化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈。燈的光照時間為大於等於1且小於等於60秒，優選大於等於30且小於等於60秒，且用燈的光輻射被執行大於等於1小於等於10次，優選執行大於等於2且小於等於6次。燈的光發射強度根據非晶半導體的材料、膜厚等適當設置，例如半導體膜在大於等於600°C且小於等於1000°C的加熱溫度下被即時加熱。使用促進非晶半導體膜的結晶化的元素的一種結晶化方法對使非晶矽膜結晶有利。通過將促進結晶化的元素引入非晶矽膜、然後使該非晶矽膜受到雷射束輻射或500°C 600°C的熱處理，可獲得在晶界具有高連續性晶粒的晶體矽。作為促進矽結晶化的元素，可使用從鐵(Fe)、鎳(Ni)、鈷(Co)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、鉬(Pt)、銅 (Cu)和金(Au)中選出的一種或多種元素。對將這些元素引入非晶矽膜的方法沒有特別限制，只要它是可使元素存在於非晶矽膜的表面或非晶矽膜的內部的技術即可。例如，可使用濺射法、CVD法、等離子體處理法 (例如等離子體CVD法)、吸附法、或塗敷金屬鹽溶液的方法。在這些方法之中，使用溶液的方法是便利的，且調整要被引入非晶矽膜的元素的濃度是容易的。在塗敷溶液時，非晶矽膜的表面的浸潤性被優選改進，以使溶液能塗在非晶矽膜的整個表面上。為改進浸潤性，在非晶矽膜的表面上形成具有IOnm或更小的膜厚的極薄氧化物膜是合乎需要的。為形成極薄的氧化物膜，可執行在氧氣氛中的UV光輻射、根據熱氧化方法的處理、使用過氧化氫的處理、使用含羥基的臭氧水的處理等。因為用於結晶化的元素劣化諸如TFT之類的元件的特性，所以被引入的元素在結晶化之後被合乎需要地從矽膜中去除。以下描述其方法。首先，通過用含臭氧的水溶液(通稱為臭氧水)處理結晶矽膜的表面，包括氧化物膜(稱為化學氧化物)的阻擋層以大於等於Inm且小於等於IOnm的膜厚在結晶半導體膜上形成。該阻擋層在只有吸雜層(getting layer)於稍後步驟中被選擇性去除時起蝕刻終止層作用。
接著，含稀有氣體元素的吸雜層在阻擋層上作為吸雜地點形成。在此，含稀有氣體元素的半導體膜通過CVD法或濺射法形成為吸雜層。在吸雜層形成時，濺射的條件被適當地調整，以使稀有氣體元素被添加到吸雜層。作為稀有氣體元素，可使用從氦(He)、氖 (Ne)、氬(Ar)、氪(Kr)和氙(Xe)中選出的一種或多種。注意在吸雜時因為金屬元素(例如鎳)趨於移動到具有高氧濃度的區，所以吸雜層的氧濃度合乎需要地例如是5X IO18HT3或更大。隨後，晶體矽膜、阻擋層、和吸雜層進行熱處理(例如加熱處理或用諸如雷射束之類的強光的輻射處理等)以執行所引入元素(例如鎳)的吸雜，元素從晶體矽膜中被去除， 且晶體矽膜中元素的濃度被降低。如圖4C所示，第一導電層34在絕緣膜M上形成。在此，只有TFT的柵電極在圖中被示為第一導電層34。此外，雜質被添加到半導體膜33以形成起源極區或漏極區作用的 η型或ρ型雜質區35。雜質的添加可在形成第一導電層34之前或之後完成。替換地，它可既在形成第一導電層34之前又可在其之後完成。通過所形成的雜質區35，溝道形成區36 也在半導體膜33中形成。形成第一導電層34的導電膜可以是單層導電膜或多層導電膜。對於導電膜，例如可使用包括含有從鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)和鉻(Cr)中選出的元素的金屬的膜；包括組合這些元素的合金的膜；或包括該元素的氮化物的膜。此外，可使用通過添加磷等作為摻雜劑而獲得導電性的鍺、矽、矽和鍺的化合物或類似物。例如，第一導電層34可由包括第一層中的氮化鉭(TaN)和第二層中的鎢(W)的多層膜形成。這些導電膜可通過濺射法、蒸鍍法、CVD法等形成。如圖4D所示，絕緣膜25在襯底31的整個表面上形成。第二導電層37在絕緣膜 25上形成。絕緣膜25是使第一導電層34與第二導電層37分離的夾層膜。作為絕緣膜25， 可使用氧化矽、氮化矽、氧氮化矽(SiOxNy)等的無機絕緣膜。此外，可使用聚醯亞胺、丙烯酸等的有機樹脂膜或含矽氧烷的膜。有機樹脂可以是光敏或非光敏的。絕緣膜25可以是這些絕緣材料的單層結構或其多層結構。例如，第一層是含氮化矽的無機絕緣膜，而第二層是聚醯亞胺等的有機樹脂膜。注意，矽氧烷是具有包括矽(Si)和氧(0)之間的鍵合的骨架結構的材料，且有機基團(例如烷基或芳(族)烴)可被用作替代物。更進一步地，含氟基團可被包括在替代物中。如圖4D所示，第二導電層37形成電路部分12的布線、電極等。在此，只有連接到 TFT的布線以及用於使天線11與電路部分12連接的端子部分在圖中示出。此外，在形成第二導電層37之前，接觸孔在絕緣膜M和25中形成以使第二導電層37與第一導電層34以及更低層中的半導體膜33連接。第二導電層37可以是單層導電膜或多層導電膜。例如包括含有從鉭(Ta)、鎢(W)、 鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)和鉻(Cr)中選出的元素的金屬的膜；包括組合這些元素的合金的膜；或包括該元素的氮化物的膜可被用作導電膜。如圖4Ε所示，絕緣膜沈被形成以將天線11堆疊在電路部分12上。絕緣膜沈優選形成為平坦膜，且平坦表面可通過消除由電路部分12引起的不均勻性來形成。因此，優選使用含矽氧烷的膜，或聚醯亞胺、丙烯酸等的有機樹脂膜，其可通過塗敷或印刷材料且然後固化此材料來形成。此外，代替單層結構，絕緣膜沈可具有多層結構，其中有機樹脂膜或
9類似物作為上層而氧化矽、氮化矽、氧氮化矽(SiOxNy)或類似物的無機絕緣膜作為下層。因此，電路部分12形成於元件層21中。注意，在電路部分12中，電阻器、電容器等與TFT同時製造。電路部分12的厚度可形成為較薄，約3μπι 5μπι。注意，電路部分 12中的TFT的結構不限於圖4Ε中的結構。例如，電路部分12中的TFT可具有對一個半導體層設置多個柵極的多柵極結構。此外，類似低濃度雜質區的高電阻區可與半導體層中的溝道形成區相鄰地形成。更進一步地，該結構可以是底柵結構而不是頂柵結構。如圖4F所示，天線11在絕緣膜沈上形成。天線11可通過一種通過濺射法或蒸鍍法形成導電膜且然後通過蝕刻將該導電膜加工成所需形狀的方法、或通過一種諸如絲網印刷法或液滴放電法之類的不使用蝕刻的方法形成。更薄的天線11可通過前面的方法製造。對於天線11，可使用銅、銀、金、鋁、鈦等。製造方法不受特別限制，且可使用濺射法、絲網印刷法、液滴放電法等。在形成天線11之後，如圖4F所示，密封層14形成用於密封元件層21的表面。密封層14被形成以在之後所述的剝離步驟中抑制對元件層的損傷，並在造紙工藝中保護元件層。對於密封層14，優選選擇其形成方法較為便利的材料。作為伸到所有這些要求的材料，樹脂被優選用來形成密封層14。作為用作密封層14的樹脂，例如諸如熱固樹脂、或光固化樹脂(UV固化樹脂、可見光固化樹脂)之類的樹脂是優選的，且環氧樹脂可被用作樹脂材料。通過將環氧樹脂用作密封層14，密封層14的表面的平坦性被改進，對元件層21的損傷可被抑制，且該元件層可在稍後的剝離步驟或造紙步驟中被保護免於灰塵等。因此，完成了使用襯底31製造疊層體22。注意，雖然在附圖中只示出一個天線11 和一個電路部分12，但是實際上許多天線11和電路部分12在襯底31上同時製造。然後，疊層體22被轉移到柔性基片13上，半導體器件1完成。參考圖5Α 5D描述以下步驟。首先，如圖5Α所示，形成開口部分40以使疊層體22與襯底31分離。開口部分40 被形成為伸到剝離層32或穿透剝離層32。作為開口部分40的形成方法，可採用其中用切片機、線狀鋸等物理切割疊層體22的方法；其中通過使用雷射束輻射的雷射消融切割疊層體22的方法；或其中通過蝕刻形成開口部分40的方法。在這些方法中，通過雷射消融的切割方法是優選的，因為相比其他方法其對天線11和電路部分12損傷較小。此外，通過形成開口部分40，形成疊層體22的側面(側面的結構參考圖3)。如圖 3所示，疊層體22的側面由在製造元件層21時形成的絕緣膜23 沈的疊層膜、以及密封層14構成。此外，因為疊層體22與密封層14 一起被切割，所以由絕緣膜23 沈構成的疊層膜的側面可形成為與密封層14的側面對準。接著，如圖5Β所示，支承基片41被附連到密封層14的上表面。支承基片41是用於支承疊層體22直到疊層體22被轉移到柔性基片13的基片。因此，可容易地從疊層體22 去除的基片被選擇用於支承基片41。例如，對於支承基片41，可使用具有其中粘附性在正常狀態下是強的、而在施加熱或用光輻射時變弱的特性的基片。例如，可使用通過加熱其粘附性變弱的熱剝離帶、通過紫外線輻射其粘附性變弱的UV剝離帶等。替換地，可使用在正常狀態下具有弱粘附性的弱粘附帶等。然後，剝離層32內部的或者剝離層32和與其接觸的層之間的界面處的分子的鍵合力被削弱。因此，通過將力施加到支承基片41，疊層體22可與襯底31分離。作為削弱剝離層32內部的分子的鍵合力等的方法，有一種預先在剝離層32內形成元素的鍵合力較弱的部分的方法、或者一種形成剝離層32且然後處理它以使分子的鍵合力變弱的方法。在前一種方法中，金屬層(Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Ru、Rh、Pd、Os、
Ir)被形成為剝離層，然後金屬層的氧化物層被堆疊到其上。結果，可形成原子的鍵合力較弱的部分。氧化物層可通過氧化金屬層的表面形成。例如，通過執行熱氧化處理，氧等離子體處理、使用諸如臭氧水之類的具有強氧化力的溶液的氧化處理等，可形成氧化物層。更進一步地，金屬層的表面還可通過在金屬層的表面上形成諸如氧化矽或氧氮化矽之類的含氧的絕緣膜來氧化。作為在形成剝離層32之後削弱分子的鍵合力的後一方法，有使用雷射束輻射的方法。例如，含氫的非晶矽被用作剝離層32。通過用雷射束輻照非晶矽，空隙因為所含氫被釋放而形成，這可削弱剝離層32。此外，可採用其中剝離層32進行溼法刻蝕或幹法刻蝕的方法。在此情況下，剝離層32可由諸如W、Mo、Nb或Ti之類的金屬；其合金；其金屬化合物(例如氧化物或氮化物)； 矽等形成。更進一步地，含滷素的氟化物的氣體或液體可被用作蝕刻劑。例如，給出三氟化氯(ClF3)、三氯化氮(Nf3)、三氟化溴(BrF3)、以及氟化氫(HF)。注意，在附連支承基片41之前在剝離層32上執行蝕刻處理。更進一步地，通過形成如圖5A所示的開口部分40，密封層(樹脂層)14的收縮力被施加到剝離層32，這可促進剝離層32和絕緣膜23之間的界面上或剝離層32內部的剝
1 O由矽晶片製成的IC晶片通過在矽晶片上形成多個集成電路、切割矽晶片以形成多個IC晶片、然後用模製劑密封各個IC晶片形成。另一方面，在本發明中，疊層體22在其被切割成各個射頻標籤之前用密封層14密封。這是因為密封層14在劃分疊層體22時起保護層的作用，並且因為觸發通過一起切割元件層21和密封層14來形成以從襯底31剝離疊層體22。以此方式一起劃分元件層21和密封層14是本發明的關鍵點之一。疊層體22的側面的結構是這種工藝的結果，且疊層體22的側面是在切割密封層 14和元件層21時形成的表面，且該表面形成為使元件層21的側面和密封層14的側面相互對準。此外，作為形成開口部分40的結果，疊層體22的側面由在製造天線11和電路部分 12時形成的絕緣膜23 沈的疊層膜、以及密封層14形成。通過這些疊層膜，天線11和電路部分12被保護免受震動和溼氣。如圖5C所示，通過使襯底31與疊層體22分離，形成被劃分以使各個半導體器件 1相互分離的疊層體22。隨後，如圖5D所示，柔性基片13被固定到襯底31從中剝離的疊層體22的底部(元件層21的底部)。柔性基片13具有基膜和粘附層的疊層結構。基膜由樹脂材料(諸如聚酯、聚丙烯、聚氯乙烯、聚苯乙烯、聚丙烯腈、聚對苯二甲酸乙二醇酯或聚醯胺)製成。對於有粘附性的合成樹脂膜，可使用丙烯酸(類)樹脂、環氧樹脂、醋酸乙烯樹脂、乙烯共聚物樹脂、聚氨基甲酸酯樹脂等。在這些中，優先選擇熱塑樹脂、固化樹脂、或通過UV光或可見光輻射固化的光固化樹脂。
11
最後，支承基片41被剝離疊層體22。因此，完成了圖2和3中所示的半導體器件 1。如圖3所示，半導體器件1的上表面受密封層14的保護。通過提供密封層14，由柔性基片13提供的保護不是必須的，因為它與底部在一起。因此，半導體器件1容易制薄。密封層14的厚度被製成使其比天線11的厚度至少約厚20% 30%。密封層14具有足以保護天線11和電路部分12的機械強度，並且保證半導體器件1的上表面的平滑度。更進一步地，半導體器件1的底部被柔性基片13覆蓋。柔性基片13具有平滑從中去除在製造疊層體22時使用的襯底31的平滑疊層體22的表面的功能。對於柔性基片 13，可使用具有2ym或更大厚度的基膜的薄基片，帶有基膜的柔性基片13的總厚度(基膜和粘附層的總厚度)小於或等於20 μ m。注意，可用二氧化矽(矽石)粉末塗覆柔性基片13的基膜的表面。通過用二氧化矽粉末塗覆表面，即使在高溫和高溼環境中也可維持防水性質。此外，可用諸如銦錫氧化物之類的導電材料塗覆基膜的表面。通過該塗覆材料，可防止基膜上的電荷積累，且電路部分12可被保護免於靜電。更進一步地，可用主要含碳的材料(例如類金剛石碳)塗覆表面。 通過塗覆強度被增大，這可抑制半導體器件的劣化或毀壞。疊層體22的側面由包括在製造疊層體22時形成的絕緣膜23 沈的疊層膜、以及密封層14的疊層膜形成。即通過用柔性基片13、絕緣膜23 沈、密封層14構成半導體器件1的表面，可保證造紙工藝中半導體器件1必需的機械強度和耐水性，並且將半導體器件1做薄，如小於或等於30 μ m。在本發明人的研究中，已成功使用包括薄膜電晶體的電路製造具有30 μ m或更小厚度的柔性半導體器件1。注意，半導體器件1的機械強度和耐水性可通過將另一柔性基片13附連到密封層 14的上表面改進。圖6A和6B是示出這種結構的示例的半導體器件1的截面圖。如圖6A 所示，以與將柔性基片13附連到元件層21的底部類似的方式，柔性基片13A被設置在密封層14的上表面。此外，如圖6B所示，不但疊層體22的下表面和上表面而且疊層體22的側面都可使用一對柔性基片13B和13C被密封。以與柔性基片13類似的方式，對於柔性基片13A、13B、13C中的每一個，可使用具有2μπι或更大厚度的基膜的薄基片，帶有該基膜的柔性基片的總厚度(基膜和粘附層的總厚度)小於或等於20 μ m。通過選擇具有這樣厚度的柔性基片，即使在使用兩個柔性基片時，半導體器件1的厚度可被製成50 μ m或更小，或甚至更薄，如40 μ m以內或更小。注意，圖IA到IC中所示的半導體器件1的天線11是螺旋形結構的天線，但是可使用其他結構的天線。例如，可使用如圖7A所示的諸如偶極天線的線性形狀的天線IlA0 此外，如圖7B所示，可使用是平面矩形固體的天線IlB (諸如貼片天線之類)。更進一步地， 可使用如圖7C所示的帶狀形狀的天線11C。根據半導體器件1的通信範圍等適當選擇天線的長度、形狀、大小等。〈紙的製造方法〉其次，參考圖8A 8D所示的截面圖描述一種將半導體器件1嵌入紙的方法。此實施例的紙被形成為多層紙，且半導體器件1被嵌入在紙層和紙層之間。首先，製備溶解於水的紙漿的紙材料。該紙材料被均勻攪和、然後被排出以形成溼紙幅51(參見圖8A)。為改進夾層強度，諸如酯化的磷酸鹽漿粉之類的漿粉；陽離子聚丙烯醯胺等被噴灑在溼紙幅51的一個表面。隨後，半導體器件1被放置在用作為夾層增強劑的漿粉等噴灑過的表面上(參見圖8B)。注意，雖然在圖8A 8D中，示出其中一個半導體器件1被嵌入在一片紙中的示例，但是多個半導體器件1可被嵌在一片紙中。分開製備的溼紙幅52被放置在溼紙幅51上，並且溼紙幅51和52被一起施壓並相互附連。半導體器件1的表面是親水的，以使半導體器件1裝在溼紙幅51和52之間是合乎需要的。因此，優選密封層14的表面進行等離子體處理、電暈處理等，以使該表面被修改成具有親水性質或改進親水性質。可在切割疊層體22之前或之後執行密封層14的表面的處理。通過在溼紙幅51和52被一起施壓之後對它們進行乾燥，形成其中半導體器件1 被嵌在紙層53和紙層M之間的紙2。注意，因為半導體器件1的天線11和電路部分12的導電層分別由具有高反射率的材料製成，所以在紙2的顏色為白色的或在紙2較薄時，會注意到被嵌入的半導體器件1是突出的。為使半導體器件1不突出，天線11的表面或導電層的表面被做成不均勻的。由於天線11的表面或導電層的表面的不均勻性，光在表面上被不規則地反射，且表面似白色且混濁的；因此，預期半導體器件1不突出的效果。例如，在鋁被加熱時，其表面變得不均勻。注意雖然在圖8A 8D中，紙2是具有兩層的多層紙，但紙2可以是具有三個或更多個層的多層紙。對於在紙中嵌入半導體器件1的方法，優選採用製造多層紙的方法。這是因為控制半導體器件1被嵌入的位置是容易的。例如，在根據專利文獻2的半導體器件 1被浸在溶解於水的紙原料的方法中，在厚度方向上控制位置是困難的，且為了在厚度方向上控制位置，有必要平衡半導體器件1的比重和紙的秤量，這使得在各類紙中嵌入射頻標籤變得困難。另一方面，在多層造紙中，不存在在厚度方向上控制位置的問題。其次，描述半導體器件1的電路結構示例。圖9示出半導體器件1的電路框圖。圖9中的半導體器件1符合國際標準化組織的ISO 15693的規範，且它是鄰近型、 並具有13. 56MHz的通信信號頻率。此外，接收只響應數據讀取指令，傳輸中的數據傳輸速率約為13kHz，且曼徹斯特碼被用作數據編碼格式。半導體器件1的電路部分12被粗略地分成電源部分60和信號處理部分61。電源部分60包括整流電路62和存儲電容器63。整流電路62對由天線11接收的載波整流並生成直流電壓。存儲電容器63平滑由整流電路62生成的直流電壓。在電源部分60中生成的直流電壓被作為電源電壓提供給信號處理部分61的各個電路。信號處理部分61包括解調電路64、時鐘發生/校正電路65、識別/確定電路66、 存儲控制器67、掩模型只讀存儲器(ROM) 68、編碼電路69、以及調製電路70。解調電路64是解調由天線11接收的信號的電路。在解調電路64中被解調的所接收信號被輸入到時鐘發生/校正電路65以及識別/確認電路66。時鐘發生/校正電路65生成運行信號處理部分61所必需的時鐘信號，並且還具有校正時鐘信號的功能。例如，時鐘發生/校正電路65包括壓控振蕩電路(以下稱為「VC0 電路」)，並將來自VCO電路的輸出轉變成反饋信號，與所提供信號做相位比較，並通過負反饋調整輸出信號，以使反饋信號和被輸入信號分別處在某個相位。識別/確定電路66識別並確定指令代碼。被識別/確定電路66識別並確定的指令代碼是幀結尾(EOF)信號、幀起始(SOF)信號、標記、命令代碼、掩碼長度、掩碼值等。此外，識別/確定電路66具有標識傳輸誤差的循環冗餘碼校驗(CRC)功能。存儲控制器67基於由識別/確定電路66處理的信號從掩模型ROM 68讀取數據。 此外，ID等被存儲在掩模型ROM 68內。通過安裝掩模型R0M68，半導體器件1被形成為專用於讀取，以使複製或偽造變得不可能。具有防偽效果的紙可通過將專用於讀取的半導體器件1嵌入紙中來提供。編碼電路69對由存儲控制器67從掩模型ROM 68中讀取的數據進行編碼。經編碼的數據在調製電路70中被調製。在調製電路70中被調製的數據從天線11作為載波傳輸。描述半導體器件1的不同電路結構示例。在此，描述設置有密碼功能的半導體器件1的電路結構示例。圖10是半導體器件1的電路框圖。半導體器件1包括天線11和電路部分12。此電路部分12被主要分成運算電路 80和模擬部分81。運算電路80包括CPU 82、ROM 83、RAM 84和控制器85。此外，控制器 85包括CPU接口(以下稱為CPUIF)76、控制寄存器77、代碼提取電路78和編碼電路79。模擬部分81包括天線11、諧振電路88、電源電路89、復位電路90、時鐘發生電路 91、解調電路92、調製電路93和電源管理電路94。在接收信號96被天線11接收後，接收信號96由解調電路92解調。此外，在發送信號97被調製電路93調製後，發送信號97由天線11發送。在半導體器件1被置於由通信信號形成的磁場中時，感應電動勢由天線11和諧振電路88生成。感應電動勢被電源電路89的電容器存儲，且該電容器還穩定感應電動勢的電勢。然後，感應電動勢被作為電源電壓提供給電路部分12的各個電路。復位電路90生成整個半導體器件1的初始復位信號。例如，復位電路90生成在電源電壓增大之後升高的信號作為復位信號。時鐘發生電路91根據由電源管理電路94生成的控制信號改變時鐘信號的頻率和佔空比。解調電路92從ASK法的接收信號96的振幅的波動中檢測表示「0」或「1」的接收數據98。解調電路92可由例如低通濾波器構成。調製電路93是調製發送數據99的電路。調製電路93通過使發送數據99的振幅波動將發送數據99轉變成ASK法的發送信號。例如，在發送數據99是「0」時，通過改變諧振電路88的諧振點來改變振幅。電源管理電路94監控由電源電路89提供給運算電路80的電源電壓或運算電路 80中的電流消耗，並在時鐘發生電路91中生成控制信號用於改變時鐘信號的頻率和佔空比。其次，通過描述半導體器件1的運行描述運算電路80的結構。包含密文數據96a的接收信號96從讀取器/寫入器發送。在由天線11接收的接收信號96在解調電路92中被解調後，接收信號96在代碼提取電路78內被分解成控制命令、密文數據等，且然後被存儲在控制寄存器77中。控制命令是例如指定唯一 ID號、運行的中斷、解密等的指定半導體器件1的響應的數據。在此，控制命令是解密命令。然後，在運算電路80中，CPU 82根據存儲在ROM 83中的密碼解密程序使用預先
14存儲在ROM 83中的密鑰83a解密(解碼)密文。被解碼的密文(經解碼文本)被存儲在控制寄存器77中。此時，RAM 84被用作數據存儲區。CPU 82經由CPUIF 76訪問ROM 83、 RAM 84和控制寄存器77。CPUIF 76具有根據由CPU 82請求的地址生成到ROM 83,RAM 84 和控制寄存器77中任一個的訪問信號的功能。最後，發送數據99從編碼電路79中的解碼文本中生成，發送數據99在調製電路 93中被調製，且包含經解碼文本數據97a的發送信號97從天線11發送到讀取器/寫入器。雖然由軟體進行處理的方法被描述成運算電路80的運算方法，但最適合的運算方法可根據目的選擇，且運算電路80可基於該方法形成。例如，作為運算方法，通過硬體的運算處理方法和既通過硬體又通過軟體的運算處理方法可被認為是替換方法。由軟體進行處理的方法是其中運算電路80如圖10所示地由CPU和大規模存儲器構成、且程序由CPU執行的方法。在由硬體進行處理的方法中，運算電路80可由專用電路構成。在既由硬體又由軟體進行處理的方法中，運算電路80可由專用電路、CPU、存儲器構成，且運算過程的一部分可在專用電路中完成而運算過程的其它部分可通過在CPU中執行程序來完成。防止數據洩漏給第三方的效果可通過加密發送和接收數據來對圖10的半導體器件1改進。此外，通過包括CPU，半導體器件1可通過改變例如在CPU中執行的程序來變成多功能。本發明的嵌有半導體器件的紙可被用作各種紙介質。特別地，通過使用其中如果企圖從紙中取出射頻標籤，則其證據被留在紙上的特性，本發明的紙可用作各種必需防偽的紙介質。紙介質例如是紙幣、戶口簿、居留證件、護照、執照、身份證、會員證、手寫鑑定意見、患者登記卡、通行證、期票、支票、運貨證、貨單、倉庫憑單、股票、債券、禮券、票、典契等。此外，通過實現本發明，優質紙、噴墨印刷用紙等可起防偽用紙的作用。例如，本發明的紙可被應用於諸如合同和規範文件之類的機密信息被寫入其中的各種文件。此外，通過實現本發明，許多信息、比在紙介質上視覺所示信息更多的信息可被保存在紙介質中。因此，通過將本發明的紙應用於產品標籤等，可實現產品管理的電子系統或防止產品偷竊。以下參考圖IlA IlE描述根據本發明的紙的各用途示例。圖IlA是使用本發明的嵌有半導體器件1的紙的無記名債券111的示例。無記名債券111包括郵票、諸如門票之類的票、禮券、購書券、文具券、酒券、米券、各種禮品券、各種服務券等，但是當然無記名債券111不限於此。此外，圖IlB是使用本發明的嵌有半導體器件1的紙的證書112的示例(例如居住證或戶口簿)。圖IlC是將本發明的紙用作標籤的示例。標籤(ID貼紙)114由在標籤基片(單獨紙)113上嵌有半導體器件1的紙形成。標籤114被儲存在盒子115內。在標籤114上，印刷有關於產品或服務的信息(諸如產品名稱、品牌、商標、商標所有人、銷售方或製造商)。 此外，因為產品唯一的ID號(或產品分類)被存儲在半導體器件1內，所以可容易地發現諸如商標權或專利權之類的智慧財產權的偽造、侵犯以及諸如不公平競爭之類的非法活動。半導體器件1可被輸入大量無法全部被寫在容器上或產品的標籤上的信息，諸如產品的生產地區、銷售地區、質量、原料、效果、用途、數量、形狀、價格、生產方法、使用方法、生產時間、 使用時間、產品有效期、使用手冊、以及與產品有關的智慧財產權信息。因此，交易者或消費者可使用簡單的讀取器訪問這些信息。更進一步地，信息可在生產者側上被容易地重寫、擦除等，但不能在交易者或消費者側上被重寫、擦除等。圖IlD示出由嵌有半導體器件1的紙形成的標籤116。通過用嵌有半導體器件1 的紙製造標籤，可相比使用塑料框架的常規ID標籤更便宜地製造標籤。此外，如果產品使用紙，則通過使用本發明的紙可整體形成產品和ID標籤。這樣的示例在圖IlE中示出。圖 IlE示出使用本發明的紙作為封面的書117，且半導體器件1被嵌入封面。通過將使用本發明的紙的標籤114或標籤116附連到產品，或通過使用本發明的紙製造產品，產品管理會變得容易。例如，在產品被偷走後，可通過跟隨產品路線快速發現犯罪者。在此方式中，通過針對ID標籤使用本發明的紙，產品原料的歷史管理、生產地區、 製造和加工、配銷、銷售等、以及跟蹤調查會成為可能。即產品變成可跟蹤。此外，通過本發明，可以比從前低的價格弓I入產品的跟蹤管理系統。[實施例1]在此實施例中，製造其中半導體器件被嵌入兩層紙之間的紙。在此實施例中，製造其半導體器件和紙的厚度相互不同的三種類型的紙。三種類型的紙將被稱為紙A、紙B和紙 C。參考圖12A和12B描述此實施例的多層紙的製造方法。〈紙A的製造〉製備溼紙幅125和126，以使下層和上層紙層分別具有^g/m2的基本重量。在作為下層的溼紙幅125的上表面上分散酯化的醋酸鹽漿粉後，具有50 μ m厚度的半導體器件1 被置於下層溼紙幅125的上表面上，且作為上層的溼紙幅1 被疊層在下層溼紙幅125上。 疊層溼紙幅125和1 被置於壓機的載物臺(由鋼製成)1 上。使用置於溼紙幅126的上表面上的濾紙127，溼紙幅125和溼紙幅1 被放置於壓機的載物臺1 與壓板(由鋼製成)1 之間，然後被施壓(參見圖12A)。施壓時間為兩分鐘且壓力為20. 6kPa。受壓溼紙幅125和1 在烘乾機中在100°C被烘乾100秒，製造出由紙層130和紙層131製成的多層紙132(參見圖12B)。紙A的不包括半導體器件1的部分的厚度tl是100 μ m，而包括半導體器件1的部分的厚度t2是125 μ m。厚度t2和tl的差異是25μπι。在紙A中，其上沒有放置濾紙 127的紙層130的表面被形成為沒有不均勻性的平坦表面。紙層131的表面被形成為具有高度平滑度的表面，且半導體器件1上的部分的不均勻性只能通過人的指尖略有感覺。〈紙B的製造〉紙的基本重量是30g/m2，而半導體器件1的厚度是沈μ m。用於製造紙132的其他條件與紙A的條件類似。在與紙A的類似方式中，其上沒有放置濾紙127的紙層130的表面沒有顯示出不均勻性且是平坦的，紙層131的表面被形成為具有高度平滑性的表面， 該表面上由半導體1引起的不均勻性只能通過人的指尖略有感覺。紙B被製成厚於紙A，因為基本重量大於紙A的基本重量。在紙B中，不包括半導體器件1的部分的厚度tl是110 μ m，包括半導體器件1的部分的厚度t2是1 μ m,且厚度t2和tl的差異是19 μ m。因為紙B中的半導體器件1的厚度比紙A中的更薄而紙B的厚度更厚，所以厚度t2和tl之間的差異能比紙A的做得更小。〈紙C的製造〉紙C是比較示例，且除半導體器件1的厚度是135 μ m之外，該紙被在與紙A的條
16件相同的條件下形成。在紙C中，不包括半導體器件1的部分的厚度tl是ΙΟΟμπι，包括半導體器件1的部分的厚度t2是210 μ m，且厚度t2和tl的差異是110 μ m。在紙C的情況下，因為嵌入比紙層130和131 (每層約為50 μ m)厚的半導體器件1，所以存在所引起的厚度與半導體器件1的厚度大致相同的凸出；然而，其上沒有放置濾紙127的紙層130的表面上不存在由半導體器件1引起的不均勻性。作為造紙A C的結果，獲得以下發現(1) (3)。(1)在施壓步驟中，使用諸如鋼之類的形狀不改變的鋼體向相互附連的兩層溼紙幅的一個表面直接施壓，並且用類似的剛體向另一表面施壓，其間插入形狀可改變的軟物 (在此實施例中是濾紙)，可防止由射頻標籤引起的不均勻性在剛體直接施壓的表面上出現。注意，只要在形狀可改變的軟物可根據溼紙幅被施壓時由射頻標籤引起的溼紙幅的表面的不均勻性改變其形狀，其就是可接受的。在實現本發明時，可使紙幅的一個表面在施壓步驟中與在形狀不改變的物體接觸，可使另一表面與形狀可改變的物體接觸，且可用一對平板或一對輥子向溼紙幅施壓。形狀可改變的物體可被固定到平板或輥子之一，或者不這樣。(2)在具有兩層的多層紙的情況下，如同紙A和紙B —樣，通過嵌入厚度與所製紙的厚度tl的1/2厚度大致相同或更薄的、即約紙層的一個層厚度的RF標籤，出現另一表面 (用介於其間的軟物施壓的表面)的不均勻性可以最小化。如果表面上略有不均勻是個問題，則至少一個紙層可被疊層在此表面上以去除不均勻性。(3)通過此實施例，發現在多層紙中可嵌入較薄的、如130 μ m或更薄的射頻標籤， 而不損失表面的平滑度。如同紙B—樣，可使紙的厚度與IlOym —樣薄或更薄。此外，發現可製造較薄的、如100 μ m或類似紙A更薄的多層紙。[實施例2]在此實施例中，描述具有30μπι或更小厚度的半導體器件301的製造方法。圖13 是此實施例的半導體器件301的示意性截面圖。注意，此實施例的半導體器件301的上表面結構與圖IC的半導體器件1的類似，且半導體器件301由天線311和電路部分312構成。 注意，在圖13中，作為截面結構的一個示例，只有ρ溝道型TFT、n溝道型TFT、電容器、以及到天線311的連接部分被示為電路部分312。在元件層321中，其中集成有各自包括諸如TFT之類的電子元件的電路的電路部分312和天線311被堆疊。元件層321的側面由稍後描述的在製造元件層321時形成的絕緣膜的疊層膜製成。此外，柔性基片313被附連到元件層321的底部。柔性基片313具有粘附層313a和基膜31 的疊層結構，並且基膜31 用粘附層313a附連到元件層321。元件層321的上表面用密封層314密封。在柔性基片313上，設置有包括元件層321和密封層314的疊層體322。以下參考圖13到20B的截面圖描述半導體器件301的製造方法。為形成疊層體322，製備玻璃襯底400。首先，剝離層在玻璃襯底400上形成。使用SiH4和N2O作為源氣、使用等離子體CVD裝置在玻璃襯底400上形成厚度為IOOnm的氧氮化矽膜401。然後，使用濺射裝置形成厚度為30nm的鎢膜402。然後，使用濺射裝置形成厚度為200nm的氧化矽膜403 (參見圖14A)。通過形成氧化矽膜403，鎢膜402的表面被氧化，且與鎢具有弱的分子鍵合的氧化面上形成。使用這種具有弱鍵合的部分，疊層體322與玻璃襯底400分離。因為鎢膜402對玻璃襯底400具有差的粘附性，所以形成氧氮化矽膜401以在製造疊層體322的同時維持鎢膜402的粘附性。注意，氧化矽膜403還可使用CVD裝置形成。如圖14B所示，兩層絕緣膜在氧化矽膜403上形成。對於第一層，使用SiH4、N2O, NH3和壓作為源氣、使用等離子體CVD裝置形成厚度為50nm的氧氮化矽膜404。氧氮化矽膜404的阻擋層性質被改進，從而氮的化合物比率變成40%或更大。對於第二層，使用SiH4 和N2O作為源氣、使用等離子體CVD裝置形成厚度為IOOnm的氧氮化矽膜405。因為使由晶體矽製成的TFT等的半導體層與氧氮化矽膜405緊密接觸，所以使氧氮化矽膜405中的氮的構成比率小於或等於0.5%，從而不發生與半導體層的界面狀態。使用SiH4和H2作為源氣、使用等離子體CVD裝置在氧氮化矽膜405的表面上形成厚度為66nm的非晶矽膜。非晶矽膜受YVO4雷射器(532nm波長)的二次諧波輻射並結晶化以形成晶體矽膜406(參見圖14C)。在形成晶體矽膜406後，在離子摻雜裝置中使用用氫稀釋的乙硼烷( )作為摻雜氣體將硼添加到整個晶體矽膜406。因為通過結晶化非晶矽獲得的晶體矽具有懸空鍵，所以它不是理想的本徵矽，並顯示出弱的η型導電率。因此，添加極其少量的ρ型雜質具有使晶體矽膜406成為本徵矽的效果。此工藝可按需執行。通過光刻步驟在晶體矽膜406上形成抗蝕膜，並使用該抗蝕膜作為掩模用SiF6和 O2氣體蝕刻晶體矽膜406，形成具有預定形狀的半導體層407 409，如圖14D所示。半導體層407和408分別是其中形成有TFT的溝道形成區、源極區和漏極區的半導體層。半導體層409形成MIS型電容器的電極。如圖15Α所示，抗蝕膜R31通過光刻步驟形成，以使η溝道TFT的閾值電壓不變成負電壓。使用抗蝕膜R31作為掩模，極小量的硼被添加到η溝道TFT的半導體層408。摻雜完成後該抗蝕模R31被去除。如圖15Β所示，使用SiH4和N2O作為源氣、使用等離子體CVD裝置在整個玻璃襯底 400上形成厚度為20nm的氧氮化矽膜410。氧氮化矽膜410是TFT的柵極絕緣膜和電容器的電介質。抗蝕膜R32通過光刻步驟形成。使用用氫稀釋的三氫化磷(PH3)作為摻雜氣體， 用磷對電容器的半導體層409進行摻雜，並且使用離子摻雜裝置在整個半導體層409上形成η型雜質區412(參見圖15C)。在摻雜步驟完成時，抗蝕膜R32被去除。接著，用於形成TFT的柵電極的導電層在氧氮化矽膜410上形成(參見圖15D)。 形成厚度為30nm的氮化鎢(TaN)膜和厚度為370nm的鎢(W)膜的疊層膜。氮化物膜和鎢膜各自通過濺射裝置形成。通過光刻步驟形成抗蝕膜，並且使用蝕刻裝置蝕刻前述疊層膜以形成第一導電層413 415。第一導電層413和414各自形成TFT的柵電極或柵極布線， 而第一導電層415形成電容器的一個電極。作為蝕刻裝置，使用感應耦合的等離子體蝕刻裝置。作為蝕刻劑，(12、3&和&的混合氣體被首先用於蝕刻鎢膜，且然後被引入處理腔的蝕刻劑被改成僅為Ci2氣體，且氮化鎢膜被蝕刻。如圖16A所示，抗蝕膜R33通過光刻步驟形成。通過離子摻雜裝置使用用氫稀釋的三氫化磷(PH3)作為摻雜氣體將磷添加到半導體層408和409。使用第一導電層414作
18為掩模，η型低濃度雜質區416和417以自對準方式在半導體層408中形成。類似地，使用第一導電層415作為掩模，η型低濃度雜質區418和419以自對準方式在半導體層409中形成。此步驟是用於在η溝道TFT中形成LDD區的步驟。這樣做是為了使η型低濃度雜質區416和417中的η型雜質被包含在大於或等於1 X IO16原子/立方釐米且小於或等於 5 X IO18原子/立方釐米的範圍內。如圖16Β所示，抗蝕膜R34通過光刻步驟形成。使用用氫稀釋的乙硼烷(B2H6)作為摻雜氣體在摻雜裝置中將硼添加到P溝道TFT的半導體層407中。P型高濃度雜質區407a 和407b以自對準方式使用第一導電層413作為掩模在半導體層407中形成。此外，由第一導電層413覆蓋的區域以自對準方式形成為溝道形成區407c。摻雜完成後抗蝕模R34被去除。如圖16C所示，絕緣層423 425分別在第一導電層413 415附近形成。絕緣層423 425被稱為側壁。首先，使用SiH4和N2O作為源氣、使用等離子體CVD裝置形成厚度為IOOnm的氧氮化矽膜。接著，使用SiH4和N2O作為源氣、使用LPCVD裝置形成厚度為200nm的氧化矽膜。然後，通過光刻步驟形成抗蝕膜。使用此抗蝕模，首先上層氧化矽膜進行緩衝氫氟酸的溼法刻蝕。隨後，抗蝕膜被去除，並且通過對下層氧氮化矽膜進行幹法刻蝕，形成絕緣層423 425。使用此序列步驟，氧氮化矽膜410被蝕刻，且只有第一導電層 413 415下面的各部分和絕緣層423 425被留下。如圖17A所示，抗蝕膜R35通過光刻步驟形成。使用離子摻雜裝置，使用用氫稀釋的三氫化磷(PH3)作為摻雜氣體將η型雜質被添加到η溝道TFT的半導體層408以及電容器的半導體層409，從而形成η型高濃度雜質區。在半導體層408中，使用第一導電層414和絕緣層似4作為掩模，η型高濃度雜質區408a和408b以自對準方式形成，且與第一導電層 414重疊的區以自對準方式被設置成溝道形成區408c。此外，在各個η型低濃度雜質區416 和417中的與絕緣層似4重疊的區域被按現狀地設置成η型低濃度雜質區408e和408d。以與半導體層408類似的方式，η型高濃度雜質區409a和409b、溝道形成區409c、 以及η型低濃度雜質區409e和409d在半導體層409中形成。抗蝕膜R35被去除，且使用等離子體CVD裝置形成厚度為50nm的氧氮化矽膜426， 如圖17B所示。作為氧氮化矽膜426的源氣，使用SiH4和隊0。在形成氧氮化矽膜似6後， 在氮氣氛中在550°C進行熱處理，以激活添加到半導體層407 409的η型雜質和ρ型雜質。此時，半導體層407 409中的懸空鍵由氧氮化矽膜426中所含的氫端接。如圖17C所示，形成具有兩層結構的氧氮化矽膜427。使用等離子體CVD裝置，用 SiH4和N2O作為源氣，形成下層以具有IOOnm的厚度。使用等離子體CVD裝置，用SiH4、N20、 NH3和H2作為源氣，形成上層以具有600nm的厚度。通過光刻步驟和幹法刻蝕步驟在氧氮化矽膜427和氧氮化矽膜426中形成接觸孔。接著，具有四層結構的導電膜在氧氮化矽427上形成。從底部起，鈦(Ti)層、氮化鈦 (TiN)層、純鋁層以及氮化鈦(TiN)層按此順序分別以60nm、40nm、500nm和IOOnm的厚度堆疊。使用濺射裝置形成各層。導電膜通過光刻步驟和幹法刻蝕步驟被處理成預定形狀以形成第二導電層428 433，如圖17C所示。N型高濃度雜質區409a和409b通過第二導電層432連接。形成具有包括溝道形成區409c、氧氮化矽膜410和第一導電層414的疊層結構的MIS型電容器。第二導電層433形成天線311與其連接的端子。如圖18A所示，形成聚醯亞胺435。在此，使用光敏聚醯亞胺。使用旋塗器塗敷聚醯亞胺以具有1. 5 μ m厚度。通過顯影使用光刻步驟曝光的聚醯亞胺，形成其中形成有接觸孔的聚醯亞胺435。在顯影后，烘培聚醯亞胺。使用濺射裝置在聚醯亞胺435上形成厚度為IOOnm的鈦膜。鈦膜通過光刻步驟和幹法刻蝕步驟被處理成預定形狀以形成第三導電層436，如圖18A所示。作為形成第三導電層436的導電膜，使用濺射裝置形成厚度為IOOnm的鈦膜。第三導電層436是用於使天線 311連接到電路部分312的端子(第二導電層43 的凸塊。通過以上步驟，形成電路部分 312。如圖18B所示，形成聚醯亞胺437。在此，類似於聚醯亞胺435，使用光敏聚醯亞胺通過類似方法形成其中形成有開口部分的聚醯亞胺437。開口部分在其中形成有天線311 的區中形成。如圖18B所示，形成天線311。使用蒸鍍裝置，使用金屬掩模蒸鍍鋁以具有5 μ m厚度，並且形成具有預定形狀的天線311。通過上述步驟，在玻璃襯底400上形成元件層321。隨後，形成用於密封元件層321的表面的密封層314。通過印刷方法塗敷熱固環氧樹脂以形成厚度為約15 μ m的密封層314，然後烘培該熱固環氧樹脂。通過上述步驟，製造出疊層體322。然後，疊層體322被切割以使各個半導體器件301相互分離，並且被切割的疊層體322被轉移到單獨的柔性基片313。如圖19A所示，堆疊在元件層321中的絕緣膜與密封層314 —起通過雷射器光輻射去除以形成伸到鎢膜402的開口部分439，且疊層體322被劃分以使各個半導體器件301 相互分離。在此步驟中，疊層體322的側面由密封層314以及包括在元件層321中的絕緣膜的疊層膜形成，且側面可以是密封層314以及絕緣膜的疊層膜相互對準的表面。注意，雖然形成了開口部分439以伸到玻璃襯底400，但是只要開口部分439至少伸到鎢膜402就是可接受的。然後，其粘附性通過UV光輻射變弱的UV玻璃帶440被固定到密封層314，如圖19B 所示。注意，開口部分439的形成成為疊層體322開始從開口部分439的端部、在鎢膜402 與其上所形成的氧化鎢之間界面處剝落的觸發。這被認為是因為通過將樹脂(環氧樹脂) 用作密封層314，在開口部分439形成時密封層314略有收縮，這施加了力，且具有弱鍵合的鎢膜402剝離。更進一步地，力被施加到UV剝離帶440以將疊層體322剝離玻璃襯底 400(參見圖20A)。如圖20B所示，柔性基片313被附連到疊層體322的鎢膜402從其處剝落的底部 (氧化矽膜403的下表面)。在柔性基片313中，厚度為2 μ m的熱固環氧樹脂被用作粘附層313a，且由PET製成的基片被用作基膜31北。在柔性基片313被附連後，用UV光輻射UV剝離帶440，UV剝離帶440從密封層 314剝落。通過上述步驟，完成圖13所示的半導體器件301。此實施例的半導體器件301的厚度如下。柔性基片313具有6μπι的厚度，元件層 321的其中形成有電路部分312的部分(從氧化矽膜403的下表面到聚醯亞胺435的上表面)具有約3μπι的厚度。此外，天線311具有5μπι的厚度，且密封天線311的密封層314 具有15 μ m的厚度。因此，通過此實施例，半導體器件301的厚度可被做成30 μ m或更小，
20且可薄至約25 μ m。在此實施例中，雖然密封層314的厚度是15 μ m，但是密封層314可被減薄到比5 μ m厚約20%到30%的厚度，該厚度是天線311的厚度(6 μ m或更大且6. 5 μ m 或更小)。 此申請是基於2006年6月沈日向日本專利局提交的日本專利申請S/ N. 2006-175678，其整個內容通過引用結合於此。
標記說明如下
1 半導體器件，2 紙，11 天線，12 電路部分，13 柔性基片，14 密封層，21 元件層， 22 疊層體，23至26 絕緣膜，31 襯底，32 剝離層，33 半導體膜，34 第一導電層，35 雜質區，36 溝道形成區，37 第二導電層，40 開口部分，41 支承基片，51和52 溼紙幅，53 紙層，54 紙層，60 電源部分，61 信號處理部分，62 整流電路，63 存儲電容器，64 解調電路，65 時鐘發生/校正電路，66 識別/確認電路，67 存儲控制器，68 掩模型ROM，69 編碼電路，70 調製電路，76 :CPU接口，77 控制寄存器，78 代碼提取電路，79 編碼電路，80 運算電路，81 模擬部分，82 :CPU，83 :R0M,83a 密鑰，84 =RAM,85 控制器，88 諧振電路， 89 電源電路，90 復位電路，91 時鐘發生電路，92 解調電路，93 調製電路，94 電源管理電路，96 接收信號，96a 密文數據，97 發送信號，97a 經解碼文本數據，98 接收數據，99 發送數據，111 無記名債券，112 證書，113 標籤基片，114:標籤，115 盒子，116 標籤， 117 書，125和126 溼紙幅，127 濾紙，128 載物臺，129 壓力板，130和131 紙層，132 多層紙，301 半導體器件，311 天線，312 電路部分，313 柔性基片，313a 附連層，313b 基膜，314 密封層，321 元件層，322 疊層體，400 玻璃襯底，401 氧氮化矽膜，402 鎢膜， 403 氧化矽膜，404 氧氮化矽膜，405 氧氮化矽膜，406 晶體矽膜，407至409 半導體層， 407a和407b :p型高濃度雜質區，407c 溝道形成區，408a和40 :n型高濃度雜質區，408c 溝道形成區，408d和408e :n型低濃度雜質區，409a和409b :n型高濃度雜質區，409c 溝道形成區，409e和409d:n型低濃度雜質區，410 氧氮化矽膜，412 :n型雜質區，413至415 第一導電層，416至419 :n型低濃度雜質區，423至425 絕緣層，似6 氧氮化矽膜，427 氧氮化矽膜，4 至433 第二導電層，435 聚醯亞胺，436 導電層，437 聚醯亞胺，439 開口部分， 440 =UV剝離帶。
權利要求
1.一種包括半導體器件的紙，所述半導體器件包括 柔性基片；以及在所述柔性基片上的疊層體，所述疊層體包括元件層和密封層，所述元件層具有包括電晶體的電路，所述密封層用於密封所述元件層的上表面， 其中所述半導體器件的厚度小於或等於30 μ m。
2.如權利要求1所述的包括半導體器件的紙，其特徵在於，所述密封層是樹脂層。
3.如權利要求1所述的包括半導體器件的紙，其特徵在於，所述電晶體的溝道形成區由結晶半導體製成。
4.如權利要求1所述的包括半導體器件的紙，其特徵在於，所述電晶體是薄膜電晶體。
5.如權利要求1所述的包括半導體器件的紙，其特徵在於，所述紙是多層紙，且所述半導體器件被嵌在紙層和紙層之間。
6.一種包括半導體器件的紙，所述半導體器件包括 柔性基片；以及在所述柔性基片上的疊層體，所述疊層體包括元件層和密封層，所述元件層具有包括電晶體的電路，所述密封層用於密封所述元件層的上表面，其中所述疊層體的側表面由所述密封層和在製造所述電路時形成的絕緣膜的疊層膜形成。
7.如權利要求6所述的包括半導體器件的紙，其特徵在於，所述密封層是樹脂層。
8.如權利要求6所述的包括半導體器件的紙，其特徵在於，所述電晶體的溝道形成區由結晶半導體製成。
9.如權利要求6所述的包括半導體器件的紙，其特徵在於，所述電晶體是薄膜電晶體。
10.如權利要求6所述的包括半導體器件的紙，其特徵在於，所述紙是多層紙，且所述半導體器件被嵌在紙層和紙層之間。
11.一種包括半導體器件的紙，所述半導體器件包括 柔性基片；以及在所述柔性基片上的疊層體，所述疊層體包括元件層和密封層，所述元件層具有包括電晶體的電路，所述密封層用於密封所述元件層的上表面，其中所述元件層的側表面由在製造所述電路時形成的絕緣膜的疊層膜製成，並且其中所述疊層體的側表面在一起切割所述元件層和所述密封層以使各個半導體器件相互分離時形成。
12.如權利要求11所述的包括半導體器件的紙，其特徵在於，所述密封層是樹脂層。
13.如權利要求11所述的包括半導體器件的紙，其特徵在於，所述電晶體的溝道形成區由結晶半導體製成。
14.如權利要求11所述的包括半導體器件的紙，其特徵在於，所述電晶體是薄膜電晶體。
15.如權利要求11所述的包括半導體器件的紙，其特徵在於，所述紙是多層紙，且所述半導體器件被嵌在紙層和紙層之間。
16.一種包括半導體器件的紙，所述半導體器件包括 柔性基片；在所述柔性基片上的元件層，具有包括電晶體的電路；以及堆疊在所述元件層上並密封所述元件層的上表面的密封層，其中所述元件層的側表面由在製造所述電路時形成的絕緣膜的疊層膜形成，且與所述密封層的側表面對準。
17.如權利要求16所述的包括半導體器件的紙，其特徵在於，所述密封層是樹脂層。
18.如權利要求16所述的包括半導體器件的紙，其特徵在於，所述電晶體的溝道形成區由結晶半導體製成。
19.如權利要求16所述的包括半導體器件的紙，其特徵在於，所述電晶體是薄膜電晶體。
20.如權利要求16所述的包括半導體器件的紙，其特徵在於，所述紙是多層紙，且所述半導體器件被嵌在紙層和紙層之間。
21.一種物品，其具有如權利要求1、6、11和16中任一權項所述的紙。
全文摘要
本發明涉及包括半導體器件的紙及具有該紙的物品。實現嵌有能無線通信的半導體器件的紙，其包括該半導體器件的部分的不均勻性不突出，且該紙是薄的，具有小於或等於130μm的厚度。半導體器件設置有電路部分和天線，且該電路部分包括薄膜電晶體。電路部分和天線與在製造期間所用的襯底分離，並介於柔性基片和密封層之間並被保護。該半導體器件可彎曲，且該半導體器件自身的厚度小於或等於30μm。該半導體器件在造紙工藝中被嵌入紙內。
文檔編號H01L23/498GK102156901SQ20111007171
公開日2011年8月17日 申請日期2007年6月19日 優先權日2006年6月26日
發明者山田大幹, 楠本直人, 荻田香, 道前芳隆, 青山智幸, 高橋秀和 申請人:株式會社半導體能源研究所