異步接收器的接收方法
2023-09-17 00:04:10
專利名稱：異步接收器的接收方法
技術領域：
本發明涉及一種異步接收器的接收方法，尤其涉及一種利用異步接收器內所設置的計數器來計算正確數據量，以提高讀取效率的接收方法。
背景技術：
通訊的原意是指意見的溝通或信息的交換，但現代的通訊還包括了以無線或有線方式，將聲音、影像與文字等多媒體信息傳輸到遠程的意思，從技術層面來定義，則是指將各種信號經編碼與調變處理後，仍能有效率、安全且成功地傳送到遠方，利用「電」的傳輸功能，就能快速又方便地看電視、打電話、收聽廣播節目、傳送文件，也能利用數據機經電話線或有線電視電纜線，通過網絡發送或接收電子郵件、上網瀏覽網頁與使用網絡電話等。
在網絡已成為第二大媒體的今天，網絡是大多數人不可或缺的信息來源，以及人與人之間相互溝通的重要渠道，若將網絡傳輸當作一條高速公路，則每個使用者必須設置一個交流道也就是接收傳輸器來傳送或接收此條高速公路上所流通的信息，而隨著傳輸速率不斷的加快，使得接收傳輸器也必須有著更快的工作速率，而目前最常使用的即是異步接收傳輸器(UniversalAsynchronous Receiver Transmitter，簡稱UART)，而異步接收傳輸器有時也稱為串行通信接口(Serial Communication Interface簡稱SCI)，此種異步接收傳輸器也就是一般儀器、計算機、PDA等此類電子產品中所設置的串行接口RS-232，也是目前串行傳輸方式的主流。
請同時參閱圖1-7，圖示為現有的異步接收傳輸器在讀取數據時的流程示意圖(一)、圖(二)、圖(三)、圖(四)、圖(五)、圖(六)及圖(七)，從圖中可清楚得知，當異步接收傳輸器A接收串行數據時，該串行數據會存放在接收位移寄存器(Receive Shift Register，簡稱RSR)A1中，而該接收位移寄存器A1會將每組串行數據包括起始位、終止位及數據位儲存於接收位移寄存器A1內，然而，因為接收位移寄存器A1並沒有內存地址的映像，所以無法對接收位移寄存器A1中的串行數據直接存取，所以當接收位移寄存器A1接收到終止位後，接收位移寄存器A1中的數據位部份就會被移到接收寄存器(Receive Register)A2中的數據地址A21中，而在串行數據的接收過程中，數據位接收完後應該要接收到一終止位，如果此時接收到的不是一個終止位，那就會發生「幀差錯」(Frame Error)的情形，另外，如果有激活同步檢查機制，且收到的同步檢查位是錯誤的，會產生奇偶錯誤(Parity Error)，並在接收寄存器A2中相對於該組數據地址A21的錯誤位A22中設定為錯誤，而若數據位接收完後接收到一終止位，則在接收寄存器A2中相對於該組數據地址A21的錯誤位A22中設定為正確，而當微處理器B通過總線C讀取接收寄存器A2內所儲存的串行數據時，將會依次讀取每組數據二次，其中一次為讀取錯誤位A22中所標示的正確或錯誤，而另一次為讀取數據地址A21中所儲存的數據，以取出接收寄存器A2內所儲存的串行數據，並利用錯誤位A22來判斷該組數據的正確與否，而當讀取到的數據其錯誤位A22中設定為錯誤時，微處理器B必須要能夠特別處理該組數據；而以此例來說，依該方式讀取接收寄存器A2內所儲存的六組串行數據，微處理器B則需讀取十二次接收寄存器A2。
上述現有的異步接收傳輸器在接收時，因必須逐組讀取二次才可取得，使得微處理器B的工作量增加而降低了效率，而在現今電子產品強調一機多用的情況下，微處理器B無法有多餘的效率來處理其它工作或是降低了處理速度，而讓使用者感到不便。
因此，要如何解決上述現有的問題與缺陷，即為從事此行業的相關廠商所亟欲研究改善的方向所在。
發明內容
本發明主要解決的技術問題在於，提供一種效率高的異步接收器的接收方法。主要是利用異步接收器所設置的計數器，在接收寄存器接收由接收位移寄存器所傳送的串行數據時，以累加方式計算錯誤位所標示正確的數據量，使微處理器只需依照計數器所計算的數量來作為微處理器讀取數據地址的次數，即可把標示為正確的錯誤位所相對的數據地址內所儲存的數據全部讀取完成，以提高讀取的效率。
實現該發明的具體技術方案如下一種異步接收器的接收方法，該異步接收傳輸器為具有可接收串行數據的接收位移寄存器，而接收位移寄存器連接有可儲存由接收位移寄存器所傳送的串行數據的接收寄存器，且接收寄存器為可通過總線連接到預設的微處理器，並在接收寄存器內設置有數據地址及相對應的錯誤位，且數據地址可儲存串行數據中的數據位部份，而錯誤位為可設定其所相對應的數據地址中所儲存數據的正確與否，該異步接收傳輸器內設置有可在接收寄存器接收位移寄存器所傳送的串行數據時，以累加方式計算幀差錯位所標示正確的數據量的計數器，使微處理器只需依照計數器所計算的數量來作為微處理器讀取數據地址的次數，即可把標示為正確的錯誤位所相對的數據地址內所儲存的數據全部讀取完成，以提高讀取的效率。
該計數器在錯誤位出現標示為錯誤的數據時停止計算。
這樣讀取數據的效率得到有效提高。
圖1為現有的異步接收傳輸器在讀取數據時的流程示意圖(一)；圖2為現有的異步接收傳輸器在讀取數據時的流程示意圖(二)；圖3為現有的異步接收傳輸器在讀取數據時的流程示意圖(三)；圖4為現有的異步接收傳輸器在讀取數據時的流程示意圖(四)；圖5為現有的異步接收傳輸器在讀取數據時的流程示意圖(五)；圖6為現有的異步接收傳輸器在讀取數據時的流程示意圖(六)；圖7為現有的異步接收傳輸器在讀取數據時的流程示意圖(七)；圖8為本發明異步接收器讀取數據方法較佳實施例的流程示意圖(一)；圖9為本發明異步接收器讀取數據方法較佳實施例的流程示意圖(二)；圖10為本發明異步接收器讀取數據方法較佳實施例的流程示意圖(三)。
其中符號表示如下1、異步接收傳輸器11、接收位移寄存器122、錯誤位12、接收寄存器13、計數器121、數據地址
2、微處理器3、總線A、異步接收傳輸器A1、接收位移寄存器A21、數據地址A2、接收寄存器A22、錯誤位B、微處理器C、總線具體實施方式
為達到上述目的及功效，本發明所採用的技術方案及其構造如上所述，現根據附圖就本發明較佳實施例的特徵與功能詳加說明如下，以利完全了解。
請參閱圖8所示，其為本發明異步接收器讀取數據方法的流程示意圖(一)，由圖中可清楚看出，該異步接收傳輸器(Universal AsynchronousReceiver Transmitter)1具有接收位移寄存器(Receive Shift Register)11、接收寄存器(Receive Register)12及計數器13；其中該接收位移寄存器11為可接收串行數據，其串行數據包括起始位、終止位及數據位，並可將串行數據傳輸到接收寄存器12。
該接收寄存器12為可儲存由接收位移寄存器11所傳送的串行數據，且接收寄存器12通過總線3連接到微處理器2，而該接收寄存器12設置有數據地址121及相對應的錯誤位122，且數據地址121可儲存串行數據中的數據位部份，而幀差錯位122為可設定其所相對應的數據地址121中所儲存數據的正確與否。
該計數器13為可在接收寄存器12接收位移寄存器11所傳送的串行數據時，以累加方式計算錯誤位122所標示正確的數據量。
而當異步接收傳輸器1通過接收位移寄存器11接收串行數據時，會將每組串行數據的起始位、終止位及數據位儲存於接收位移寄存器11內，且當接收位移寄存器11接收到終止位後，會將接收位移寄存器11中的數據位部份傳送到接收寄存器12中的數據地址121中，而在串行數據的接收過程中，數據位接收完後應該要接收到一終止位，如果此時接收到的不是一個終止位，那就會發生「幀差錯」(Frame Error)的情形，或是在有激活同步檢查機制，且收到的同步檢查位是錯誤時，會產生奇偶錯誤(Parity Error)，並在接收寄存器12中相對於此組數據地址121的錯誤位122中會設定為錯誤，而如果數據位接收完後接收到一終止位，則在接收寄存器12中相對於該組數據地址121的錯誤位122中會設定為正確。
請同時參閱圖8-10，所示為本發明異步接收器讀取數據方法較佳實施例的流程示意圖(一)、圖(二)及圖(三)，由圖中可清楚得知，當接收寄存器12在接收位移寄存器11所傳送的數據時，該計數器13會持續的計算接收寄存器12中幀差錯位122標示為正確的數據量，且在錯誤位122出現標示為錯誤的數據時停止計算，當計數器13停止計算時，該微處理器2會通過總線3取得計數器13所計算的數量，並利用該數量來決定讀取數據地址121的次數，且因計數器13以計算出錯誤位122出現標示為正確的數據組數，使微處理器2不需再次讀取錯誤位122，而只需依照計數器13所計算的數量來作為微處理器2讀取數據地址121的次數，即可把標示為正確的錯誤位122所相對的數據地址121內所儲存的數據全部讀取完成，而當微處理器2將標示為正確的錯誤位122所相對的數據地址121內所儲存的數據全部讀取完成後，再讀取數據地址121二次，即可把標示為錯誤的錯誤位122所相對的數據地址121內所儲存的數據讀取出來。
然而，依該實施例所執行的讀取接收寄存器12內所儲存的六組串行數據，其微處理器2隻需讀取八次異步接收傳輸器1，在相同的組數與數據狀況情形下，現有的方式需讀取十二次，由此可知，本發明可減少微處理器2的處理次數，並可提高讀取效率，還可讓微處理器2的效率提升。
因此，本發明異步接收器的接收方法是針對異步接收器1內所設置計數器13以累加方式計算錯誤位122所標示正確的數據量為其保護重點，以使微處理器2隻需依照計數器13所計算的數量來作為微處理器2讀取數據地址121的次數，即可把標示為正確的錯誤位122所相對的數據地址121內所儲存的數據全部讀取完，以提高讀取的效率，而在本實施例中，為了使審查員方便了解，該數據地址121為利用依序排列方式，而在實際運作時也會出現有不連續的狀態，但不因此影響本發明的實施。
上述詳細說明為針對本發明一種較佳的可行實施例說明而已，該實施例並非用以限定本發明的申請專利範圍，凡其它未脫離本發明所揭示的解決方案下所完成的等效變化和修飾變更，均應包含在本發明所涵蓋的專利範圍內。
權利要求
1.一種異步接收器的接收方法，該異步接收傳輸器具有可接收串行數據的接收位移寄存器，而所述接收位移寄存器連接可儲存由接收位移寄存器所傳送的串行數據的接收寄存器，且接收寄存器通過總線連接到預設的微處理器，並在接收寄存器內設置有數據地址及相對應的錯誤位，且數據地址可儲存串行數據中的數據位部份，而錯誤位設定其所相對應的數據地址中所儲存數據的正確與否，其特徵在於該異步接收傳輸器內設置有可在接收寄存器接收位移寄存器所傳送的串行數據時，以累加方式計算幀差錯位所標示正確的數據量的計數器，使微處理器只需依照計數器所計算的數量來作為微處理器讀取數據地址的次數，即可把標示為正確的錯誤位所相對的數據地址內所儲存的數據全部讀取完成。
2.如權利要求1所述的異步接收器的接收方法，其特徵在於該計數器在錯誤位出現標示為錯誤的數據時停止計算。
全文摘要
本發明涉及一種異步接收器的接收方法，該異步接收傳輸器具有接收位移寄存器及計數器，而接收位移寄存器連接有接收寄存器，且接收寄存器可通過總線連接到預設的微處理器，而當接收寄存器接收位移寄存器所傳送的串行數據時，該計數器以累加方式計算錯誤位內所標示正確的數據量，以使微處理器只需依照計數器所計算的數量來作為微處理器讀取數據地址的次數，即可把標示為正確的數據全部讀取完成，以提高讀取的效率。
文檔編號H04L7/04GK1783772SQ200410096090
公開日2006年6月7日 申請日期2004年11月29日 優先權日2004年11月29日
發明者石璧淵 申請人:四零四科技股份有限公司