一種時間程序控制器的製作方法

2023-09-17 01:05:55

專利名稱:一種時間程序控制器的製作方法
本實用新型涉及一種用於時間程序控制的電子裝置，特別是用於一天內多次發訊，對多路負載進行開關控制的電子裝置。
時間程序控制器用途很廣。但目前已有的時間控制器有許多不足，如《上海半導體器件應用》1982年第一期81頁介紹的時間程序控制器、《無線電》1984年第十一期第8頁介紹的鐘控電路等。這些時間裝置，有的是一天內只能發一次信號，有的雖能發多次信號，但時間設定採用二極體矩陣，改變動作設定時間時，要改變硬體結構。因而使用起來不夠靈便，應用範圍較窄。
本實用新型提出了一種改進的時間程序控制裝置。它利用大規模集成電路存貯器存貯動作時間代碼和動作功能代碼。改變動作設定時間和動作功能時，只改變存貯器內容，不改變硬體結構，從而使這種裝置造價低廉，結構簡化，應用方便。
本實用新型的目的是改進時間程序控制器，提高其應用的方便性，擴大其應用範圍。
簡要地說本實用新型是這樣一種結構，在同一尋址計數器(1)作用下的存貯器(2)和存貯器(3)，按地址順序分別存入動作時間和動作功能設定代碼。其中存貯器(2)存貯的時間代碼是和電子鐘輸出的BCD代碼相對應的表示設定時間的BCD代碼。存貯器(3)存貯的動作功能代碼是表示控制負載通斷的二進位代碼，存貯器(3)的每一位對應一路負載。控制時間精度與存貯器(2)的位數多少有關。控制負載路數多少與存貯器(3)的位數多少有關。存貯器(2)輸出的時間代碼與電子鐘輸出的BCD代碼經一組集成電路比較器進行比較，「符合」時，和比較器輸出端相連的信號發生器單穩態電路(7)輸出一信號給一功能鎖存器(5)的時鐘輸入端，將存貯器(3)輸出的功能代碼鎖入功能鎖存器(5)。鎖存器(5)輸出的信號經功放後控制負載的開關。在所述單穩態電路(7)的輸入端，還按有單穩態電路(8)。在單穩態電路(7)輸出的脈衝後沿，單穩態電路(8)輸出一信號，使尋址計數器(1)自動加1，存貯器(2)、(3)輸出一新的動作時間代碼和動作功能代碼。存貯器信息存入方法，在使用EPROM時，藉助單板機或EPROM寫入器；使用RAM時，藉助8421撥盤開關或鍵盤電路。
依本實用新型製做的時間程序控制器，其進步點在於結構簡單。在改變控制時間和控制功能時，不用改變硬體結構，這一點和微機相同，可又不必像微機那樣進行複雜的編程。日發訊次數，控制負載路數能根據需要隨意擴展。
本實用新型的具體結構由圖1給出，最佳實施例由圖2給出。
在圖1中，(1)為尋址計數器單元；(2)為時間代碼存貯單元；(3)為功能代碼存貯單元；(4)為時間代碼比較單元；(5)為功能鎖存器單元；(6)為有BCD代碼輸出的電子鐘單元；(7)、(8)為單穩態電路構成的脈衝發生器單元；(9)為功率放大執行單元。
一個精確到分的二十四小時循環制電子鐘，其分位輸出代碼線有四條，其十分位輸出代碼線有四條，十時位輸出代碼線有五條，共十三條。所以時分位存貯器(2)的輸出亦應有13位。對於一個需要控制五路輸出的程序控制系統，其功能存貯器應設六位，餘下的一位接尋址計數器R端，當這一位電平滿足計數器復。O的需要時，整機尋址計數器回到初始狀態。如果需要控制七路輸出，其功能存貯器則應設八位。控制路多少根據需要，通過增減功能存貯器和鎖存器來實現。
圖中比較器(4)可以是專用比較電路，也可以是異或門。採用異或門或專用比較電路時，其所有輸出端接在一或門上，或門輸出端接在單穩態電路(7)的輸入端。
如使用時，預先按時間表將信息依次寫入。假如時分位存貯器存貯的內容是01、0111、0101、0010(即17時52分)，電子鐘也運行到17時52分時，比較器(4)輸出一信號脈衝，使單穩態電路(7)產生一脈衝，在這個脈衝作用下，功能存貯器內容建立在鎖存器(5)的輸入端，在這個脈衝的後沿，單穩態電路(8)被觸發，輸出一脈衝，使尋址計數器自動加1，給出一新的地址，存貯器又輸出一新的內容，這個內容再和電子鐘輸出相比較，如此循環下去。
每套程序的結尾，在存貯器(3)與尋址計數器(1)復。O端相連接的那一位寫入一可以使尋址計數器復O的信號。從而使程序自動返回至初始狀態。
圖1中(9)是一組功率放大器，其驅動對象可以是一組繼電器，也可以是一組可控矽。
在圖2中，(17)～(22)是存貯器。其中(17)～(21)構成如圖1所示的存貯器(2)，(22)構成如圖1所示的存貯器(3)。在這裡，存貯器由RAM5101擔任，通過8421撥盤(38)～(43)輸入信號。用異或門(23)～(37)作如圖所示的比較器(4)。用14520作圖1所示的尋址計數器(1)。用14174作如圖所示的鎖存器(5)。如圖1所示的單穩態電路(7)、(8)以及和與非門(10)、(11)構成的RS觸發器輸出端相連的兩級單穩態信號發生器均由14528擔任。圖(2)中的(14)、(15)是或門，(16)是與門。
和與非門(10)、(11)構成的RS觸發器輸出端相連的後一級單穩態電路端和存貯器讀寫控制端R／
W相連。R／
W平時為1，存貯器處於讀的狀態。Q端輸出為O，所以8421撥盤輸出端亦為O。
當按動與非門(10)(11)組成的RS觸發器輸入端按(44)時，同與非門(10)(11)組成的RS觸發器相連的第一級單穩態電路Q端輸出一脈衝，經或門(15)，使尋址計數器(1)加1，即先為存貯提供一地址。在這個脈衝的後沿，第二級單穩態電路產生一脈衝，這個脈衝期間，8421撥盤輸出端有相應的代碼輸出。由於存貯器此時讀寫控制端R／
W處低於低電平，即寫的狀態，8421撥盤內容即被寫入存貯器中。這個脈衝消失後，存貯器又自動處於讀的狀態。每按(44)一次，就產生上述過程。
存貯器(17)～(21)轉出的代碼和電子鐘(6)輸出的代碼經異或門(23)～(37)進行比較，二個代碼相同時，單穩態(7)輸出信號將存貯器(22)的輸出代碼鎖存器14174種。14174輸出的信號經功放後控制負載的開關。在單穩態電路(7)產生的脈衝後沿，單穩態電路(8)產生一脈衝，經或門(15)使尋址計數器自動加1。存貯器又輸出一組新的代碼和電子鐘比較。
8421撥盤(33)是功能撥盤。假設本裝置用於控制ABC三個負載，在為存貯器寫入內容時，當撥盤撥至1，表示A負載接通，BC負載斷開；當撥盤撥至2時，表示B負載接通，AC負載斷開；當撥盤撥至7時，表示ABC負載全部接通；當撥盤撥至O時，表示ABC負負載全部斷開。這和二進位代碼關係完全對應。
這裡加了一個星期位比較器(23)，與門(16)，星期位貯器(17)，電子鐘也增加了一個星期位，是為了把星期天和平時要執行的程序區別開設立的。
圖3是採用EPROM時，把EPROM分成若干段，每段存貯一套程序的具體作法。
圖4是採用圖2方案時市電——備用電源轉換電路。
權利要求
1.一種用於時間程序控制的電子裝置。特別是用於一天內多次發訊，對多路負載進行開關控制的電子裝置，包括一個尋址計數器單元(1)，一個由存貯器組(2)、(3)組成的存貯單元，一個有BCD代碼輸出的電子鐘單元(6)，一個功率放大器單元(9)。其特徵在於所述存貯器(2)的數據輸出端和所述電子鐘(6)的BCD代碼輸出端分別接在一個信號比較單元(4)的兩個轉入端。比較單元(4)的輸出端同一個信號發生器電路(7)的輸入端相連，所述存貯器(3)的數據輸出端同一個數據鎖存器(5)的輸入端相連。數據鎖存器(5)的輸出端同功率放大器(9)的輸入端相連。
2.如權利要求
1所述的電子裝置，其特徵在於其中所述的存貯器組(2)和存貯器組(3)的對應的各地址輸入端並聯，接在所述尋址計數器(1)的輸出端。
3.如權利要求
1所述的電子裝置，其特徵在於其中所述的存貯器組(2)存貯的數據是一組以上和電子鐘輸出的BCD代碼相對應的預定動作時間代碼。
4.如權利要求
1所述的電子裝置，其特徵在於其中所述的存貯器組(3)存貯的數據是表示控制對象開或關的二進位功能代碼。
5.如權利要求
1所述的電子裝置，其特徵在於其中所述的比較器(4)是集成電路異或門或比較器。
6.如權利要求
1所述的電子裝置，其特徵在於其中所述信號發生器(7)是一級單穩態電路，在其輸出端接有另一單穩態電路(8)。單穩態電路(8)的輸出端所述尋址計數器(1)的時鐘輸入端相連。
專利摘要
本實用新型是專用於時間程序控制的電子裝置。一天內能發出多次控制信號，可以同時控制多路負載；設計中利用微機技術，但不用象微機那樣進行複雜的編程；通過撥盤或鍵盤改變程序內容，不必象普通邏輯電路那樣改變硬體結構，不懂任何電子技術的人也會使用。
文檔編號G04G15/00GK85200764SQ85200764
公開日1986年9月24日 申請日期1985年9月30日
發明者許世祥 申請人:許世祥導出引文BiBTeX, EndNote, RefMan