具有矽化物的半導體器件的製作方法
2023-09-17 01:59:25 1
具有矽化物的半導體器件的製作方法
【專利摘要】一種半導體器件包括：包括第一導電類型的第一類型區。該半導體器件包括：包括第二導電類型的第二類型區。該半導體器件包括在第一類型區和第二類型區之間延伸的溝道區。該半導體器件包括位於第一類型區的第一類型表面區上的第一矽化物區。第一矽化物區與第一類型區的第一類型擴散區分隔開第一距離和/或與溝道區分隔開第二距離。本發明也提供了具有矽化物的半導體器件。
【專利說明】具有矽化物的半導體器件
【技術領域】
[0001]本發明總體涉及半導體【技術領域】，更具體地，涉及具有矽化物的半導體器件。
【背景技術】
[0002]在半導體器件中，根據向器件的柵極施加的足夠的電壓或偏壓，電流流過源極區和漏極區之間的溝道區。當電流流過溝道區時，通常認為器件處於『導通』狀態，而當電流不流過溝道區時，通常認為器件處於『截止』狀態。
【發明內容】
[0003]
【發明內容】
以簡單的形式提供了對本發明所選擇概念的介紹，本發明所選擇的概念將在說明書的下文中進一步詳細描述。本
【發明內容】
並不旨在擴展所要求保護的主題的概述，而是在於指出要求保護的主題的關鍵因素或重要特徵，本
【發明內容】
也不用於限制要求保護主題的範圍。
[0004]本文提供了用於形成半導體器件的一種或多種技術以及產生的結構。
[0005]下文的說明書和附圖闡述了特性的示例性方面和實施例。其採用本發明的一個或多個方面表示了但不限於各種方式中的一些。當結合附圖詳細地閱讀了說明書之後，本發明的其它方面、優勢和/或新的特徵將是容易想到的。
[0006]為了解決現有技術中的問題，本發明提供了一種半導體器件，包括:第一類型區，包括第一導電類型；第二類型區，包括第二導電類型；溝道區，在所述第一類型區和所述第二類型區之間延伸；以及第一矽化物區，位於所述第一類型區的第一類型表面區上，所述第一矽化物區與所述第一類型區的第一類型擴散區分隔開第一距離和/或與所述溝道區分隔開第二距離。
[0007]在上述半導體器件中，其中，所述第一距離大於Onm。
[0008]在上述半導體器件中，其中，所述第二距離大於Onm。
[0009]在上述半導體器件中，其中，所述第一類型區包括源極區，並且所述第二類型區包括漏極區。
[0010]在上述半導體器件中，其中，所述第一類型區包括漏極區，並且所述第二類型區包括源極區。
[0011]在上述半導體器件中，其中，所述第一類型區的所述第一導電類型與所述第二類型區的所述第二導電類型相同。
[0012]在上述半導體器件中，其中，所述第一類型擴散區的第一類型區高度小於所述第一矽化物區的第一矽化物區高度。
[0013]在上述半導體器件中，其中，所述第一類型擴散區的第一類型區高度大於所述第一矽化物區的第一矽化物區高度。
[0014]根據本發明的另一個方面，提供了一種半導體器件，包括:第一類型區，包括第一導電類型；第二類型區，包括第二導電類型；溝道區，在所述第一類型區和所述第二類型區之間延伸；以及第一矽化物區，位於所述第一類型區的第一類型表面區上，所述第一矽化物區的第一矽化物區邊緣與所述第一類型區的第一類型擴散區的第一類型區邊緣分隔開第一距離和/或與所述溝道區的溝道區邊緣分隔開第二距離，其中，所述第一距離大於Onm和/或所述第二距離大於Onm。
[0015]在上述半導體器件中，其中，所述第一類型擴散區的第一類型區高度小於所述第一矽化物區的第一矽化物區高度。
[0016]在上述半導體器件中，其中，所述第一矽化物區的底部與所述第一類型擴散區分隔開所述第一距離。
[0017]在上述半導體器件中，其中，所述第一矽化物區的頂部與所述溝道區分隔開所述第二距離。
[0018]在上述半導體器件中，其中，所述第一類型擴散區的第一類型區高度大於所述第一矽化物區的第一矽化物區高度。
[0019]在上述半導體器件中，其中，第二矽化物區覆蓋所述第二類型區。
[0020]在上述半導體器件中，其中，所述第一類型區包括源極區，並且所述第二類型區包括漏極區。
[0021]在上述半導體器件中，其中，所述第一類型區包括漏極區，並且所述第二類型區包括源極區。
[0022]在上述半導體器件中，其中，所述第一類型區的所述第一導電類型與所述第二類型區的所述第二導電類型相同。
[0023]根據本發明的又一個方面，提供了一種形成半導體器件的方法，所述方法包括:形成包括第一導電類型的第一類型區；形成包括第二導電類型的第二類型區；在所述第一類型區和所述第二類型區之間形成溝道區；以及在所述第一類型區的第一類型表面區上形成第一矽化物區，所述第一矽化物區與所述第一類型區的第一類型擴散區分隔開第一距離和/或與所述溝道區分隔開第二距離。
[0024]在上述方法中，包括:形成圍繞所述第一類型擴散區和/或所述溝道區的間隔件。
[0025]在上述方法中，形成所述第一矽化物區包括:形成圍繞所述間隔件的所述第一矽化物區。
【專利附圖】
【附圖說明】
[0026]當結合附圖進行閱讀時，從以下詳細描述可理解本發明的各方面。應該理解，圖中的元件和/或結構不必按比例繪出。因此，為了清楚的討論，各個部件的尺寸可以任意地增大和/或減小。
[0027]圖1示出了根據實施例的半導體器件的至少一部分；
[0028]圖2示出了根據實施例的半導體器件的一部分；
[0029]圖3示出了根據實施例的半導體器件的一部分；
[0030]圖4示出了根據實施例的半導體器件的一部分；
[0031]圖5示出了根據實施例的與形成半導體器件相關的形成第一類型區和第二類型區；
[0032]圖6示出了根據實施例的與形成半導體器件相關的形成溝道區；
[0033]圖7示出了根據實施例的半導體器件的一部分；
[0034]圖8示出了根據實施例的與形成半導體器件相關的形成第一矽化物區和第二矽化物區；
[0035]圖9a示出了根據實施例的半導體器件的一部分；
[0036]圖9b示出了根據實施例的半導體器件的一部分；
[0037]圖10示出了根據實施例的半導體器件的一部分；
[0038]圖1la示出了根據實施例的半導體器件；
[0039]圖1lb示出了根據實施例的半導體器件；
[0040]圖12示出了根據實施例的形成半導體器件的方法。
【具體實施方式】
[0041]現在參照附圖描述所要求保護的主題，其中，貫穿全文，相同的參考標號通常用於表示相同的元件。在以下描述中，為了說明的目的，闡述了許多具體細節以提供對所要求保護主題的理解。然而，顯而易見地，在沒有這些具體細節的情況下也可以實施所要求保護的主題。在其他情況下，以框圖的形式示出了結構和器件以便描述所要求保護的主題。
[0042]本文提供了用於形成半導體器件的一種或多種技術以及由此形成的產生的結構。
[0043]圖1是根據一些實施例的示出了半導體器件100的至少一部分的立體圖。在實施例中，半導體器件100形成在阱區102上。根據一些實施例，阱區102包括第一導電類型。在一些實施例中，阱區102的第一導電類型包括P型，從而使得阱區102包括P阱。在一些實施例中，阱區102的第一導電類型包括η型，從而使得阱區102包括η阱。
[0044]根據一些實施例，阱區102形成在襯底區104上或內。例如，襯底區104包括諸如單獨的矽、多晶矽、鍺等或它們的組合的任何種類的材料。根據一些實施例，襯底區104包括外延層、絕緣體上矽(SOI)結構、晶圓或由晶圓形成的管芯等。
[0045]在實施例中，半導體器件100包括一條或多條納米線110。根據一些實施例，納米線I1從阱區102伸出。例如，納米線110包括諸如單獨的矽、多晶矽、鍺等或它們的組合的任何種類的材料。
[0046]現在轉到圖2，根據一些實施例，掩模區200形成在阱區102和納米線110上方。例如，以諸如通過沉積、化學汽相沉積(CVD)或其他合適的方法的任何類型的方式來形成掩模區200。掩模區200包括任何種類的材料，包括單獨的氧化物、氧化矽、氮化物、氮化矽、Si3N4等或它們的組合。在一些實施例中，諸如通過化學機械拋光(CMP)工藝平坦化掩模區200的頂面202。
[0047]在實施例中，在掩模區200中形成第一凹槽210。在實施例中，在阱區102的一部分上方形成第一凹槽210。在一些實施例中，通過去除掩模區200未覆蓋納米線110的一部分來形成第一凹槽210。例如，以諸如通過蝕刻掩模區200的任何類型的方式形成第一凹槽210。
[0048]轉到圖3，在實施例中，隔離區300形成在阱區102上方的第一凹槽210內。在一些實施例中，隔離區300包括淺溝槽隔離(STI)區。在一些實施例中，隔離區300包括矽的局部氧化(LOCOS)區。例如，以諸如通過沉積、氧化等的任何類型的方式形成隔離區300。在一些實施例中，在形成納米線110之前並因此在圖1中示出的實施例之前，形成隔離區
300。
[0049]轉到圖4，在實施例中，諸如通過蝕刻去除掩模區200。在一些實施例中，用於蝕刻掩模區200的蝕刻化學物質是具有足夠選擇性的，從而使得不去除隔離區300。在一些實施例中，在去除掩模區200之後，暴露納米線110和阱區102。
[0050]轉到圖5，在一些實施例中，諸如通過摻雜500阱區102和納米線110，形成至少一個第一類型區510。在實施例中，第一類型區510包括第一類型擴散區510a和第一類型表面區510b。在實施例中，通過摻雜阱區102的上部511 (在圖4中示出)形成第一類型表面區510b。在實施例中，通過摻雜納米線110的第一端512形成第一類型擴散區510a。在一些實施例中，通過來自第一類型表面區510b的擴散來形成納米線110的第一端512處的第一類型擴散區510a。
[0051]根據一些實施例，第一類型擴散區510a和第一類型表面區510b包括第一導電類型。在一些實施例中，第一類型擴散區510a和第一類型表面區510b的第一導電類型包括單獨的P型材料、P+型材料、P++型材料、P型摻雜劑(諸如硼、鎵、銦等)或它們的組合。在一些實施例中，第一類型擴散區510a和第一類型表面區510b的第一導電類型包括單獨的η型材料、η+型材料、η++型材料、η型摻雜劑(諸如磷、砷、鋪等)或它們的組合。根據一些實施例，第一類型擴散區510a和第一類型表面區510b包括源極區。根據一些實施例，第一類型擴散區510a和第一類型表面區510b包括漏極區。
[0052]在一些實施例中，諸如通過摻雜500納米線110的第二端552來形成第二類型區550。諸如通過注入和退火，基本上在形成第一類型擴散區510a和第一類型表面區510b的同時形成第二類型區550。根據一些實施例，第二類型區550包括第二導電類型。一些實施例中，第二類型區550的第二導電類型包括單獨的P型材料、P+型材料、P++型材料、P型摻雜劑(諸如硼、鎵、銦等)或它們的組合。一些實施例中，第二類型區550的第二導電類型包括單獨的η型材料、η+型材料、η++型材料、η型摻雜劑(諸如磷、砷、鋪等)或它們的組合。根據一些實施例，第二類型區550包括源極區。根據一些實施例，第二類型區550包括漏極區。
[0053]根據一些實施例，第一類型區510的第一導電類型與第二類型區550的第二導電類型相同或基本上類似。在實施例中，第一類型區510的第一導電類型和第二類型區550的第二導電類型包括單獨的P型材料、P+型材料、P++型材料、P型摻雜劑(諸如硼、鎵、銦等)或它們的組合。在實施例中，第一類型區510的第一導電類型和第二類型區550的第二導電類型包括單獨的η型材料、η+型材料、η++型材料、η型摻雜劑(諸如磷、砷、銻等)或它們的組合。
[0054]轉到圖6，在一些實施例中，諸如通過摻雜600納米線110來形成溝道區610。在一些實施例中，通過傾斜或成角度的摻雜工藝形成溝道區610，其中，以非垂直的角度摻雜納米線110。在一些實施例中，在具有覆蓋掩模的情況下，通過垂直摻雜形成溝道區610。在實施例中，在納米線110上方形成覆蓋掩模，同時實施垂直摻雜以形成溝道區610。在一些實施例中，溝道區610在第一類型區510的第一類型擴散區510a和第二類型區550之間延伸。在實施例中，溝道區610包括在垂直納米線100內。
[0055]根據一些實施例，溝道區610包括第三導電類型。在一些實施例中，溝道區610的第三導電類型包括單獨的P型材料、P+型材料、P++型材料、P型摻雜劑(諸如硼、鎵、銦等)或它們的組合。在一些實施例中，溝道區610的第三導電類型包括單獨的η型材料、η+型材料、η++型材料、η型摻雜劑(諸如磷、砷、銻等)或它們的組合。在一些實施例中，溝道區610的第三導電類型與第一導電類型以及第二導電類型相同或基本上類似。在一些實施例中，溝道區610的第三導電類型不同於第一導電類型和第二導電類型。在實施例中，溝道區610是未摻雜的。
[0056]轉到圖7，在實施例中，形成圍繞納米線110的第一類型擴散區510a、第二類型區550或溝道區610的至少一個的一個或多個間隔件700。在一些實施例中，間隔件700包括諸如單獨的氮化物、氧化物等或他們的組合的介電材料。例如，以諸如通過熱生長、化學生長、原子層沉積(ALD)、化學汽相沉積(CVD)、等離子體增強化學汽相沉積(PECVD)或其他合適的技術的任何類型的方式來形成間隔件700。在一些實施例中，蝕刻間隔件700，從而使得隔離區300、第二類型區550的頂面720和第一類型表面區510b基本上不被用於形成間隔件700的材料覆蓋。
[0057]轉到圖8，在實施例中，形成第一矽化物區800和第二矽化物區850。例如，以諸如通過沉積的任何類型的方式來形成第一矽化物區800和第二矽化物區850。在一些實施例中，在第一類型區510的第一類型表面區510b上形成第一矽化物區800。在一些實施例中，形成圍繞間隔件700的第一矽化物區800。在一些實施例中，形成覆蓋第二類型區550的頂面720 (在圖7中示出)的第二矽化物區850。
[0058]根據一些實施例，通過沉積諸如單獨的鎳、鉬、鉭、鈦、鈷、鶴、鉺等或它們的組合的金屬的層來形成第一矽化物區800和第二矽化物區850。在實施例中，加熱或退火金屬的層，從而使得金屬的層與第一類型表面區510b和第二類型區550中的矽發生反應。在一些實施例中，由第一類型表面區510b中的矽和金屬的層之間的反應形成第一矽化物區800。在一些實施例中，由第二類型區550中的矽和金屬的層之間的反應形成第二矽化物區850。在實施例中，諸如通過蝕刻來去除至少一些未與矽發生反應的金屬。
[0059]現在轉到圖9a和圖％，在實施例中，去除間隔件700。圖9b是沿著圖9a中的線9a-9b截取的圖9a的實施例的截面圖。例如，以諸如通過蝕刻的任何類型的方式去除間隔件700。根據一些實施例，在去除間隔件700之後，暴露第一類型擴散區510a、第二類型區550和溝道區610。根據一些實施例，第一矽化物區800圍繞至少一些第一類型擴散區510a。
[0060]轉到圖％，在一些實施例中，第一類型擴散區510a的第一類型區高度900大於第一矽化物區800的第一矽化物區高度902。在一些實施例中，在去除間隔件700之後，在第一矽化物區800和第一類型擴散區510a之間形成第一開口 903。在實施例中，第一開口 903圍繞第一類型擴散區510a。在一些實施例中，第一矽化物區800與第一類型區510的第一類型擴散區510a分隔開第一距離910。根據一些實施例，第一矽化物區800的第一矽化物區邊緣920與第一類型區510的第一類型擴散區510a的第一類型區邊緣930分隔開第一距離910。在實施例中，第一距離910大於Onm。
[0061]現在轉到圖10，在一些實施例中，第一類型擴散區510a的第一類型區高度900小於第一矽化物區800的第一矽化物區高度1000。在實施例中，第一矽化物區800圍繞第一類型擴散區510a和至少一些溝道區610。在一些實施例中，在去除間隔件700之後，第一矽化物區800的底部1010與第一類型擴散區510a分隔開第一距離910。在一些實施例中，第一矽化物區800的頂部1020與溝道區610分隔開第二距離1030。在實施例中，第一矽化物區800的第一矽化物區邊緣920與溝道區610的溝道區邊緣1040分隔開第二距離1030。在實施例中，第二距離1030大於Onm。
[0062]根據一些實施例，第一矽化物區800與第一類型擴散區510a分隔開第一距離910和/或與溝道區610分隔開第二距離1030。根據一些實施例，第一矽化物區800的第一矽化物區邊緣920與第一類型擴散區510a的第一類型區邊緣930分隔開第一距離910和/或與溝道區610的溝道區邊緣1040分隔開第二距離1030。
[0063]圖1la是半導體器件100的立體圖。圖1lb是沿著圖1la中的線Ila-1lb截取的圖1la的實施例的截面圖。在一些實施例中，形成圍繞至少一些第一類型擴散區510a的第一柵極區1100。在一些實施例中，第一柵極區1100形成在第一矽化物區800上方並且延伸到第一類型擴散區510a和第一矽化物區800之間的第一開口 903內。在實施例中，第一柵極區1100包括具有相對較高介電常數的介電材料以及金屬層。在一些實施例中，第一柵極區1100包括諸如S12的具有中等或較低介電常數的標準介電材料。以諸如通過原子層沉積(ALD)、化學汽相沉積(CVD)、等離子體增強化學汽相沉積(PECVD)等的任何類型的方式來形成第一柵極區1100。
[0064]在一些實施例中，形成圍繞溝道區610的第二介電區1102。在一些實施例中，第二介電區1102形成在第一柵極區1100上方。在實施例中，第二介電區1102包括具有相對較高介電常數的介電材料。在一些實施例中，第二介電區1102包括諸如S12的具有中等介電常數的標準介電材料。在一些實施例中，第二介電區1102包括諸如S12的具有中等介電常數的標準介電材料以及具有相對較高介電常數的介電材料。以諸如通過原子層沉積(ALD)、化學汽相沉積(CVD)、物理汽相沉積(PVD)等的任何類型的方式來形成第二介電區1102。
[0065]在一些實施例中，形成圍繞第二介電區1102和溝道區610的柵電極1103。在一些實施例中，柵電極1103形成在第二介電區1102上方。例如，以諸如通過原子層沉積(ALD)、濺射、熱蒸發、電子束蒸發、化學汽相沉積(CVD)等的任何類型的方式來形成柵電極1103。在一些實施例中，柵電極1103包括諸如單獨的TiN、TaN, TaC、鋁、銅、多晶矽等或它們的組合的導電材料。在一些實施例中，柵極區1110包括第二介電區1102和柵電極1103。
[0066]在一些實施例中，形成圍繞溝道區610、第二類型區550和第二矽化物區850的第三介電區1120。在一些實施例中，第三介電區1120形成在第二介電區1102和柵電極1103上方。在實施例中，第三介電區1120包括具有相對較低介電常數的介電材料。在一些實施例中，第三介電區1120包括如S12的具有中等介電常數的標準介電材料。以諸如通過原子層沉積(ALD)、化學汽相沉積(CVD)、等離子體增強化學汽相沉積(PECVD)等的任何類型的方式來形成第三介電區1120。
[0067]根據一些實施例，半導體器件100包括圍繞第一類型擴散區510a的第一矽化物區800。在一些實施例中，第一矽化物區800與第一類型擴散區510a分隔開第一距離910和/或與溝道區610分隔開第二距離1030。
[0068]圖12示出了根據一些實施例的形成諸如半導體器件100的半導體器件的示例性方法1200。在步驟1202中，形成包括第一導電類型的第一類型區510。在步驟1204中，形成包括第二導電類型的第二類型區550。在步驟1206中，在第一類型區510和第二類型區550之間形成溝道區610。在步驟1208中，在第一類型區的第一類型表面區510b上形成第一矽化物區800，第一矽化物區800與第一類型區510的第一類型擴散區510a分隔開第一距離910和/或與溝道區610分隔開第二距離1030。
[0069]在實施例中，一種半導體器件包括:包括第一導電類型的第一類型區和包括第二導電類型的第二類型區。在實施例中，該半導體器件包括在第一類型區和第二類型區之間延伸的溝道區。在實施例中，該半導體器件包括位於第一類型區的第一類型表面區上的第一矽化物區。在實施例中，第一矽化物區與第一類型區的第一類型擴散區分隔開第一距離和/或與溝道區分隔開第二距離。
[0070]在實施例中，一種半導體器件包括:包括第一導電類型的第一類型區和包括第二導電類型的第二類型區。在實施例中，該半導體器件包括在第一類型區和第二類型區之間延伸的溝道區。在實施例中，該半導體器件包括位於第一類型區的第一類型表面區上的第一矽化物區。在實施例中，第一矽化物區的第一矽化物區邊緣與第一類型區的第一類型擴散區的第一類型區邊緣分隔開第一距離和/或與溝道區的溝道區邊緣分隔開第二距離。在實施例中，第一距離大於Onm和/或第二距離大於Onm。
[0071]在實施例中，一種形成半導體器件的方法包括:形成包括第一導電類型的第一類型區。在實施例中，該方法包括形成包括第二導電類型的第二類型區。在實施例中，該方法包括在第一類型區和第二類型區之間形成溝道區。在實施例中，該方法包括在第一類型區的第一類型表面區上形成第一矽化物區，第一矽化物區與第一類型區的第一類型擴散區分隔開第一距離和/或與溝道區分隔開第二距離。
[0072]儘管已經以針對結構特徵或方法步驟的語言描述了主題，但是應該理解，所附權利要求的主題不必限於以上描述的特定特徵或步驟。相反，以上描述的特定特徵或步驟公開為實現至少一些權利要求的示例形式。
[0073]在此提供了實施例的各個操作。描述的一些或所有操作的順序不應解釋為暗示著這些操作必須是順序依賴的。將理解，可選順序具有該描述的有益效果。而且，將理解，不是所有操作都必須存在於在此提供的每個實施例中。而且，將理解，在一些實施例中，不是所有操作都是必需的。
[0074]將理解，在此示出的層、區域、部件、元件等示出為具有相對於彼此的特定尺寸，諸如結構尺寸和/或方位，例如，在一些實施例中，為了簡單和易於理解的目的，相同物質的實際尺寸與在此示出的顯著不同。此外，例如，存在用於形成在此提到的層、區域、部件、元件等的多種技術，諸如注入技術、摻雜技術、旋塗技術、濺射技術、生長技術(諸如熱生長)和/或沉積技術(諸如化學汽相沉積(CVD))。
[0075]此外，在此使用的「示例性」意思是用作實例、例子、例證等，並且不必是有利的。如在該申請中使用的，「或」旨在意指包括的「或」，而不是排他的「或」。此外，除非另有說明或從上下文中清楚地指向單數形式，如在該申請和所附權利要求中使用的「一」和「一個」通常解釋為意指「一個或多個」。而且，A和B等的至少一個通常意指A或者B或者A和B。此夕卜，在某種程度上，使用了術語「包括」、「具有」、「有」、「帶有」和/或其變化，這些術語旨在以類似術語「包括」的意義是包括的。而且，除非另有說明，「第一」、「第二」等不旨在暗示著時間方面、空間方面、順序等。相反，這些術語僅用作用於部件、元件、物品等的標識符、名稱等。例如，第一類型區和第二類型區通常對應於第一類型區A和第二類型區B或者兩個不同的類型區或者兩個相同的類型區或者同一個類型區。
[0076]而且，儘管已經關於一種或多種實施方式示出和描述了本發明，但是基於閱讀和理解該說明書和附圖，本領域技術人員將想到等同改變和更改。本發明包括所有這些更改和改變，並且僅由以下權利要求的範圍限制。特別地，關於由以上描述的部件(例如，元件、資源等)實施的各種功能，除非另有說明，用於描述這些部件的術語旨在對應於實施所述部件的特定功能的任何部件(例如，功能等同)，即使與公開的結構不是結構等同。此外，雖然可能僅關於若干實施方式的一個公開了本發明的特定特徵，但是這些特徵可以根據需要和用於任何給定或特定應用的優勢而與其他實施方式的一個或多個其他特徵結合。
【權利要求】
1.一種半導體器件，包括: 第一類型區，包括第一導電類型； 第二類型區，包括第二導電類型； 溝道區，在所述第一類型區和所述第二類型區之間延伸；以及第一矽化物區，位於所述第一類型區的第一類型表面區上，所述第一矽化物區與所述第一類型區的第一類型擴散區分隔開第一距離和/或與所述溝道區分隔開第二距離。
2.根據權利要求1所述的半導體器件，其中，所述第一距離大於Onm。
3.根據權利要求1所述的半導體器件，其中，所述第二距離大於Onm。
4.根據權利要求1所述的半導體器件，其中，所述第一類型區包括源極區，並且所述第二類型區包括漏極區。
5.根據權利要求1所述的半導體器件，其中，所述第一類型區包括漏極區，並且所述第二類型區包括源極區。
6.根據權利要求1所述的半導體器件，其中，所述第一類型區的所述第一導電類型與所述第二類型區的所述第二導電類型相同。
7.根據權利要求1所述的半導體器件，其中，所述第一類型擴散區的第一類型區高度小於所述第一娃化物區的第一娃化物區高度。
8.根據權利要求1所述的半導體器件，其中，所述第一類型擴散區的第一類型區高度大於所述第一娃化物區的第一娃化物區高度。
9.一種半導體器件，包括: 第一類型區，包括第一導電類型； 第二類型區，包括第二導電類型； 溝道區，在所述第一類型區和所述第二類型區之間延伸；以及第一矽化物區，位於所述第一類型區的第一類型表面區上，所述第一矽化物區的第一矽化物區邊緣與所述第一類型區的第一類型擴散區的第一類型區邊緣分隔開第一距離和/或與所述溝道區的溝道區邊緣分隔開第二距離，其中，所述第一距離大於Onm和/或所述第二距離大於Onm。
10.一種形成半導體器件的方法，所述方法包括: 形成包括第一導電類型的第一類型區； 形成包括第二導電類型的第二類型區； 在所述第一類型區和所述第二類型區之間形成溝道區；以及 在所述第一類型區的第一類型表面區上形成第一矽化物區，所述第一矽化物區與所述第一類型區的第一類型擴散區分隔開第一距離和/或與所述溝道區分隔開第二距離。
【文檔編號】H01L29/06GK104425612SQ201410313445
【公開日】2015年3月18日 申請日期:2014年7月2日 優先權日:2013年9月5日
【發明者】讓-皮埃爾·科林格, 江國誠, 郭大鵬, 卡洛斯·H.·迪亞茲 申請人:臺灣積體電路製造股份有限公司