一種vdmos器件及其終端結構的形成方法
2023-09-21 16:41:50 3
一種vdmos器件及其終端結構的形成方法
【專利摘要】本發明提供一種VDMOS器件及其終端結構形成方法。本發明方法包括如下步驟：在襯底上形成外延層；在外延層上形成具有場限環注入窗口的場氧化層；注入離子，使離子通過所述場限環注入窗口進入外延層，形成場限環；形成多晶矽層，經光刻刻蝕在終端區形成多晶場板，使所述多晶場板完全覆蓋所述場限環注入窗口並且部分覆蓋終端區的場氧化層；注入N型離子，使N型離子進入終端區的多晶場板和場氧化層；形成介質層。本發明將N型離子注入器件終端區的多晶場板和場氧化層中，這些N型離子能夠吸引終端介質層和氧化層中的可動正電荷，從而抑制了反向偏壓下終端區可動正電荷向主結的移動，有利於保證器件最大擊穿電壓測定時的穩定性。
【專利說明】-種VDMOS器件及其終端結構的形成方法
【技術領域】
[0001] 本發明屬於半導體製造【技術領域】，具體涉及一種VDMOS器件及其終端結構的形成 方法。
【背景技術】
[0002] 垂直雙擴散金屬-氧化物半導體場效應電晶體（VDMOS)是由多個單胞並聯而成的 集成器件，其在高阻外延層上採用平面自對準雙擴散工藝，利用兩次擴散結深差，在水平方 向形成MOS結構的多子導電溝道，這種結構可以實現較短的溝道，並且由於具有縱向漏極， 因此可以提高漏源之間的擊穿電壓。
[0003] 在採用平面擴散技術製備VDMOS器件時，雜質在進行縱向擴散的同時進行橫向擴 散，從而導致PN結的終端輪廓是彎曲的。由於在結終端彎曲處的電場強度要遠高於其它區 域，導致更易發生擊穿。此外，VDMOS器件生產工藝流程中的多次氧化過程使氧化層中不可 避免地存在一些可動正電荷(如Na+或K+)，當器件加反向偏壓時，器件終端介質層中的可動 正電荷會在電場作用下向主結方向移動，進而影響到器件主結附近的表面電場，從而降低 器件主結的最大擊穿電壓或者造成主結方向漏電偏大。
[0004] 目前，高壓VDMOS器件終端結構基本採用場限環(如圖1所示)、金屬場板或者同時 使用場限環與金屬場板(如圖2所示）來減小器件表面的電場強度。單純場限環結構中，在 對主結所施加的反向電壓還低於主結的雪崩擊穿電壓時，主結的空間電荷區已經擴展到了 環結，其所增加的電壓大部分由環結承擔，因此擊穿電壓得到提高。在金屬場板結構中，由 於金屬場板對介質層中電荷的吸引作用使具有此終端結構的器件對界面電荷不是很敏感， 然而其對介質層的質量有較高的要求。同時使用場限環與金屬場板結合了兩者的優點，其 雖然能夠在一定程度上提高器件的擊穿電壓，但是對可動正電荷的抑制效果有限。由於可 動正電荷的影響，常規工藝製造的VDMOS器件在檢測其最大擊穿電壓時測定值容易發生偏 移(如最大擊穿電壓檢測值為600V時，如果再持續檢測幾秒，檢測值可能偏移至550V)，從 而不利於器件的檢測和質量保障。
【發明內容】
[0005] 本發明提供一種VDMOS器件及其終端結構的形成方法，本發明方法通過將大劑量 的N型離子注入器件終端的場板和場氧化層中，從而使器件最大擊穿電壓測定時具有良好 的穩定性，其主要是由於注入的N型離子能夠與矽原子結合形成不動的負離子，從而可以 吸引終端介質層和氧化層中的可動正電荷並將正電荷固定，因此避免了可動正電荷在電場 作用下到處移動所帶來的不利影響。
[0006] 本發明提供的VDMOS器件，其終端結構包括：
[0007] 外延層；
[0008] 位於所述外延層內的場限環；
[0009] 位於所述外延層表面的具有場限環注入窗口的場氧化層，所述場限環注入窗口與 所述場限環的位置相對應；
[0010] 位於所述場限環注入窗口和所述場氧化層表面的多晶場板，所述多晶場板完全覆 蓋所述場限環注入窗口並且部分覆蓋所述場氧化層；
[0011] 位於所述場氧化層和所述多晶場板表面的介質層；
[0012] 其中，所述多晶場板和所述場氧化層內部設有N型離子。
[0013] 根據本發明提供的VDMOS器件，其終端結構進一步包括位於所述外延層內並且靠 近終端結構末端的截止環。
[0014] 本發明還提供一種VDMOS器件終端結構的形成方法，包括如下步驟：
[0015] 在襯底上形成外延層；
[0016] 在外延層上形成具有場限環注入窗口的場氧化層；
[0017] 注入離子，使離子通過所述場限環注入窗口進入外延層，形成場限環；
[0018] 形成多晶矽層，經光刻刻蝕在終端區形成多晶場板，使所述多晶場板完全覆蓋所 述場限環注入窗口並且部分覆蓋終端區的場氧化層；
[0019] 注入N型離子，使N型離子進入終端區的多晶場板和場氧化層；
[0020] 形成介質層。
[0021] 根據本發明提供的方法，所述襯底為N型矽襯底，例如N+ (N型離子高摻雜）矽襯 底，所述外延層為N- (N型離子低摻雜）外延層；所述外延層的厚度和電阻率根據具體要求 進行確定，如電壓要求為600v時，所述外延層的厚度為60um，電阻率為16Q?um;所述場氧 化層的厚度根據具體情況進行確定，例如可以為8000-12000人。
[0022] 根據本發明提供的方法，所述離子為P型離子，所述P型離子的注入能量和注 入劑量為本領域常規P+區注入時的能量和劑量，如注入能量為60-80kev，注入劑量為 IXIO15-L5XIO1Vcm2 ;所述N型離子的注入能量和注入劑量為本領域常規N+源區注入時 的能量和劑量，如注入能量為80-120kev，注入劑量為5XIO15-IX1016/cm2,N型離子可以是 磷離子或砷離子。
[0023] 根據本發明提供的方法，形成所述介質層的方法具體包括：形成無摻雜矽玻璃； 以及在所述無摻雜矽玻璃上形成摻雜矽玻璃。所述無摻雜矽玻璃和摻雜矽玻璃的厚度可以 根據具體情況進行確定，如無摻雜矽玻璃厚度為200nm、摻雜矽玻璃的厚度為800nm，所述 摻雜矽玻璃可以為硼磷矽玻璃、磷矽玻璃、硼矽玻璃等。
[0024] 進一步地，本發明所述VDMOS器件終端結構的形成方法還包括按照本領域常規方 法在終端區形成截止環（N+)的步驟，如在終端區末端光刻刻蝕形成截止環注入窗口，並且 在注入N型離子的同時形成所述截止環。
[0025] 本發明上述的VDMOS器件終端結構的形成方法可以應用於製造VDMOS器件中，在 製造VDMOS器件時可以採用本領域常規方法形成器件的有源區並且同時採用上述方法形 成器件的終端區，進一步還包括按照本領域常規方法在終端區形成截止環；其中可以在注 入P型離子形成P+區的同時形成所述場限環，在形成柵極多晶矽層的同時形成所述場板， 並且在注入N型離子形成N+源區的同時進行終端區場板和場氧化層中N型離子的注入。
[0026] 本發明還提供一種VDMOS器件的製造方法，包括如下步驟：
[0027] 在襯底上形成外延層；
[0028] 在所述外延層上形成場氧化層，經光刻刻蝕，形成有源區圖形和具有場限環注入 窗口的終端區圖形；
[0029] 注入P+離子,形成P+區和場限環；
[0030] 形成柵極氧化層和位於所述柵極氧化層表面的多晶矽層；
[0031] 光刻刻蝕P-區，並且在終端區形成多晶場板，使所述多晶場板完全覆蓋所述場限 環注入窗口並且部分覆蓋終端區的場氧化層；
[0032] 注入P-離子，形成P-區；
[0033] 光刻源區，注入N+離子，形成N+源區並且使N+離子進入終端區的多晶場板和場 氧化層；
[0034] 形成介質層、接觸孔和金屬層。
[0035] 根據本發明提供的方法，所述襯底為N型矽襯底；所述P+離子的注入能量為 60-80kev，注入劑量為lX1015-1.5X1015/cm2 ;所述P-離子的注入能量為60-80kev，注 入劑量為3X1013-3. 5X1013/cm2 ;所述N+離子的注入能量為80-120kev，注入劑量為 5XIO15-IXIOlfVcm2，其中所述N+離子為磷離子或砷離子。
[0036] 根據本發明提供的方法，形成所述介質層的方法具體包括：形成無摻雜矽玻璃； 以及在所述無摻雜矽玻璃上形成摻雜矽玻璃，其中所述無摻雜矽玻璃厚度可以為200nm，所 述摻雜矽玻璃的厚度可以為800nm。
[0037] 本發明方案的實施，至少具有以下優勢：
[0038] 1、本發明方法通過將大劑量的N型離子注入器件終端區的場板和場氧化層中，使 器件最大擊穿電壓測定時具有良好的穩定性，其主要是由於注入的N型離子能夠與矽原子 結合形成不動的負離子，從而可以吸引終端介質層和氧化層中的可動正電荷並將正電荷固 定，因此避免了可動正電荷在電場作用下四處移動所帶來的不利影響；
[0039] 2、本發明VDMOS器件終端結構的形成方法工藝操作簡便、易於實現，其無需進行 額外的操作，僅在製作器件有源區的同時即可實現所述終端結構，有利於器件的大規模生 產製造。
【專利附圖】
【附圖說明】
[0040] 圖1為現有技術VDMOS器件終端區域的場限環結構示意圖；
[0041] 圖2為現有技術VDMOS器件終端區域的場限環和場板結構示意圖；
[0042] 圖3-7為本發明VDMOS器件終端結構形成方法剖面結構示意圖；
[0043] 附圖標記：
[0044] 1 :外延層；2 :場限環；3 :場氧化層；4 :介質層；5 :主結；6 :多晶場板；7 :光刻膠 層。
【具體實施方式】
[0045] 為使本發明的目的、技術方案和優點更加清楚，下面將結合本發明的附圖和實施 例，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明 一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有 做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
[0046] 實施例
[0047] 步驟1、在襯底上形成外延層；
[0048] 具體可以在N+矽襯底的正面上形成N-外延層1，其中所述外延層的厚度可以為 60um，電阻率可以為16Q?um。
[0049] 步驟2、在所述外延層上形成場氧化層，經光刻刻蝕，形成有源區圖形和具有場限 環注入窗口的終端區圖形；
[0050] 具體如圖3所示，在所述外延層1上形成厚度為8000-12000A的場氧化層3 (例 如】2000A)，經光刻刻蝕，形成有源區圖形（圖中未示出）和具有場限環注入窗口的終端區 圖形。
[0051] 步驟3、注入P+離子，形成P+區和場限環；
[0052] 具體如圖4所示，注入能量為60_80kev，注入劑量為IXlO15-I. 5XIO1Vcm2的P+ 離子（如注入能量75kev，注入劑量IO1Vcm2),使有源區形成P+區（圖中僅示出靠近終端區 的P+區，即主結5)，同時使終端區形成場限環2。
[0053] 步驟4、形成柵極氧化層和位於所述柵極氧化層表面的多晶矽層；
[0054] 採用常規方法形成柵極氧化層和多晶矽層，例如可以在外延層1的表面進行柵極 氧化，形成厚度為800-1200人的柵極氧化層(例如800A的氧化矽）；然後在柵極氧化層表 面澱積多晶矽同時摻雜，形成厚度為4000-7500A的多晶矽層(如6000A)。
[0055] 步驟5、光刻刻蝕P-區，並且在終端區形成多晶場板，使所述多晶場板完全覆蓋所 述場限環注入窗口並且部分覆蓋終端區的場氧化層；
[0056] 具體如圖5所示，光刻刻蝕P-區（圖中未示出），並且在終端區形成多晶場板6,使 所述多晶場板6完全覆蓋所述場限環注入窗口並且部分覆蓋終端區的場氧化層3,未覆蓋 場氧化層3的區域在後續N+離子注入時可以使離子進入場氧化層3中。
[0057] 步驟6、注入P-離子，形成P-區；
[0058] 具體可以注入能量為60_80kev，注入劑量為3X1013-3. 5X1013/cm2的P-離子，使 有源區形成P-區（圖中未示出）。
[0059] 步驟7、光刻源區，注入N+離子，形成N+源區並且使N+離子進入終端區的多晶場 板和場氧化層；
[0060] 具體如圖6所示，光刻源區，暴露出終端區，注入能量為80_120kev，注入劑量為 5XIO15-IXIOlfVcm2的N+離子(如注入能量為lOOkev，注入劑量為5XIO1Vcm2的磷離子或 砷離子)，使有源區形成N+源區（圖中未示出），並且使N+離子進入終端區的多晶場板6和 場氧化層3中，其能夠與外延層1的矽原子結合形成不動的負離子，從而吸引終端介質層和 氧化層中的可動正電荷並將正電荷固定，因此避免了反向偏壓下器件終端區可動正電荷向 器件主結移動的趨勢，減少了可動正電荷在電場作用下四處移動所帶來的不利影響(如圖7 所示)。
[0061] 步驟8、形成介質層、接觸孔和金屬層；
[0062] 採用常規方法形成介質層、接觸孔和金屬層，如先形成厚度為200nm的無摻雜娃 玻璃（USG)，然後在所述無摻雜矽玻璃上形成厚度為800nm的硼磷矽玻璃（BSPG)，從而形 成所述介質層，再對介質層進行回流，使器件表面平坦化，然後按照常規工藝光刻刻蝕接觸 孔，澱積金屬層，形成金屬布線層，合金，並進行背面處理，其中所述金屬層的材料可以為鋁 銅，厚度40000A,即完成VDMOS器件的製造。
[0063] 本發明製造的VDMOS器件終端結構包括：外延層1 ;位於所述外延層1內的場限環 2 ;位於所述外延層1表面的具有場限環注入窗口的場氧化層3,所述場限環注入窗口與所 述場限環2的位置相對應；位於所述場限環注入窗口和所述場氧化層3表面的多晶場板6， 所述多晶場板6完全覆蓋所述場限環注入窗口並且部分覆蓋所述場氧化層3 ;以及位於所 述場氧化層3和多晶場板6表面的介質層4 ;其中，所述場氧化層3和所述多晶場板6內部 設有N型離子。本發明的VDMOS器件在檢測其最大擊穿電壓時具有良好的穩定性，在測試 本發明製得的VDMOS器件最大擊穿電壓時，檢測值可以保持長時間恆定不變，從而更好地 保證了檢測器件的質量，這主要是由於終端結構的場氧化層和多晶場板中含有大量的N型 離子，其可以吸引終端區介質層和氧化層中的可動正電荷，從而抑制了反向偏壓下終端區 可動正電荷向主結的移動，有利於避免可動正電荷在電場作用下四處移動所帶來的不利影 響。
[0064]最後應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制； 儘管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其 依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵 進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技 術方案的範圍。
【權利要求】
1. 一種VDMOS器件，其特徵在於，其終端結構包括： 外延層； 位於所述外延層內的場限環； 位於所述外延層表面的具有場限環注入窗口的場氧化層，所述場限環注入窗口與所述 場限環的位置相對應； 位於所述場限環注入窗口和所述場氧化層表面的多晶場板，所述多晶場板完全覆蓋所 述場限環注入窗口並且部分覆蓋所述場氧化層； 位於所述場氧化層和所述多晶場板表面的介質層； 其中，所述多晶場板和所述場氧化層內部設有N型離子。
2. -種VDM0S器件終端結構的形成方法，其特徵在於，包括如下步驟： 在襯底上形成外延層； 在外延層上形成具有場限環注入窗口的場氧化層； 注入離子，使離子通過所述場限環注入窗口進入外延層，形成場限環； 形成多晶矽層，經光刻刻蝕在終端區形成多晶場板，使所述多晶場板完全覆蓋所述場 限環注入窗口並且部分覆蓋終端區的場氧化層； 注入N型離子，使N型離子進入終端區的多晶場板和場氧化層； 形成介質層。
3. 根據權利要求2所述的方法，其特徵在於，所述襯底為N型矽襯底，所述離子為P型 離子，所述P型離子的注入能量為60-80kev，注入劑量為1 X 1015-1. 5 X 1015/cm2。
4. 根據權利要求2所述的方法，其特徵在於，所述N型離子為磷離子或砷離子，N型離 子的注入能量為80-120kev，注入劑量為5X1015-lX1016/cm2。
5. 根據權利要求2所述的方法，其特徵在於，形成所述介質層的方法具體包括： 形成無摻雜娃玻璃；以及 在所述無摻雜矽玻璃上形成摻雜矽玻璃。
6. 根據權利要求5所述的方法，其特徵在於，所述摻雜矽玻璃選自硼磷矽玻璃、硼矽玻 璃、磷娃玻璃中的一種。
7. -種VDM0S器件的製造方法，其特徵在於，包括如下步驟： 在襯底上形成外延層； 在所述外延層上形成場氧化層，經光刻刻蝕，形成有源區圖形和具有場限環注入窗口 的終端區圖形； 注入P+離子，形成P+區和場限環； 形成柵極氧化層和位於所述柵極氧化層表面的多晶矽層； 光刻刻蝕P-區，並且在終端區形成多晶場板，使所述多晶場板完全覆蓋所述場限環注 入窗口並且部分覆蓋終端區的場氧化層； 注入P-離子，形成P-區； 光刻源區，注入N+離子，形成N+源區並且使N+離子進入終端區的多晶場板和場氧化 層； 形成介質層、接觸孔和金屬層。
8. 根據權利要求7所述的方法，其特徵在於，所述襯底為N型矽襯底；所述P+離子 的注入能量為60-80kev，注入劑量為lX1015-1.5X1015/cm2 ;所述P-離子的注入能量為 60-80kev，注入劑量為 3 X 1013-3. 5 X 1013/cm2。
9. 根據權利要求7所述的方法，其特徵在於，所述N+離子為磷離子或砷離子，N+離子 的注入能量為80-120kev，注入劑量為5X1015-lX1016/cm2。
10. 根據權利要求7所述的方法，其特徵在於，形成所述介質層的方法具體包括： 形成無摻雜娃玻璃；以及 在所述無摻雜矽玻璃上形成摻雜矽玻璃。
【文檔編號】H01L29/78GK104332499SQ201310308920
【公開日】2015年2月4日 申請日期:2013年7月22日 優先權日:2013年7月22日
【發明者】馬萬裡 申請人:北大方正集團有限公司, 深圳方正微電子有限公司