具有自加熱結構的半導體器件、其製造方法和測試方法
2023-09-21 18:34:00 4
專利名稱：具有自加熱結構的半導體器件、其製造方法和測試方法
技術領域：
本發明涉及一種半導體器件。
背景技術：
可以將半導體器件用在各種電子應用中，例如，個人計算機、手機、數位相機、以及其他電子設備等。通常通過在半導體襯底上方順序地沉積絕緣層或者介電層、導電層以及半導體材料層和利用光刻技術圖案化不同的材料層從而形成在其上的電路部件和元件來製造半導體器件。金屬氧化物半導體(MOS)器件經常需要晶圓驗收測試(WATs)，對於壽命測試來說，晶圓驗收測試中的一部分包括使用外部電路加熱MOS器件，從而在提高的溫度下測試晶圓的運行參數(operating parameter)。例如,有時候對於可靠性壽命測試來說,半導體晶圓需要在高溫下的WAT。這需要WAT組工作人員(team operator)改變WAT工具中的WAT探針卡並且將WAT工具中溫度升高到更高溫度，這些工作耗費時間。此外，特別是當需要進行高溫WAT的時候，WAT具有較低的每小時晶圓產出量(WPH)的生產量。因此，本領域需要進行改進，即，在半導體器件上進行WAT的耗時較少的方法。
發明內容
根據本發明的一方面，提供一種半導體器件，其包括工件；有源電結構，被設置在所述工件上方；以及至少一個自加熱結構，被設置為鄰近所述有源電結構。優選地，所述有源電結構設置在金屬化層中，並且所述至少一個自加熱結構設置在所述金屬化層中。優選地，所述有源電結構設置在第一金屬化層中，並且其中所述至少一個自加熱
結構設置在第二金屬化層中。優選地，所述第二金屬化層與所述第一金屬化層相鄰。優選地，所述至少一個自加熱結構的多部分與所述有源電結構連接。優選地，所述至少一個自加熱結構的與所述有源電結構連接的所述多部分包括通孔層中的通孔，所述通孔層被設置在所述第一金屬化層和所述第二金屬化層之間。優選地，所述半導體器件進一步包括第一節點，與所述至少一個自加熱結構的第一端連接；以及第二節點，與所述至少一個自加熱結構的第二端連接，其中，施加在第一節點和第二節點上的電壓在所述至少一個自加熱結構中產生熱量。根據本發明的另一方面，提供一種製造半導體器件的方法，所述方法包括提供工件；在所述工件上方形成至少一個有源電結構；以及形成至少一個自加熱結構，所述至少一個自加熱結構鄰近所述至少一個有源電結構。優選地，形成所述至少一個有源電結構包括形成電容器、電阻器、導線、導線段、或者電晶體。優選地，形成所述至少一個自加熱結構包括形成具有基本上直線形狀或者彎曲形狀的布線。優選地，形成所述至少一個自加熱結構包括在第一金屬化層中形成多個第一自加熱結構以及在第二金屬化層中形成多個第二自加熱結構。優選地，形成所述多個第一自加熱結構包括形成沿第一方向定向的所述多個第一自加熱結構，以及其中形成所述多個第二自加熱結構包括形成沿第二方向定向的所述多個第二自加熱結構，所述第二方向與所述第一方向不同或者相同。優選地，形成所述至少一個有源電結構包括在第三金屬化層中形成所述至少一個有源電結構，以及其中將所述第三金屬化層設置在所述第一金屬化層和所述第二金屬化層之間。
根據本發明的再一方面，提供一種測試半導體器件的方法，所述方法包括提供工件，金屬化層設置在所述工件上方以及所述工件具有形成在其中的有源電結構，所述工件進一步包括至少一個自加熱結構，被設置為鄰近所述有源電結構；向所述至少一個自加熱結構施加電壓，加熱所述至少一個自加熱結構；以及對所述有源電結構實施至少一次電測試。優選地，所述方法進一步包括通過所述至少一個自加熱結構測量電流，以及根據通過所述至少一個自加熱結構所測量的電流量來確定在所述有源電結構附近所產生的熱量。優選地，其中，使用等式I來確定產生的所述熱量等式I :R = Vh/Ih ;其中，Vh是施加至所述至少一個自加熱結構的電壓，R是所述至少一個自加熱結構的電阻，以及Ih是通過所述至少一個自加熱結構所測量的電流，其中所述電阻R的改變指示所述至少一個自加熱結構的溫度。優選地，實施所述至少一次電測試包括實施至少一次晶圓驗收測試(WAT)。優選地，所述方法進一步包括連續地將所述電壓施加至所述至少一個自加熱結構，同時對所述有源電結構實施所述至少一次電測試。優選地，所述方法進一步包括不連續地向所述至少一個自加熱結構施加所述電壓，同時對所述有源電結構實施所述至少一次電測試。優選地，施加所述電壓包括施加大約15伏特或更小的電壓。
為了更全面地理解本發明及其優勢，現在將結合附圖所進行的以下描述作為參考，其中圖I示出了根據本發明的實施例包括電容的有源電結構和自加熱結構的俯視圖，該自加熱結構被設置為鄰近同一金屬化層內的有源電結構；圖2示出了圖I中所示的半導體器件的部分的橫截面圖；圖3示出了根據另一實施例的包括電氣布線或者電阻器的有源電結構和設置為鄰近該有源電結構的在相鄰的金屬化層中的自加熱結構的透視圖；圖4示出了圖3中所示的半導體器件的部分的橫截面圖；圖5示出了另一實施例的透視圖，其中，在相鄰的金屬化層中形成有源電結構和自加熱結構；
圖6示出了根據另一實施例的包括MOS電晶體的有源電結構的示意圖，該MOS電晶體具有鄰近多個電晶體端子的自加熱結構；圖7示出了實施例的透視圖，其中，在兩個金屬化層中形成多個自加熱結構並且在這兩個金屬化層之間的金屬化層中形成有源電結構；以及圖8是示出利用本發明的實施例的新式自加熱結構測試半導體器件的方法的流程圖。除非另有說明，不同附圖中的相應數字和符號通常指相應部件。為了清楚地示出實施例的相關方面繪製附圖而不必按比例進行繪製。
具體實施例方式下面，詳細討論本發明各實施例的製造和使用。然而，應該理解，本發明提供了許 多可以在各種具體環境中實現的可應用的創造性的概念。所討論的具體實施例僅僅示出製造和使用本發明的具體方式，而不用於限制本發明的範圍。本發明的實施例涉及半導體器件的製造並且涉及半導體器件的測試。這裡將描述具有內置的片上自加熱結構的半導體器件、其製造方法、和使用新的自加熱結構的測試方法。首先，參考圖1，示出了包括有源電結構102a/102b的半導體器件100的俯視圖。例如，這裡用術語「有源電結構」來描述在器件100的正常運行和/或測試期間在半導體器件100中具有有源功能的結構。在圖I和圖2中示出的實施例中的有源電結構102a/102b包括電容器。電容器包括兩個電容器極板102a和102b，形成在多個互連梳狀或指狀結構中。在同一金屬化層Ml中，將自加熱結構110設置為鄰近有源電結構102a和102b。例如，金屬化層Ml可以包括在後道工序(BEOL)過程中所形成的金屬層。可選地，有源電結構102a/102b和自加熱結構110可以在半導體器件100的其他金屬化層M2，M3……Mx (圖I中未示出)中形成。第一節點104與電容器極板102a的一端相連，並且第二節點106與有源電結構102a/102b的電容器極板102b的一端相連。如所示的，第一節點112也與自加熱結構110的端部相連，並且第二節點114與自加熱結構110的相對端相連。例如，節點104、106、112以及114可以連接到或者可以包括半導體器件100的表面上的接觸件，使得這些接觸件便於電測試和施加電壓/電流。可以通過向自加熱結構110的節點112和114施加電壓Vh來加熱自加熱結構110，這導致電流Ih流經自加熱結構110並且加熱該自加熱結構110。施加在第一節點112和第二節點114上的電壓Vh通過電流Ih流動在自加熱結構110中產生熱量。由於自加熱結構110與有源電結構102a/102b相鄰，所以也加熱有源電結構102a/102b，並且可以使用節點104和106對有源電結構102a/102b進行測試，同時加熱自加熱結構110或者同時在加熱之後，允許自加熱機構110冷卻。優選地，可以進行的測試包括晶圓驗收測試(WAT)，使得不需要對於半導體器件100處於的晶圓進行外部WAT，(例如，需要裝載晶圓和較長的生產時間)，在製造工藝流程中節省時間，因此提供較大的成本節約。圖2示出了圖I中所示的半導體器件100的部分的橫截面圖。為了製造半導體器件100，提供工件120。例如，工件120可以包括半導體襯底，該半導體襯底包括矽或其他的半導體材料，並且可以被絕緣層覆蓋。工件120也可以包括其他有源部件或電路(未示出)。例如，工件120可以包括在單晶矽上方的二氧化矽。工件120可以包括其他導電層或者其他半導體元件，例如電晶體、二極體等。可以使用諸如GaAs、InP、Si/Ge、或者SiC的化合物半導體來代替矽。例如，工件120可以包括絕緣體上矽(SOI)襯底或絕緣體上鍺(GOI)襯底。工件120可以包括形成其上方的一個或多個電路層和/或電子功能件(electricalfunction)，並且可以包括例如，導線、通孔、電容器、二極體、電晶體、電阻器、電感器、和/或其他在前道工序(FEOL)過程中所形成的其他電子元件(未示出)。可以在半導體器件100的上金屬化層的BEOL中形成本發明的實施例的新式自加熱結構110。為了形成金屬化層M1，例如，可以沉積絕緣材料122，並且使用光刻技術通過用於有源電結構102a/102b和自加熱結構110的圖案來圖案化該絕緣材料。然後，在絕緣材料122上方沉積包括一種或多種金屬的導電材料來填充圖案。例如，導電材料可以包括銅、銅合金、或其他金屬。例如，使用一次或多次化學機械拋光工藝和/或蝕刻工藝從絕緣 材料122上方去除多餘的導電材料，在單鑲嵌工藝中形成有源電結構102a/102b和自加熱結構110。也可以通過使用光刻技術沉積導電材料並圖案化導電材料使用減少蝕刻工藝來形成有源電路結構102a/102b和自加熱結構110。然後，在有源電結構102a/102b和自加熱結構110之間形成絕緣材料122。可選地，可以使用其他方法在工件120上方形成有源電結構102a/102b和自加熱結構110。此外，雖然示出了用於形成自加熱結構的金屬化層，但是本領域的技術人員將認識到可以使用其他層，該其他層包括但不限於在多晶矽層中形成自加熱結構。在圖I和圖2中僅僅示出了一個與有源電結構102a/102b相鄰的自加熱結構110 ；可選地，可以形成與有源電結構102a/102b相鄰的兩個或多個自加熱結構110(本文中要進行進一步描述)。鄰近其他類型的有源電結構102的半導體器件100可以包括本發明的實施例的自加熱結構110，在圖3至圖7中示出了其實例。將用於描述圖I和圖2的相同的標號用於圖3至圖7中的各種元件。為了避免重複，圖3至圖7中所示的每個參考標號此處不再詳細描述。更確切地說，將類似的材料100、102、104等用於描述如用於描述圖I和圖2的所示的各種材料層和元件。例如，圖3示出了有源電結構102以及兩個自加熱結構IlOa和IlOb的透視圖，其中，有源電結構102包括在半導體器件100的金屬化層Ml中所形成的電氣布線或電阻，相鄰的金屬化層M2中，兩個自加熱結構IlOa和IlOb設置為與該有源電結構102鄰近。圖4示出了圖3中所示的半導體器件100的部分的橫截面圖。在圖3中僅示出了兩個自加熱結構I IOa和IlOb ;然而根據本發明的實施例，可以在半導體器件100的一個或多個金屬化層M2、M3、Mx中形成多個(例如，數十個或者數百個)或者更多的自加熱結構IlOa和110b。在一些實施例中，可以將自加熱結構IlOa和IlOb的多部分連接至有源電結構102。例如，如圖3和圖4所示，可以使用任選的通孔124a和124b，從而將自加熱結構IlOa和IlOb分別電連接至以及熱連接至下層的有源電結構102。通孔124a和124b便於將熱量傳遞到測試的有源電結構102。例如，可以使用單鑲嵌工藝或者雙鑲嵌工藝來形成通孔124a和124b。金屬化層Ml包括在絕緣材料122a中形成的有源電結構102。通孔層Vl包括在絕緣材料122b中所形成的通孔124a和124b，並且金屬化層M2包括在絕緣材料122c中所形成的自加熱結構IlOa和110b(圖中不可見)。
在形成通孔124a和124b以及自加熱結構I IOa和IlOb的雙鑲嵌工藝中，在金屬化層Ml中形成有源電結構102和絕緣材料122a之後，將絕緣材料122b沉積在絕緣材料122a和有源電結構102上方。可以在絕緣材料122b上方形成任選的蝕刻停止層(未示出)，並且在絕緣材料122b上方形成絕緣材料122c。同時(或者在兩個單獨的圖案化步驟中)通過用於金屬化層Vl中的通孔124a和124b的圖案以及用於金屬化層M2中的自加熱結構IlOa和IlOb的圖案來圖案化絕緣材料122b和絕緣材料122c。然後，用導電材料填充這兩個圖案化的絕緣材料122b和122c，在金屬化層Vl中形成通孔124a和124b，以及在金屬化層M2中形成自加熱結構IlOa和110b。使用一次或多次CMP工藝和/或蝕刻工藝從絕緣材料122c上方去除多餘的導電材料。可選地，還可以使用三次單鑲嵌工藝、三次單減少蝕刻工藝或者其他方法來形成三個金屬化層Ml、Vl以及M2。可以通過在節點112a和114a以及112b和114b上分別施加電壓Vhl和Vh2來加熱自加熱結構IlOa和IlOb0例如，通過絕緣金屬化層122b，也通過通孔124a和124b (如果結構中包括的話)，將熱量傳遞給有源電結構102。在一些實施例中，可以持續地將電壓Vhl 和Vh2施加在自加熱結構IlOa和IlOb上，同時對於有源電結構102實施電測試，在測試過程中保持加熱自加熱結構IlOa和IlOb並且還加熱有源電結構102。如果在半導體器件100中包括通孔124a和124b，則在一些實施例中，對自加熱結構IlOa和IlOb加熱一預定時間來達到理想的溫度,並且然後,從自加熱結構IlOa和IlOb的節點112a和114a以及112b和114b去除電壓Vhl和Vh2或者斷開電壓Vhl和Vh2。然後，例如，使用節點104和106對有源電結構IlOa和IlOb進行例如WAT的電測試。例如，從自加熱結構IlOa和IlOb上去除電壓Vhl和Vh2可以降低或者防止電壓Vhl和Vh2以及電流Ihl和Ih2幹擾電測試。圖5示出了另一個實施例的透視圖，其中，在相鄰的金屬化層Mx和Mx+1中形成有源電結構102a、102b以及102c和自加熱結構IlOaUlOb以及110c。在本實施例中，有源電結構102包括三個包括導線段的有源電結構102a、102b以及102c。通過通孔124a、124b以及124c將三個自加熱結構IlOaUlOb以及IlOc分別連接至有源電結構102a、102b以及102c。可以使用節點(圖5中未示出；見圖I和圖3)，從而在自加熱結構IlOaUlOb以及IIOc上施加電壓Vh並且在有源電結構102a、102b以及102c中產生熱量。與在其他實施例中一樣，在金屬化層凡和凡+1中形成有源電結構102a、102b以及102c和自加熱結構110a、IlOb以及110c，其中金屬化層Mx和Mx+1是半導體器件100中的通過通孔層Vx分離的相鄰金屬化層,其中在通孔層Vx中形成任選的通孔124a、124b以及124c。例如，金屬化層Mx和Μχ+ι可以包括本實施例的和這裡所述的其他實施例的半導體器件100中的任何金屬化層。雖然所說明的實施例示出了在相鄰金屬化層中所形成的自加熱結構，但是在其他預期實施例中，假如自加熱結構足夠接近從而允許通過中間層或多個中間層將熱量從自加熱結構有效地傳遞給有源電結構，可以在金屬化層中形成自加熱結構，該金屬化層通過一層或多層從有源電結構上去除。圖6示出了有源電結構102的示意圖，其中有源電結構102包括具有自加熱結構IlOaUlOb以及IlOc的MOS電晶體，自加熱結構IlOaUlOb以及IlOc與多個電晶體的端子或節點104、106以及130相鄰。在本實施例中，自加熱結構IlOaUlOb以及IlOc可以在與包括有源電結構102的MOS電晶體的部分形成在其中的金屬化層相鄰的金屬化層中形成。
圖7示出了實施例的透視圖，其中，分別在兩個金屬化層Mz和Mx中形成多個第一自加熱結構IlOa和多個第二自加熱結構110b。在設置在金屬化層Mz和Mx之間的金屬化層My中形成有源電結構102。多個第一自加熱結構IlOa定向為第一方向132(例如縱向)，以及多個第二自加熱結構IlOb定向為第二方向134。在所示的實施例中，第二方向134與第一方向132不同。例如,第二方向134可以基本上與第一方向132垂直。在其他實施例中，第二方向134可以基本上與第一方向132相同(未示出)。例如，優選地，圖7中所示的結構通過在有源電結構102上方和下方的自加熱結構IlOa和IlOb的平行線提供均勻加熱來提供有源電結構102的均勻加熱。如圖3至圖7所示，這裡描述的新的自加熱結構110、110a、110b以及IlOc可以包括具有基本直線形狀的導電金屬線。如圖I所示，自加熱結構110、110a、IIOb以及IlOc也可以包括具有彎曲形狀的導電金屬線。可選地，自加熱結構110、110a、110b以及IlO c可以包括其他形狀和結構。圖8是利用本發明的實施例的新式自加熱結構110、110a、110b以及IlOc測試半導體器件100的方法的流程圖。首先，提供包括至少一個有源電結構102和至少一個自加熱結構110的工件120 (步驟142)。在至少一個自加熱結構110上施加電壓Vh (步驟144)，加熱至少一個自加熱結構110。然後對於有源電結構102進行一次電測試(或多次電測試)(步驟146)。在一些實施例中，施加給自加熱結構110、110a、110b或IlOc的節點112、112a、112b、112c、114、114a、114b以及114c的電壓Vh、Vhl以及Vh2的量可以包括大約I伏特。可選地，在一些實施例中，根據本申請和半導體器件100，施加的電壓Vh、Vhl以及Vh2的量可以包括其他值，例如大約15伏特或者更小。在一些實施例中，可以通過自加熱結構110、110a、110b或者IlOc來測量電流Ih、Ihl、以及Ih2，並且可以通過自加熱結構110、110a、I IOb或者IlOc所測量的電流Ih、Ihl以及Ih2的量來確定在有源電結構102、102a、或者102b附近所產生的熱量。可以使用等式I來確定產生的熱量等式I R = Vh/Ih ；其中，Vh是施加給自加熱結構110、110a、IIOb或者IlOc的電壓，R是自加熱結構110、110a、110b或者IlOc的電阻，以及Ih是通過自加熱結構110、110a、IlOb或者IlOc所測量的電流。電阻R的變化指示自加熱結構110、110a、110b或者IlOc的溫度。例如，在室溫測量中的電阻值R的改變量Λ R指示自加熱結構110、110a、IIOb或者IlOc以及諸如有源電結構102、102a或者102b的周圍結構的溫度。本發明的實施例的優勢包括通過在製造位置或者探測區域進行WAT來消除或者減少在實驗室、無塵室裝置或者測試設備中對半導體器件100和晶圓的WAT的需要。可以在例如125攝氏度的溫度下進行用於可靠性壽命測試的高溫WAT，而不必在WAT工具中改變WAT探針卡或者提高溫度。新的自加熱結構110、110a、110b以及IlOc在低溫環境和例如溫度為25攝氏度左右的常溫環境也是可用的。此外，提高了每小時晶圓產出量(WPH)統計數字，獲得改善和更高的產量。在現有的測試和製造工藝流程中容易實施這裡描述的新式測試方法和半導體器件100的製造方法。本發明的實施例包括半導體器件及其製造方法，該半導體器件具有包括在其中的新式自加熱結構110、110a、110b以及110c。實施例也包括使用這裡描述的新式自加熱結構110、110a、IIOb以及IlOc測試半導體器件100的方法。在一個實施例中，半導體器件包括工件；有源電結構，被設置在工件上方；以及至少一個自加熱結構，被設置為鄰近有源電結構。在另一個實施例中，製造半導體器件的方法包括提供工件；以及在工件上方形成至少一個有源電結構。與至少一個有源電結構相鄰地形成有至少一個自加熱結構。在又一個實施例中，測試半導體器件的方法包括提供工件，金屬化層被設置在工件上方並且該工件具有形成在內部的有源電結構。工件包括至少一個自加熱結構，其被設置為鄰近有源電結構。測試方法包括將電壓施加給至少一個自加熱結構，加熱至少一個自加熱結構以及對於有源電結構進行至少一次電測試。
儘管已經詳細地描述了本發明及其優勢，但應該理解，可以在不背離所附權利要求限定的本發明主旨和範圍的情況下，做各種不同的改變，替換和更改。例如，本領域技術人員應當容易理解，這裡描述的特徵、功能、工藝以及材料可以變化，同時保持在本發明的範圍內。此外，本申請的範圍並不僅限於本說明書中描述的工藝、機器、製造、材料組分、裝置、方法和步驟的特定實施例。作為本領域普通技術人員應理解，通過本發明，現有的或今後開發的用於執行與根據本發明所採用的所述相應實施例基本相同的功能或獲得基本相同結果的工藝、機器、製造，材料組分、裝置、方法或步驟根據本發明可以被使用。因此，所附權利要求應該包括在這樣的工藝、機器、製造、材料組分、裝置、方法或步驟的範圍內。
權利要求
1.一種半導體器件包括 工件； 有源電結構，被設置在所述工件上方；以及 至少一個自加熱結構，被設置為鄰近所述有源電結構。
2.根據權利要求I所述的半導體器件，其中，所述有源電結構設置在金屬化層中，並且所述至少一個自加熱結構設置在所述金屬化層中。
3.根據權利要求I所述的半導體器件，其中，所述有源電結構設置在第一金屬化層中，並且其中所述至少一個自加熱結構設置在第二金屬化層中。
4.根據權利要求3所述的半導體器件，其中，所述第二金屬化層與所述第一金屬化層相鄰。
5.根據權利要求4所述的半導體器件，其中，所述至少一個自加熱結構的多部分與所述有源電結構連接。
6.根據權利要求5所述的半導體器件，其中，所述至少一個自加熱結構的與所述有源電結構連接的所述多部分包括通孔層中的通孔，所述通孔層被設置在所述第一金屬化層和所述第二金屬化層之間。
7.根據權利要求I所述的半導體器件，進一步包括第一節點，與所述至少一個自加熱結構的第一端連接；以及第二節點，與所述至少一個自加熱結構的第二端連接，其中，施加在第一節點和第二節點上的電壓在所述至少一個自加熱結構中產生熱量。
8.—種製造半導體器件的方法，所述方法包括 提供工件； 在所述工件上方形成至少一個有源電結構；以及 形成至少一個自加熱結構，所述至少一個自加熱結構鄰近所述至少一個有源電結構。
9.根據權利要求8所述的方法，其中，形成所述至少一個有源電結構包括形成電容器、電阻器、導線、導線段、或者電晶體。
10.一種測試半導體器件的方法，所述方法包括 提供工件，金屬化層設置在所述工件上方以及所述工件具有形成在其中的有源電結構，所述工件進一步包括至少一個自加熱結構，被設置為鄰近所述有源電結構； 向所述至少一個自加熱結構施加電壓，加熱所述至少一個自加熱結構；以及 對所述有源電結構實施至少一次電測試。
全文摘要
本發明公開了具有自加熱結構的半導體器件、其製造方法以及測試方法。在一個實施例中，半導體器件包括工件；有源電結構，被設置在該工件上方；以及至少一個自加熱結構，被設置為與該有源電結構相鄰。
文檔編號G01R31/26GK102969301SQ20111042253
公開日2013年3月13日 申請日期2011年12月13日 優先權日2011年8月30日
發明者柯家洋, 邱盈翰, 王琳松 申請人:臺灣積體電路製造股份有限公司