選擇性去除半球狀矽晶粒層的方法及深溝槽電容器的製法的製作方法

2023-09-22 01:24:00 7

專利名稱：選擇性去除半球狀矽晶粒層的方法及深溝槽電容器的製法的製作方法
技術領域：
本發明涉及一種深溝槽電容器的製法，特別涉及一種選擇性去除深溝槽矽基底上的半球狀矽晶粒(Hemispherical Silicon Grain；HSG)層的方法。該方法利用等離子體等離子體摻雜(plasma doping)方式將深溝槽上半部的半球狀矽晶粒層的片電阻(sheet resistance)降低，以利於後續進行的半球狀矽晶粒層蝕刻程序時不會傷及深溝槽矽基底材質。
背景技術：
目前廣泛使用的動態隨機存取存儲器(Dynamic Random AccessMemory；DRAM)中的電容器由兩導電層表面(即電極板)隔著一層絕緣物質構成，該電容器儲存電荷的能力由絕緣物質的厚度、電極板的表面積及絕緣物質的電氣性質所決定。隨著近年來半導體工藝設計皆朝著縮小半導體組件尺寸以提高密度的方向發展，存儲器中存儲單元存儲單元(memory cell)的基底面積必須不斷減少，以使集成電路能容納大量存儲單元存儲單元而提高密度，但同時，一方面存儲單元電容的電極板部分必須有足夠的表面積以儲存充足的電荷，其次，更進一步配合使用高介電質介電材料(high-k dielectricmaterials)使存儲單元的電容量大增。然而隨著DRAM體積的縮小化，深溝槽型(deep trench type)電容器便被廣泛地應用在DRAM中。為獲得上述足夠的表面積，一種利用半球狀矽晶粒(Hemispherical Silicon Grain；HSG)的可行技術即被用來大幅度增加溝槽式(trench)電容器電極板的表面積。在美國專利第6177696號、6537872號及6555430號中都曾說明在溝槽式電容器內形成半球狀矽晶粒(HSG)層的應用。
請參閱圖1A至1I，其中顯示了現有技術將半球狀矽晶粒(HSG)層製作工藝用於深溝槽電容器。首先，如圖1A所示，提供一半導體矽基底10，其包含有一墊氧化物層12(pad oxide)、墊氮化物層14(pad nitride)、一深溝槽DT以及位於該深溝槽DT上半部側壁的一領型介電層16。於該深溝槽DT側壁及底部形成一蝕刻終止層(etch stop layer)15，例如氧化物層。
其次，請參照圖1B，於該蝕刻終止層15上沉積一非晶矽層17。然後，如圖1C所示，以適當的濃度、流量及時間進行磷離子摻雜20，在該非晶矽層17上形成一摻雜絕緣層而使得該非晶矽層17原處(in-situ)生成半球形晶粒矽(HSG)層22，其目的為增加深溝槽DT的表面積。
之後，請參照圖1D，形成一第一光致抗蝕劑層26填入該深溝槽DT，然後凹蝕該第一光致抗蝕劑層26，以便在深溝槽DT下半部留下預定深度的第一光致抗蝕劑層26。接著，以凹蝕形成的第一光致抗蝕劑層26當作掩模將深溝槽DT上半部的半球狀矽晶粒(HSG)層22蝕刻去除。在蝕刻過程中，由於深溝槽矽基底對半球形晶粒矽(HSG)層的蝕刻選擇比很低，需要一蝕刻終止層作為緩衝以隔絕並保護深溝槽矽基底。而後，請參照圖1E，再以蝕刻方式將深溝槽上部在光致抗蝕劑層上被暴露的蝕刻終止層15去除。之後，再將第一光致抗蝕劑層26從深溝槽DT中去除。
之後，請參照圖1F，沉積一砷玻璃(ASG)層28於該深溝槽DT底部及側壁。之後，重複先前程序，再形成一第二光致抗蝕劑層30於上述沉積於深溝槽DT底部及側壁的砷玻璃層28上，然後進行該第二光致抗蝕劑層30凹蝕，留下預定深度的第二光致抗蝕劑層30在深溝槽DT下半部。接著，請參照圖1G，以凹蝕形成的第二光致抗蝕劑層30當作掩模將深溝槽DT上半部的砷玻璃層28蝕刻去除。而殘留的第二光致抗蝕劑層30也於其後去除。
接下去，請參照圖1H，於深溝槽底部及側壁上形成一覆蓋氧化層32(capoxide)。接著，如圖1I所示，進行一加熱過程使砷玻璃層28中的砷原子擴散至深溝槽DT下方區域，而形成一n+型擴散區34，以用來作為深溝槽電容器36的埋入電極板(buried plate)34。最後，再將深溝槽DT表面的砷玻璃層28及覆蓋氧化層32蝕刻去除。著就是現有技術在深溝槽電容器36中製作半球狀矽晶粒(HSG)層過程。
然而，上述現有技術的半球狀矽晶粒(HSG)層深溝槽電容器製作過程的步驟比較複雜，不僅需用到二步驟的光阻塗布/凹蝕工藝，還須另加一個蝕刻終止層工藝步驟來將深溝槽矽基底與半球狀矽晶粒(HSG)隔離。而一般現有技術的半球狀矽晶粒(HSG)層深溝槽電容器製作工藝之所以較冗長，是為了避免將半球狀矽晶粒(HSG)層直接形成於深溝槽上部內側壁而接觸到深溝槽的矽基底。其中原因是由於單晶矽基底的物理性質與半球狀矽晶粒(HSG)層十分相近，因此上述二者對蝕刻的選擇比亦趨於一致。此舉造成了當進行深溝槽內側壁上部半球狀矽晶粒(HSG)層蝕刻過程時，無可避免地使深溝槽內側壁的矽基底也因蝕刻而損傷，甚或造成深溝槽開口擴大，進而造成次臨界電壓(sub-Vt)漏損的問題。
雖如前述現有技術以一蝕刻終止層形成於深溝槽側壁的矽基底與半球狀矽晶粒(HSG)層之間以其克服上述問題，然而，此舉不僅增加製作工藝的複雜性，而且，令人遺憾的是將使電容器電容量下降，其原因在於此蝕刻終止層往往於深溝槽下部的埋入電極板(buried plate)內形成一寄生電容(parasitic capacitance)而影響了整個電容器的電容量。

發明內容
因此，本發明的目的在於提供一種於深溝槽電容器製作工藝中，選擇性去除半球狀矽晶粒(Hemispherical Silicon Grain；HSG)層而完整無損地保留深溝槽側壁的矽基底的方法。
此外，本發明的另一目的是提供一種選擇性去除半球狀矽晶粒層的方法，該方法以專門配製的酸蝕刻溶液，配合上述等離子體摻雜(plasma doping)工藝，有效地將半球狀矽晶粒(HSG)層蝕刻去除。
本發明的第三目的是提供一種深溝槽電容器的製作方法，該方法在製作半球狀矽晶粒(HSG)層之前，以氧離子注入注入(oxygen implantation)方式形成一埋入介電層(buried dielectric layer)以取代現有技術的領型介電層(collardielectric layer)，以便在後續形成半球狀矽晶粒(HSG)層過程中，當作一阻擋層(barrier layer)用以阻隔(block)摻雜物(dopant)因加熱過程而擴散至深溝槽側壁的矽基底內部。
最後，本發明因上述新穎的製作工藝有效地簡化了現有技術的半球狀矽晶粒(HSG)層在深溝槽電容器中的製作工藝。
為實現上述目的，本發明提供一種選擇性去除半球狀矽晶粒層的方法及深溝槽電容器的製作方法，通過進行一等離子體摻雜(plasma doping)工藝而將半球狀矽晶粒(HSG)層表面的片電阻(sheet resistance)降低，進而使半球狀矽晶粒(HSG)層的蝕刻率(etch rate)增加，而較深溝槽側壁的矽基底易於蝕刻去除。本發明的方法包括下列步驟首先，在一半導體矽基底上形成一墊氧化物層、墊氮化物層及一深溝槽。之後，形成一埋入介電層(buried dielectriclayer)於該深溝槽上半部內側壁。形成一半球狀矽晶粒(HSG)層於該深溝槽內側壁及底部以增加深溝槽的表面積。形成一摻雜絕緣層於該深溝槽並覆蓋於該半球狀矽晶粒(HSG)上。之後，形成一光致抗蝕劑層填滿該深溝槽，凹蝕該光致抗蝕劑層至深溝槽內一預定深度並去除部份暴露於光致抗蝕劑層的摻雜絕緣層。等離子體摻雜於該暴露於光致抗蝕劑層表面的半球狀矽晶粒(HSG)層以形成一等離子體摻雜層，隨後再蝕刻去除該等離子體摻雜層以完成選擇性去除半球狀矽晶粒層的方法。形成一覆蓋氧化層(cap oxide)於該深溝槽底部及側壁。接著，進行一熱處理工藝以形成一深溝槽電容器的埋入電極板(buried plate)。最後，再蝕刻去除該深溝槽表面的覆蓋氧化物層及摻雜絕緣層。


為使本發明的上述目的、特徵和優點能更明顯易懂，下文特舉一優選實施例，並配合附圖，作詳細說明如下圖1A-1I為現有技術的半球狀矽晶粒層在深溝槽電容器中的製作剖面圖。
圖2A-2H為本發明的半球狀矽晶粒層在深溝槽電容器中的製作剖面圖。
附圖標記說明現有技術矽基底～10；深溝槽～DT；墊氧化物層～12；墊氮化物層～14；非晶矽層～17；領型介電層～16；蝕刻終止層～15；第一光致抗蝕劑層～26；第二光致抗蝕劑層～30；離子摻雜～20；半球形晶粒矽(HSG)層～22；砷玻璃(ASG)層～28；
覆蓋氧化層～32；n+型擴散區、埋入電極板～34；深溝槽電容器～36。
本發明技術矽基底～100；深溝槽～DT；墊氧化物層～120；墊氮化物層140；埋入介電層～160；氧離子注入～320；半球形晶粒矽(HSG)層～220；摻雜絕緣層～240；遮蔽層～260；離子摻雜～340；等離子體摻雜層～360；覆蓋氧化物層～280；n+型擴散區、埋入電極板～300；深溝槽電容器～320。
具體實施例方式
請參閱圖2A至2H，其顯示本發明深溝槽電容器製作過程的剖面示意圖。
首先，如圖2A所示，提供一半導體矽基底100，該基底包括以加熱氧化法(thermal oxidation)形成一例如厚度30～50的墊氧化層120(pad oxidelayer)、以低壓化學氣相沉積法(LPCVD)形成一例如厚度1500～2200的墊氮化物層140(pad nitride layer)及一深溝槽DT。之後，通過離子注入(ionimplantation)320方式，以例如0.5～2E18的注入濃度/50～70Kev的注入能量的氧離子注入(O+implantation)320參數，以及以傾斜(tilt)例如8～12度(最佳值約10度)的注入角度，再加以一高溫1000～1100℃/50～90秒熱處理，例如一熱退火(annealing)，以形成一例如厚度300～400的埋入介電層(burieddielectric layer)160於該深溝槽DT內側壁上半部的矽基底上。使用此工藝的目的為1.以便後續形成半球狀矽晶粒(HSG)層過程時，當作一阻擋層(barrier layer)以阻隔(block)摻雜物(dopant)因加熱過程而擴散至深溝槽側壁的矽基底內部，以確保接合面(junction)不致發生反轉效應(adverse effect)。2.由於該埋入介電層的厚度相當薄，故於後續的諸多熱處理工藝中，其有較寬裕的熱平衡(thermal budget)而不致使膜厚過厚而壓縮組件的空間，而該適當厚度的埋入介電層也可有效地壓制電容組件的漏電流(leakage current)問題。
接著，如圖2B所示，以低壓化學氣相沉積法(LPCVD)於500～550℃適當地沉積一半球狀矽晶粒(HSG)層220以覆蓋該深溝槽DT內側壁及底部，其目的為增加深溝槽DT的表面積，以期增加後續製作的深溝槽電容器的電容量。隨後，如圖2C所示，以低壓化學氣相沉積法(LPCVD)適當地沉積一例如厚度250～380的摻雜絕緣層(doping dielectric layer)240，例如一砷玻璃(ASG)層，以覆蓋該半球狀矽晶粒(HSG)層220。
之後，如圖2D所示，以旋轉塗布(spin-coat)方式形成一遮蔽層(masklayer)260，例如一光致抗蝕劑層，填滿該深溝槽，並凹蝕該遮蔽層260至深溝槽DT內一預定深度以定義後續將形成的埋入電極板的位置。接著，以非等向性幹蝕刻法將深溝槽DT內側壁上部的未被該遮蔽層260覆蓋的摻雜絕緣層240去除。
接下來，請參考圖2E，暴露於光致抗蝕劑層的深溝槽上半部的半球狀矽晶粒(HSG)通過一離子摻雜340，例如硼離子(B+)摻雜的一等離子體摻雜反應，注入是在例如1E17～1E19cm-3的工藝條件下，形成一等離子體摻雜層(plasma doping layer)360。其目的為利用上述工藝將半球狀矽晶粒(HSG)層220表面的片電阻(sheet resistance)降低，進而使其蝕刻率提高。此舉將等離子體摻雜層360與深溝槽矽基底100對於蝕刻液的蝕刻選擇比(etchingselectivity)從原先無摻雜時的趨近值(1∶1)拉開到摻雜後至少1∶20(較佳可達1∶30)，而使得等離子體摻雜層360的蝕刻速度比深溝槽矽基底100來得快速而易於去除，且不會使深溝槽矽基底100受損。
接下去，請參考圖2F，配合上述等離子體摻雜(plasma doing)340工藝，以專門配製的混酸蝕刻溶液，例如一氫氟酸(HF)∶硝酸(HNO3)∶醋酸(CH3COOH)以1～1.5∶3～3.3∶8～8.2(最佳值1∶3∶8)的比例調配，通過溼蝕刻方式將暴露於光致抗蝕劑層260外的等離子體摻雜層360(即低阻值半球狀矽晶粒(HSG)層))蝕刻去除。之後，再去除殘留的遮蔽層260。
接下來，請參考圖2G，於深溝槽的暴露表面上以等離子體加強化學氣相沉積法(PECVD)形成一覆蓋氧化物層280(cap oxide)，例如四乙氧基矽烷(TEOS)，覆蓋於該深溝槽DT上表面，底部及側壁。最後，請參考圖2H，進行一熱處理工藝，例如一熱退火(anneal)，使摻雜絕緣層240中的砷原子擴散至深溝槽DT下方區域，而形成一n+型擴散區300，以用來作為深溝槽電容器320的埋入電極板(buried plate)300。而之前形成的覆蓋氧化物層280的目的是用來確保n+型擴散區300與後續製作的埋入帶外擴散區域之間的絕緣效果。最後，再以等向性溼蝕刻方式(BHF-dip+DHF)將深溝槽DT表面的摻雜絕緣層240及覆蓋氧化物層280去除。至此，形成一深溝槽電容器的下電極(bottom electrode)。
對於一種選擇性去除半球狀矽晶粒層的方法而言，本發明的優點在於1.於製作半球狀矽晶粒層之前，以氧離子注入方式形成一埋入介電層以取代現有技術的領型介電層，以便在後續形成半球狀矽晶粒層過程中，當作一阻擋層以阻隔摻雜物因熱處理工藝而擴散至深溝槽側壁的矽基底內部而確保接合面不致發生反轉效應(adverse effect)。此外，由於該埋入介電層的厚度相當薄，故於後續的諸多熱處理工藝中，其有較寬裕的熱平衡而不致使膜厚過厚而壓縮組件的空間，而該適當厚度的埋入介電層也可有效地抑制電容組件的漏電流問題。
2.通過進行一等離子體摻雜工藝而將半球狀矽晶粒層表面的電阻降低，進而使半球狀矽晶粒層的蝕刻率增加，而較深溝槽側壁的矽基底易於蝕刻去除。是為一種選擇性去除半球狀矽晶粒層而完整無損地保留深溝槽側壁的矽基底的方法。
3.以專門配製的酸蝕刻溶液，配合上述等離子體摻雜工藝，有效地將半球狀矽晶粒層蝕刻去除。
4.現有技術的半球狀矽晶粒(HSG)層深溝槽電容器製作工藝中的步驟比較複雜，不僅需用到兩個步驟(steps)的光阻塗布/凹蝕工藝，還須另加一個步驟的蝕刻終止層工藝來隔絕深溝槽矽基底與半球狀矽晶粒(HSG)。而本發明只需一個步驟的光阻塗布/凹蝕工藝且不需任何蝕刻終止層。
雖然本發明已以優選的實施例公開如上，然而它們並非用以限定本發明，本領域中的普通技術人員在不脫離本發明的精神和範圍的前提下，當可作一些更動與潤飾，因此本發明的保護範圍應以後附的權利要求書所界定的範圍為準。
權利要求
1.一種選擇性去除半球狀矽晶粒層的方法，包括下列步驟提供一基底，該基底包括有一溝槽；形成一埋入介電層於該溝槽側壁上部；形成一半球狀矽晶粒層於該溝槽側壁及底部；形成一摻雜絕緣層於該半球狀矽晶粒層上；形成一遮蔽層填入該溝槽內，並凹蝕該遮蔽層至一預定深度，露出部份該摻雜絕緣層；去除該未被遮蔽層覆蓋的摻雜絕緣層，露出部分該半球狀矽晶粒層；離子摻雜露出的該半球狀矽晶粒層，以形成一等離子體摻雜層於該溝槽頂部及上側壁；以及去除該等離子體摻雜層。
2.如權利要求1所述的選擇性去除半球狀矽晶粒層的方法，其中該埋入介電層為一氧化物層。
3.如權利要求2所述的選擇性去除半球狀矽晶粒層的方法，其中該埋入介電層以氧離子注入方式形成。
4.如權利要求1所述的選擇性去除半球狀矽晶粒層的方法，其中該等離子體摻雜層系以硼離子注入方式形成。
5.如權利要求4所述的選擇性去除半球狀矽晶粒層的方法，其中形成該等離子體摻雜層的注入條件為1E17～1E19cm-3。
6.如權利要求1所述的選擇性去除半球狀矽晶粒層的方法，其中去除該等離子體摻雜層的方法為一溼蝕刻法。
7.如權利要求6所述的選擇性去除半球狀矽晶粒層的方法，其中該等向性的溼蝕刻法的蝕刻液為氫氟酸∶硝酸∶醋酸以1～1.5∶3～3.3∶8～8.2混合。
全文摘要
一種選擇性去除半球狀矽晶粒層的方法及深溝槽電容器的製法，包括下列步驟提供一已製備完成墊層結構的半導體基底，其上具有一深溝槽。形成一氧化物層層於該深溝槽上部開口側壁。形成一半球狀矽晶粒層於該深溝槽底部及側壁。形成一摻雜絕緣層以覆蓋該半球狀矽晶粒層。形成一遮蔽層於該深溝槽下半部一預定深度，並去除該深溝槽上半部的摻雜絕緣層。等離子體摻雜該深溝槽上半部的半球狀矽晶粒層以形成一等離子體摻雜層；去除該等離子體摻雜層而不損傷深溝槽矽基底以完成選擇性去除半球狀矽晶粒層的方法。然後，形成一覆蓋氧化層於該深溝槽上方區域及側壁，進行一熱製程並形成一埋入電極板。
文檔編號H01L21/02GK1630063SQ20031012059
公開日2005年6月22日 申請日期2003年12月15日 優先權日2003年12月15日
發明者巫勇賢 申請人:茂德科技股份有限公司