離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法

2023-09-21 15:42:55 1

專利名稱：離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法
技術領域：
本發明涉及一種淺溝槽隔離結構的製備方法，尤其是一種用於半導體製造領域的離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法。
背景技術：
亞常壓化學汽相澱積(SA-CAD)和高濃度等離子體化學汽相澱積(HDP-CVD)工藝已廣泛地用於半導體產業中，應用之一就是淺溝槽隔離(Shallow Trench Isolation, STI)，即用高質量二氧化矽(Si02)來隔離有源區(Active Areas, AA) 對小於90nm的技術節點，這兩種CVD技術表現出一些差異，但SA-CVD所具有的填充能力強、Si02膜應力可調及不存在對底層材料造成損壞等方面的優點使其成為70nm節點以下半導體器件的優選 STI填充方案。由於未來技術節點的降低而不斷提高STI縱寬比，所以HDP-CVD Si02工藝的發展空間越來越小，人們開始採用SA-CVD工藝，即在540°C溫度下的03/TE0S化學組分的高深寬比工藝(HARP)。在STI應用中，採用HARP取代HDP的主要優點是能夠保持優良的 STI填充能力並可拓展到45nm技術節點和更低的節點上。HARP填充的STI具有拉伸應力， 該拉伸應力將會緩衝NMOS源漏極摻雜所引起的壓縮應力，從而減小NMOS導電溝道和源漏極的缺陷，大大提高NMOS的性能。但該STI的拉伸應力會與PMOS源漏極摻雜所引起的向 PMOS中部拉伸的拉伸應力產生競爭，導致拉伸應力較大的STI將PMOS向兩側拉伸，從而造成PMOS內部缺陷增多，如此將降低PMOS的性能。中國專利可提高半導體器件性能的溝槽隔離結構製作方法(CN200710047357. 5) 公開了一種提出一種通過HDPCVD和HARP的混合型空隙填充方案，分別運用與NMOS和 PM0S，從而一起提高器件的性能。但是此種工藝需要兩次化學機械研磨，兩次空隙填充，非常複雜，成品率低。

發明內容
針對上述存在的問題，本發明提供一種離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，以簡單的工藝達到調整STI應力的技術效果，從而起到改善器件性能的目的。本發明實現其技術目的所採用的技術手段為
一種離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其中，包括以下步
驟
步驟a、於一半導體襯底上形成一層保護層；
步驟b、於所述半導體襯底及保護層上形成用於隔離PMOS有源區和NMOS有源區的溝
槽；
步驟C、於所述溝槽內形成填充材料層，使所述溝槽為所述填充材料層充滿，形成淺溝槽隔離結構；
步驟d、去除所述保護層表面多餘的填充材料；步驟e、於所述保護層上形成一光阻材料層，在所有所述淺溝槽隔離結構中除用於隔離 NMOS有源區的所述淺溝槽隔離結構以外，其他所述淺溝槽隔離結構均通過所述光阻材料層中形成窗口予以暴露；
步驟f、向步驟e中形成的窗口中暴露的所述淺溝槽隔離結構實施離子注入； 步驟g、移除所述光阻材料層。上述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其中，所述半導體襯底為單晶矽
上述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其中，所述步驟a形成的所述保護層為氮化矽薄膜。上述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其中，所述步驟a 形成所述保護層的方法為化學汽相澱積法或者物理汽相澱積法。上述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其中，所述步驟b 形成所述溝槽的方法為形成圖案化硬掩膜層覆於所述步驟a中形成的保護層上，利用所述圖案化硬掩膜層進行幹法刻蝕以形成溝槽。上述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其中，所述步驟c 形成所述填充材料層採用高深寬比填充工藝。上述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其中，所述步驟d 中去除多餘填充材料的方法為化學機械研磨。 上述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其中，所述步驟e 形成所述光阻材料層地方法為光阻旋塗。上述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其中，所述步驟e 於所述光阻材料層形成窗口的方法為光刻。上述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其中，所述步驟f 實施離子注入採用重摻雜。上述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其中，所述步驟f 實施離子注入所採用的離子可擇自氬、鍺、矽或氧。上述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其中，所述步驟g 移除所述光阻材料層的方法為清洗。本發明的有益效果是對採用HARP工藝做淺槽隔離的器件，對PMOS周圍的隔離氧化物採用離子注入調整應力從受拉變為受壓，從而使PMOS溝道區域應力狀態改變，性能提高，工藝簡單可行，有效克服選擇性淺槽填充的工藝複雜性。


圖1為本發明離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法的流程框圖2為本發明離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法實施後的狀態結構圖。
具體實施例方式
4
下面結合附圖和具體實施例對本發明作進一步說明，但不作為本發明的限定。如圖1、圖2所示，本發明離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法包括以下步驟
步驟a、於一半導體襯底1上形成一層保護層2，此處半導體襯底為單晶矽，保護層2為化學汽相澱積法或者物理汽相澱積法形成的氮化矽薄膜。步驟b、於半導體襯底1及保護層2上形成用於隔離PMOS有源區11的溝槽31和隔離NMOS有源區12的溝槽32，此處形成溝槽31和溝槽32的方法例如先形成圖案化硬掩膜層覆於步驟a中形成的保護層上2，利用圖案化硬掩膜層進行幹法刻蝕以形成溝槽31和溝槽32。步驟C、於溝槽31和溝槽32內形成填充材料層，使溝槽31和溝槽32為填充材料層充滿，形成淺溝槽隔離結構，此處採用亞常壓化學氣相澱積高深寬比工藝進行填充。步驟d、去除保護層2表面多餘的填充材料，此處可採用化學機械研磨去除多餘的填充材料。步驟e、與保護層2上形成一個光阻材料層4，使除用於隔離NMOS有源區12的淺溝槽隔離結構暴露，此處採用光阻旋塗形成光阻材料層，並採用光刻手段形成窗口 5以暴露淺溝槽隔離結構。也即僅用於隔離PMOS有源區11的淺溝槽隔離結構均通過光阻材料層 4中形成的窗口 5予以暴露，而同時用於隔離NMOS有源區12和PMOS有源區11的淺溝槽隔離結構(例如NMOS有源區12和PMOS有源區11交界處的淺溝槽隔離結構)被光阻材料層5 所覆蓋並不暴露。步驟f、向步驟e中形成的窗口 5暴露的所述淺溝槽隔離結構實施離子注入，注入離子採用重摻雜，離子可擇自氬、鍺、矽或氧。步驟g、通過清洗的方式移除光阻材料層4。後續還可以通過熱處理來加強調整應力的效果。本發明離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法維持了 HARP工藝對NMOS的性能提高，同時通過對PMOS周圍的STI實施離子注入，調整應力從受拉變為受壓，從而使PMOS溝道區域應力狀態改變，克服了 HARP工藝對PMOS的性能影響，從而提高了器件的整體性能。在NMOS與PMOS交界區的STI結構由於為相鄰的NMOS和PMOS共用，為不影響NMOS器件的性能所以不對共用的STI進行離子注入，雖然在交界區與NMOS相鄰的 PMOS溝道內沒有形成受壓力，但是也可以通過非共用一側的STI由離子注入產生的推力平衡共用STI —側帶來的拉力，PMOS性能提升雖不如其他區域明顯但也可得到明顯改善。以上所述僅為本發明較佳的實施例，並非因此限制本發明的申請專利範圍，所以凡運用本發明說明書及圖示內容所作出的等效結構變化、利用公知的與本發明中提到具等同作用的物質進行代替，利用公知的與本發明中提到的手段方法具等同作用的手段方法進行替換，所得到的實施方式或者實施結果均包含在本發明的保護範圍內。
權利要求
1.一種離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其特徵在於，包括以下步驟步驟a、於一半導體襯底上形成一層保護層；步驟b、於所述半導體襯底及保護層上形成用於隔離PMOS有源區和NMOS有源區的溝槽；步驟C、於所述溝槽內形成填充材料層，使所述溝槽為所述填充材料層充滿，形成淺溝槽隔離結構；步驟d、去除所述保護層表面多餘的填充材料；步驟e、於所述保護層上形成一光阻材料層，在所有所述淺溝槽隔離結構中除用於隔離 NMOS有源區的所述淺溝槽隔離結構以外，其他所述淺溝槽隔離結構均通過所述光阻材料層中形成窗口予以暴露；步驟f、向步驟e中形成的窗口中暴露的所述淺溝槽隔離結構實施離子注入；步驟g、移除所述光阻材料層。
2.如權利要求1所述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其特徵在於，所述半導體襯底為單晶矽。
3.如權利要求1所述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其特徵在於，所述步驟a形成的所述保護層為氮化矽薄膜。
4.如權利要求1所述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其特徵在於，所述步驟a形成所述保護層的方法為化學汽相澱積法或者物理汽相澱積法。
5.如權利要求1所述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其特徵在於，所述步驟b形成所述溝槽的方法為形成圖案化硬掩膜層覆於所述步驟a中形成的保護層上，利用所述圖案化硬掩膜層進行幹法刻蝕以形成溝槽。
6.如權利要求1所述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其特徵在於，所述步驟c形成所述填充材料層採用高深寬比填充工藝。
7.如權利要求1所述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其特徵在於，所述步驟d中去除多餘填充材料的方法為化學機械研磨。
8.如權利要求1所述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其特徵在於，所述步驟e形成所述光阻材料層地方法為光阻旋塗。
9.如權利要求1所述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其特徵在於，所述步驟e於所述光阻材料層形成窗口的方法為光刻。
10.如權利要求1所述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其特徵在於，所述步驟f實施離子注入採用重摻雜。
11.如權利要求1所述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其特徵在於，所述步驟f實施離子注入所採用的離子可擇自氬、鍺、矽或氧。
12.如權利要求1所述離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其特徵在於，所述步驟g移除所述光阻材料層的方法為清洗。
全文摘要
本發明公開了一種離子注入調整隔離氧化物應力的淺溝槽隔離結構製備方法，其中，包括以下步驟步驟a、於一半導體襯底上形成一層保護層；步驟b、於所述半導體襯底及保護層上形成用於隔離PMOS有源區和NMOS有源區的溝槽；步驟c、於所述溝槽內形成填充材料層，使所述溝槽為所述填充材料層充滿，形成淺溝槽隔離結構；步驟d、去除所述保護層表面多餘的填充材料。本發明的有益效果是對採用HARP工藝做淺槽隔離的器件，對PMOS周圍的隔離氧化物採用離子注入調整應力從受拉變為受壓，從而使PMOS溝道區域應力狀態改變，性能提高，工藝簡單可行，有效克服選擇性淺槽填充的工藝複雜性。
文檔編號H01L21/762GK102412184SQ201110133619
公開日2012年4月11日 申請日期2011年5月23日 優先權日2011年5月23日
發明者張文廣, 徐強, 鄭春生, 陳玉文 申請人:上海華力微電子有限公司