具有三維小晶片結構的片上系統和電子裝置的製作方法

2023-09-09 17:07:32 2

具有三維小晶片結構的片上系統和電子裝置
1.本技術基於並且要求於2021年9月24日在韓國知識產權局提交的第10-2021-0126724號韓國專利申請的優先權，該韓國專利申請的公開內容通過引用全部包含於此。
技術領域
2.發明構思涉及一種集成電路(ic)，更具體地，涉及具有三維(3d)小晶片(chiplet)結構的片上系統和包括該片上系統的電子裝置。


背景技術：

3.在半導體工業中，對半導體元件和使用半導體元件的電子產品的高容量、微薄和小型化的需求已經增加，並且與其相關的各種封裝技術正不斷出現。電子裝置的半導體封裝件通過使用適合於在電子產品中使用的形式的ic晶片來實現。通常，在半導體封裝件中，半導體晶片安裝在印刷電路板(pcb)上，並且通過使用接合布線或凸塊電連接到pcb。由於電子工業的進步，對電子裝置的高功能性、高速和小型化的需求已經增加。


技術實現要素：

4.發明構思提供了改善了性能(例如，減小了尺寸、減小了功耗等)的片上系統(soc)以及包括該soc的電子裝置。
5.根據發明構思的一些示例實施例，提供了一種電子裝置，所述電子裝置包括：印刷電路板；soc，布置在印刷電路板上；以及存儲器裝置，位於soc上，其中，soc包括：soc封裝基底；第一裸片，位於soc封裝基底上，並且在第一裸片上具有邏輯電路；以及第二裸片，位於第一裸片上，並且在第二裸片上具有邏輯電路。
6.根據發明構思的一些示例實施例，提供了一種電子裝置，所述電子裝置包括：印刷電路板；soc，位於印刷電路板上，並且包括其上具有邏輯電路的至少一個邏輯裸片；存儲器裝置，位於soc上；以及互連過孔，在從所述至少一個邏輯裸片到存儲器裝置的方向上垂直延伸以將所述至少一個邏輯裸片電連接到存儲器裝置。
7.根據發明構思的一些示例實施例，提供了一種具有三維(3d)小晶片結構的soc，所述soc包括：soc封裝基底；第一裸片，通過使用第一凸塊位於soc封裝基底上，並且在第一裸片上具有第一邏輯電路；以及第二裸片，位於第一裸片上，並且在第二裸片上具有第二邏輯電路，其中，第一邏輯電路和第二邏輯電路經由輸出電壓路徑從在soc封裝基底上的穩壓器接收輸出電壓，並且多個功能塊位於第一裸片和第二裸片中的至少一者上。
附圖說明
8.根據以下結合附圖進行的詳細描述，將更清楚地理解發明構思的實施例，在附圖中：
9.圖1和圖2是根據示例實施例的電子裝置的框圖；
10.圖3a是根據一些示例實施例的電子裝置的剖視圖；
11.圖3b是圖3a中的區域a的放大剖視圖；
12.圖4a是根據一些示例實施例的電子裝置的剖視圖；
13.圖4b是圖4a中的區域b的放大剖視圖；
14.圖5和圖6是根據示例實施例的電子裝置的剖視圖；
15.圖7至圖9是根據示例實施例的電子裝置的剖視圖；
16.圖10是根據一些實例實施例的電子裝置中包括的存儲器裝置的剖視圖；
17.圖11是根據一些示例實施例的電子裝置中包括的片上系統的框圖；以及
18.圖12是具有三維(3d)小晶片結構的片上系統的圖。
具體實施方式
19.在下文中，結合附圖描述發明構思的各種實施例。
20.圖1和圖2分別是根據示例實施例的電子裝置10和電子裝置10a的框圖。
21.參照圖1，電子裝置10可以包括片上系統(soc)100、存儲器裝置200、電源管理集成電路(pmic)300以及穩壓器vr。電子裝置10可以包括智慧型電話、智能手錶、個人數字助理、數碼攝像機、數位相機、網絡系統、計算機、監視器、平板電腦、膝上型計算機、上網本、電視、視頻遊戲、汽車等。然而，示例實施例不限於此，此外，電子裝置10還可以包括處理數據的任意電子裝置。
22.pmic 300可以經由輸入電壓路徑vip將輸入電壓vin提供到穩壓器vr。電容器cin可以連接到輸入電壓路徑vip，使得輸入電壓vin由pmic 300被穩定地提供到穩壓器vr。例如，pmic 300可以包括諸如降壓轉換器、升壓轉換器和降壓-升壓轉換器的直流(dc)-dc轉換器。
23.穩壓器vr可以接收輸入電壓vin，並且生成用於soc 100的操作的輸出電壓vout。穩壓器vr可以經由輸出電壓路徑vop將輸出電壓vout提供到soc 100。例如，輸出電壓vout可以被提供到soc 100的存儲器控制器110。
24.穩壓器vr可以包括諸如低壓差(ldo)穩壓器和高帶寬穩壓器的dc線性穩壓器。輸出電壓vout在圖1中被示出為一個電壓，但是輸出電壓vout可以包括多於一個電壓。
25.soc 100可以通過使用存儲器裝置200來執行由電子裝置10支持的應用。soc 100也可以被稱為主機、應用處理器(ap)等。soc 100可以控制存儲器裝置200，並且包括與存儲器裝置200一起執行數據輸入/輸出的存儲器控制器110。例如，存儲器控制器110可以以直接存儲器存取(dma)方法訪問存儲器裝置200。
26.存儲器控制器110可以包括電連接到存儲器裝置200的接口電路210的接口電路111。存儲器控制器110的接口電路111可以經由信號路徑dp將數據輸入/輸出信號dq傳輸到存儲器裝置200或從存儲器裝置200接收數據輸入/輸出信號dq，也就是說，信號路徑dp可以包括數據路徑。可選地，接口電路111可以經由信號路徑dp將命令(例如，圖11中的cdd)、地址(例如，圖11中的add)、時鐘(例如，圖11中的ck)以及其它控制信號中的至少一者傳輸到存儲器裝置200。
27.除了存儲器控制器110之外，soc 100還可以包括處理器等。下面參照圖11描述soc 100的詳細示例配置。
28.在一些示例實施例中，穩壓器vr可以安裝在soc 100的soc封裝基底上。因此，在根
據發明構思的電子裝置10中，可以減小用於補償輸出電壓路徑vop的電壓降(或ir降)的電容器的數量，並且可以減小將soc 100電連接到印刷電路板的凸塊的數量。
29.存儲器裝置200可以經由信號路徑dp接收數據輸入/輸出信號dq，或者傳輸輸入/輸出信號dq，並且可以接收命令cmd、地址add、時鐘ck或者其它控制信號。例如，存儲器裝置200可以包括易失性存儲器元件(諸如動態隨機存取存儲器(ram)(dram)元件和靜態ram(sram)元件)，以及非易失性存儲器元件(諸如相變ram(pram)元件、磁阻式ram(mram)元件、鐵電ram(feram)元件和電阻式ram(rram)元件)。例如，存儲器裝置200可以包括高帶寬存儲器(hbm)dram元件。下面參照圖10描述存儲器裝置200的詳細示例配置。
30.在一些示例實施例中，soc 100和存儲器裝置200中的每個可以構成半導體封裝件，並且電子裝置10可以具有其中存儲器裝置200布置在soc 100上的層疊封裝(pop)結構。
31.參照圖2，與圖1的電子裝置10相比，電子裝置10a可以包括包含穩壓器vr的soc 100a。在一些示例實施例中，soc 100a可以包括多個豎直堆疊的裸片，並且穩壓器vr可以形成在soc 100a中包括的多個裸片中的至少一個上。因此，在根據發明構思的電子裝置10a中，可以減小用於補償輸出電壓路徑vop的電壓降(或ir降)的電容器的數量，並且可以減小將soc 100a電連接到印刷電路板的凸塊的數量。
32.圖3a是根據一些示例實施例的電子裝置的剖視圖。圖3b是圖3a中的區域a的放大剖視圖。
33.參照圖3a，電子裝置(例如，圖1的10)可以包括印刷電路板psub，並且soc 100和存儲器裝置200可以設置在印刷電路板psub上。soc 100和存儲器裝置200中的每個可以被實現為半導體封裝件，並且可以作為pop類型的半導體封裝件設置在印刷電路板psub上。
34.印刷電路板psub可以經由外部連接端子sb電連接到母板，並且可以電連接到pmic 300和電容器cin。外部連接端子sb可以包括例如，焊球或焊料凸塊。在圖3a中，電容器cin被示出為在印刷電路板psub外部電連接到印刷電路板psub，但是示例實施例不限於此，並且電容器cin也可以形成在印刷電路板psub內部。
35.印刷電路板psub可以在其中包括連接布線和過孔。印刷電路板psub可以提供包括在輸入電壓路徑vip中的連接布線和過孔，並且可以將pmic300電連接到穩壓器vr。連接布線和過孔中的每個可以包括諸如鎢(w)、銅(cu)、鈦(ti)、鉭(ta)、釕(ru)、錳(mn)和鈷(co)的金屬材料、諸如ti、ta、ru、mn、co和w的金屬的氮化物或氧化物、磷化鈷鎢(cowp)、鈷鎢硼(cowb)、鈷鎢硼磷化物(cowbp)或者它們的組合。
36.印刷電路板psub可以包括圍繞連接布線和過孔的布線絕緣層，並且可以包括氧化矽(sio)、氮化矽(sin)、碳氮化矽(sicn)、碳氧化矽(sioc)、聚合物材料和介電常數低於sio的絕緣材料中的至少一種。
37.soc 100可以包括soc封裝基底ssub，以及安裝在soc封裝基底ssub上的至少一個邏輯裸片，例如，第一裸片die1和第二裸片die2。soc封裝基底ssub可以經由內部連接端子bp電連接到印刷電路板psub。
38.多個邏輯裸片可以在與soc封裝基底ssub的主表面垂直的方向上堆疊在soc封裝基底ssub上。例如，第二裸片die2可以布置在第一裸片die1上，第一裸片die1可以經由第一凸塊bp1電連接到soc封裝基底ssub，並且第二裸片die2可以經由第二凸塊bp2電連接到第一裸片die1和soc封裝基底ssub。在圖3a中，示出了兩個邏輯裸片(即，第一裸片die1和第二
裸片die2)順序地堆疊在soc封裝基底ssub上的示例，但是根據發明構思的電子裝置10不限於此，並且三個或更多個邏輯裸片也可以順序地堆疊在soc封裝基底ssub上。
39.當soc 100包括多個豎直堆疊的邏輯裸片時，可以減小soc 100在印刷電路板psub上佔據的面積，即，平臺形狀因子。此外，可以減小將soc 100電連接到印刷電路板psub的內部連接端子bp的數量。
40.包括在soc 100中的邏輯電路可以在第一裸片die1和第二裸片die2上被實現，並且可以實現多個智慧財產權(ip)。例如，參照圖11描述的soc 1000的每個組件可以在第一裸片die1和第二裸片die2上被實現。例如，第一裸片die1和第二裸片die2可以包括處理器和存儲器控制器(例如，圖1中的110)。
41.第一裸片die1可以包括第一基底sub1和第一有源層acl1。第一邏輯電路可以形成在第一有源層acl1上。例如，第一有源層acl1可以包括多個第一半導體元件和在多個第一半導體元件上的布線層。
42.第二裸片die2可以包括第二基底sub2和第二有源層acl2。第二邏輯電路可以形成在第二有源層acl2上。例如，第二有源層acl2可以包括形成在第二基底sub2上的多個第二半導體元件和在多個第二半導體元件上的布線層。第一有源層acl1和第二有源層acl2中的每個的布線層可以包括金屬布線層和過孔插塞。
43.第一基底sub1和第二基底sub2中的每個可以包括例如矽(si)。可選地，第一基底sub1和第二基底sub2中的每個可以包括諸如鍺(ge)的半導體元素，或者諸如碳化矽(sic)、砷化鎵(gaas)、砷化銦(inas)和磷化銦(inp)的化合物半導體。
44.形成在第一有源層acl1上的第一半導體元件和形成在第二有源層acl2上的第二半導體元件可以包括微電子元件，例如，金屬氧化物半導體場效應電晶體(mosfet)、系統大規模集成(lsi)、諸如互補金屬氧化物半導體(cmos)成像傳感器(cis)的圖像傳感器、微機電系統(mems)、有源元件、無源元件等。
45.在一些實例實施例中，第一裸片die1的第一有源層acl1和第二裸片die2的第二有源層acl2可以面對面(face to face)布置。此外，在一些示例實施例中，相對靠近soc封裝基底ssub布置的第一裸片die1的尺寸可以大於第二裸片die2的尺寸。
46.soc 100可以包括圍繞第一裸片die1和第二裸片die2的模製層101。模製層101可以保護第一裸片die1和第二裸片die2免受諸如衝擊和汙染的外部影響。為了執行保護，模製層101可以包括環氧樹脂模塑料或樹脂等。此外，模製層101可以通過諸如壓縮成型、層壓、絲網印刷等的工藝形成。然而，即使模製層101在圖3a中被示出為不圍繞穩壓器vr，但是示例實施例不限於此，並且模製層101也可以形成為圍繞穩壓器vr。
47.在一些示例實施例中，穩壓器vr可以包括安裝在soc封裝基底ssub上的集成穩壓器ivr。換句話說，第一裸片die1和穩壓器vr可以彼此平行地布置在同一平坦表面上。穩壓器vr可以經由第三凸塊bp3電連接到soc封裝基底ssub。soc封裝基底ssub可以提供包括在穩壓器vr的輸入電壓路徑vip中的連接布線和過孔，此外，可以提供包括在穩壓器vr的輸出電壓路徑vop中的連接布線和過孔。儘管穩壓器vr在圖3a中被示出為布置在第一裸片die1的右側作為參考，但是示例實施例不限於此，並且穩壓器vr也可以布置在第一裸片die1的左側作為參考。
48.在根據發明構思的電子裝置10中，通過包括安裝在soc封裝基底ssub上的穩壓器
vr，可以縮短穩壓器vr的輸出電壓路徑vop的總長度。例如，根據比較示例，當假設穩壓器vr連接到印刷電路板psub的外部連接端子sb時，可以形成印刷電路板psub內部的電壓傳送線，使得輸出電壓vout被傳送到soc 100，並且由於電壓傳送線的長度，電壓降(或ir降)會發生。因此，在根據發明構思的電子裝置10中，通過包括安裝在soc封裝基底ssub上的穩壓器vr，可以減小用於形成輸出電壓路徑vop的面積，並且可以減小用於補償輸出電壓路徑vop的電壓降的電容器的數量。
49.中介層基底is可以包括再分布基底，並且可以被配置為將soc 100電連接到存儲器裝置200。布線層和將布線層彼此連接的過孔可以形成在中介層基底is中。中介層基底的第一表面可以面對soc 100，中介層基底的面對第一表面的第二表面可以面對存儲器裝置200。
50.存儲器裝置200可以布置在中介層基底is上，並且可以經由互連端子im電連接到中介層基底is。存儲器裝置200可以具有其中多個存儲器裸片堆疊的結構。例如，存儲器裝置200可以具有其中多個存儲器裸片在緩衝器裸片上堆疊的結構。
51.參照圖3a和圖3b，soc 100可以經由互連過孔iv將數據輸入/輸出信號(例如，圖1中的dq)、控制信號和時鐘中的至少一個傳輸到存儲器裝置200。換句話說，信號路徑dp可以包括互連過孔iv。
52.在一些示例實施例中，互連過孔iv可以包括穿透中介層基底is的貫穿矽過孔(tsv，through silicon via，也稱為「矽通孔」)以及穿透模製層101的穿模過孔(tmv，through mold via)。
53.在一些示例實施例中，包括在soc 100的存儲器控制器(例如，圖1中的110)中的接口電路(例如，圖1中的111)可以形成在第一裸片die1的第一有源層acl1上。互連過孔iv可以形成為在豎直方向上從第一有源層acl1延伸到互連端子im，以將形成在第一有源層acl1上的接口電路111電連接到存儲器裝置200。然而，與示出的不同，接口電路111也可以形成在第二裸片die2上，並且互連過孔iv也可以形成為接觸第二裸片die2的第二有源層acl2。
54.互連過孔iv可以包括cu、銅錫(cusn)、銅鎂(cumg)、銅鎳(cuni)、銅鋅(cuzn)、銅鈀(cupd)、銅金(cuau)、銅錸(cure)、銅鎢(cuw)、w或者w合金，但是不限於此。互連過孔iv可以包括al、au、鈹(be)、鉍(bi)、鈷(co)、cu、鉿(hf)、銦(in)、mn、鉬(mo)、ni、鉛(pb)、pd、鉑(pt)、銠(rh)、re、ru、ta、碲(te)、ti、w、zn和鋯(zr)中的一種或更多種，並且可以包括一個或多於兩個的堆疊結構。
55.在根據發明構思的電子裝置10中，連接到soc 100和存儲器裝置200的信號路徑dp可以形成為經由互連過孔iv直接地連接到soc 100和存儲器裝置200，而不穿過soc封裝基底ssub。因此，當用於形成信號路徑dp的布線區域的尺寸減小並且信號路徑dp的長度減小時，可以減小信號路徑dp中的功耗，並且可以減小信號路徑dp中電磁幹擾(emi)的發生可能性。換句話說，可以改善電子裝置10的特性。
56.圖4a是根據一些示例實施例的電子裝置的剖視圖。圖4b是圖4a中的區域b的放大剖視圖。在參照圖4a的描述中，省略了與圖3a中的附圖標記相同的附圖標記的重複描述。
57.參照圖4a和圖4b，soc 100可以經由信號路徑dp'將數據輸入/輸出信號(例如，圖1中的dq)、控制信號和時鐘中的至少一個傳輸到存儲器裝置200。此外，soc 100可以經由信號路徑dp'從存儲器裝置200接收數據輸入/輸出信號dq。
58.信號路徑dp'可以包括互連過孔iv'和中介層基底is的內部布線iw。互連過孔iv'可以包括穿透模製層101的tmv。
59.中介層基底is的內部布線iw可以包括上焊盤p1、下焊盤p2和豎直內部布線cp。中介層基底is的上焊盤p1可以連接到互連端子im，並且中介層基底is的下焊盤p2可以連接到互連過孔iv'。
60.至少一個布線層可以形成在中介層基底is中。豎直內部布線cp可以在中介層基底is的豎直方向上延伸，用於將上焊盤p1連接到至少一個布線層，或者將下焊盤p2連接到至少一個布線層。此外，豎直內部布線cp可以在豎直方向上延伸，用於將不同的布線彼此連接。在一些示例實施例中，信號路徑dp'的內部布線iw可以形成在中介層基底is的至少一個布線層上，並且還可以包括在中介層基底is的水平方向上延伸的水平內部布線。
61.在一些示例實施例中，中介層基底is的上焊盤p1和下焊盤p2可以包括cu、ni、不鏽鋼和becu中的至少一種。在一些示例實施例中，中介層基底is的豎直內部布線cp或水平內部布線可以包括諸如cu、ni、au、銀(ag)、鋁(al)、w、ti、ta、in、mo、mn、co、sn、mg、re、be、ga和ru的金屬或者它們的組合。
62.圖5和圖6是根據示例實施例的電子裝置的剖視圖。圖5和圖6是電子裝置中的soc、穩壓器和存儲器裝置的詳細的圖，並且在參照圖5和圖6給出的描述中省略了與圖3a的附圖標記相同的附圖標記的重複描述。圖5和圖6中的soc 100和soc 100a可以分別以與圖3a中的soc 100相同的方式安裝在印刷電路板(圖3a中的psub)上。
63.參照圖5，穩壓器vr可以布置在第一裸片die1上。換句話說，穩壓器vr可以與第二裸片die2平行地布置在同一平坦表面上。穩壓器vr可以經由接觸第一裸片die1的第三凸塊bp3a電連接到第一裸片die1。可選地，與圖5中示出的不同，穩壓器vr可以與第二裸片die2平行布置，但是也可以經由接觸soc封裝基底ssub的凸塊電連接到soc封裝基底ssub。
64.參照圖6，soc 100a可以包括穩壓器vr。例如，穩壓器vr也可以嵌入在第一裸片die1或第二裸片die2中。因此，輸出電壓路徑vop的總長度可以相對地進一步減小。
65.圖7至圖9是根據示例實施例的電子裝置的剖視圖。圖7至圖9是電子裝置中的soc、穩壓器和存儲器裝置的詳細的圖，並且省略了參照圖7和圖9給出的與圖3a中的附圖標記相同的附圖標記的重複描述。圖7至圖9中的soc 100可以以與圖3a中的soc 100相同的方式安裝在印刷電路板(圖3a中的psub)上。
66.參照圖7，第一裸片die1可以包括第一基底sub1和第一有源層acl1，並且第二裸片die2可以包括第二基底sub2和第二有源層acl2。第一裸片die1的第一有源層acl1和第二裸片die2的第二有源層acl2可以面對背(face to back)布置。例如，第一裸片die1的第一有源層acl1可以布置為面對soc封裝基底ssub，並且第二裸片die2的第二有源層acl2可以布置為面對第一裸片die1。
67.soc 100可以經由互連過孔iva將數據輸入/輸出信號(例如，圖1中的dq)收發(發送和/或接收)到存儲器裝置200和從存儲器裝置200收發(發送和/或接收)數據輸入/輸出信號(例如，圖1中的dq)。換句話說，信號路徑(例如，圖1中的dp)可以包括互連過孔iva。互連過孔iva可以包括穿透中介層基底is的tsv、穿透模製層101的tmv以及穿透第一裸片die1的第一基底sub1的tsv。在一些示例實施例中，包括在soc 100的存儲器控制器(例如，圖1中的110)中的接口電路(例如，圖1中的111)可以形成在第一裸片die1的第一有源層acl1上。
互連過孔iva可以形成為在豎直方向上從第一有源層acl1延伸到互連端子im，用於將形成在第一有源層acl1上的接口電路111電連接到存儲器裝置200。可選地，如上面參照圖4a和圖4b所描述的，信號路徑還可以包括在中介層基底is內部的內部布線。
68.如上面參照圖3a、圖5和圖6所描述的，穩壓器vr也可以安裝在soc封裝基底ssub上，或者安裝在第一裸片die1上，或者也可以形成在第一裸片die1和第二裸片die2中的至少一個中。
69.參照圖8，布置為相對靠近soc封裝基底ssub的第一裸片die1的尺寸可以小於第二裸片die2的尺寸。第一裸片die1的第一有源層acl1和第二裸片die2的第二有源層acl2可以面對面布置。
70.soc 100可以經由互連過孔ivb將數據輸入/輸出信號dq收發到存儲器裝置200和從存儲器裝置200收發數據輸入/輸出信號dq。換句話說，信號路徑dp可以包括互連過孔ivb，並且互連過孔ivb可以包括穿透中介層基底is的tsv、穿透模製層101的tmv以及穿透第二裸片die2的第二基底sub2的tsv。可選地，如上面參照圖4a和4b所描述的，信號路徑還可以包括在中介層基底is內部的內部布線。
71.在一些示例實施例中，包括在soc 100的存儲器控制器110中的接口電路111可以形成在第二裸片die2的第二有源層acl2上。互連過孔ivb可以形成為在豎直方向上從第二有源層acl2延伸到互連端子im，用於將形成在第二有源層acl2上的接口電路111電連接到存儲器裝置200。然而，示例實施例不限於此，並且接口電路111還可以形成在第一裸片die1的第一有源層acl1上，並且信號路徑dp還可以包括第一有源層acl1和第二有源層acl2中的每個的布線，所述布線連接到互連過孔ivb和第二凸塊bp2。可選地，如上面參照圖4a和圖4b所描述的，信號路徑還可以包括在中介層基底is內部的內部布線。
72.參照圖9，布置為相對靠近soc封裝基底ssub的第一裸片die1的尺寸可以小於第二裸片die2的尺寸。第一裸片die1的第一有源層acl1和第二裸片die2的第二有源層acl2可以面對背布置。例如，第一裸片die1的第一有源層acl1可以布置為面對soc封裝基底ssub，並且第二裸片die2的第二有源層acl2可以布置為面對第一裸片die1。
73.soc 100可以經由互連過孔ivb將數據輸入/輸出信號dq收發到存儲器裝置200和從存儲器裝置200收發數據輸入/輸出信號dq。換句話說，信號路徑dp可以包括互連過孔ivb。可選地，如上面參照圖4a和圖4b所描述的，信號路徑還可以包括在中介層基底is內部的內部布線。
74.在一些示例實施例中，包括在soc 100的存儲器控制器110中的接口電路111可以形成在第二裸片die2的第二有源層acl2上。互連過孔ivb可以形成為在豎直方向上從第二有源層acl2延伸到互連端子im，用於將形成在第二有源層acl2上的接口電路111電連接到存儲器裝置200。然而，示例實施例不限於此，並且接口電路111還可以形成在第一裸片die1的第一有源層acl1上，並且信號路徑dp還可以包括第一有源層acl1和第二有源層acl2中的每個的布線，所述布線連接到互連過孔ivb、穿透第一基底sub1的tsv和第二凸塊bp2。
75.圖10是根據一些示例實施例的電子裝置中包括的存儲器裝置200的剖視圖。
76.參照圖10，存儲器裝置200可以包括三維(3d)堆疊的存儲器裝置。存儲器裝置200可以包括緩衝器裸片220和堆疊在緩衝器裸片220上的多個存儲器裸片，例如，第一存儲器裸片230_1至第n存儲器裸片230_n。n可以包括等於或大於3的自然數，例如4或8，或者可以
是各種可變的。緩衝器裸片220和第一存儲器裸片230_1至第n存儲器裸片230_n可以被配置在一個半導體封裝件中。
77.存儲器裝置200可以包括穿透緩衝器裸片220和第一存儲器裸片230_1至第n存儲器裸片230_n的貫穿過孔tv，以及將貫穿過孔tv彼此電連接的微凸塊mbp。貫穿過孔tv和微凸塊mbp可以提供存儲器裝置200中的緩衝器裸片220與第一存儲器裸片230_1至第n存儲器裸片230_n之間的電路徑。貫穿過孔tv和微凸塊mbp的數量不限於如圖10中所示出的，而是可以進行各種改變。第n存儲器裸片230_n可以不包括貫穿過孔tv，但不特別限於此。
78.第一存儲器裸片230_1至第n存儲器裸片230_n中的每個可以包括動態隨機存取存儲器(ram)(dram)晶片。例如，第一存儲器裸片230_1至第n存儲器裸片230_n中的每個可以包括諸如雙倍數據速率(ddr)同步dram(ddr sdram)的通用dram裝置、諸如低功率(lp)ddr(lpddr)sdram的移動dram裝置、諸如圖形ddr(gddr)同步圖形ram(sgram)的圖形dram裝置、提供高容量和高帶寬的寬輸入/輸出(i/o)、諸如高帶寬存儲器(hbm)、hbm2、hbm3以及混合存儲器立方體(hmc)的dram裝置。然而，示例實施例不限於此，並且第一存儲器裸片230_1至第n存儲器裸片230_n中的每個還可以包括不包含dram裝置的易失性存儲器裝置，或者還可以包括非易失性存儲器裝置。
79.根據一些示例實施例，第一存儲器裸片230_1至第n存儲器裸片230_n可以具有基本上相同的晶片尺寸。換句話說，第一存儲器裸片230_1至第n存儲器裸片230_n可以具有基本上相同的平面形狀和基本上相同的平面尺寸。
80.緩衝器裸片220可以執行將從存儲器控制器(例如，圖1中的110)接收的數據輸入/輸出信號、命令、地址、晶片選擇信號等提供到第一存儲器裸片230_1至第n存儲器裸片230_n的接口操作，或者將從第一存儲器裸片230_1至第n存儲器裸片230_n接收的數據輸入/輸出信號提供到存儲器控制器110的接口操作。為了執行接口操作，緩衝器裸片220可以包括物理層(phy)210或者接口電路。phy 210可以與圖1和2中的接口電路210對應。
81.圖11是根據一些示例實施例的電子裝置中包括的soc 1000的框圖。
82.參照圖11，soc 1000可以與上述soc(例如，圖1中的100和圖2中的100a)對應。soc 1000可以包括處理器1100、高速緩衝存儲器1200、存儲器控制器1300和總線1500。總線1500可以提供處理器1100、高速緩衝存儲器1200以及存儲器控制器1300之間的通信路徑。處理器1100可以執行加載在高速緩衝存儲器1200上的各種軟體(應用程式、作業系統、文件系統、設備驅動程序等)。
83.處理器1100可以包括相同類型的多核或者不同類型的多核。例如，處理器1100可以包括中央處理單元(cpu)、圖像信號處理單元(isp)、數位訊號處理單元(dsp)、圖形處理單元(gpu)、視覺處理單元(vpu)和神經處理單元(npu)中的任意一個，並且處理器1100的數量可以是一個或者更多個。
84.在高速緩衝存儲器1200中，可以加載用於驅動電子裝置(例如，圖1的10和圖2的10a)的應用程式、作業系統、文件系統或設備驅動程序等。例如，高速緩衝存儲器1200可以包括具有比存儲器裝置(例如，圖1中的200)快的數據輸入/輸出速度的sram裝置。
85.存儲器控制器1300可以以直接存儲器存取(dma)方法來訪問存儲器裝置200。存儲器控制器1300可以包括命令(cmd)隊列1310、命令(cmd)調度器1320、讀取數據隊列1330、寫入數據隊列1340和phy 1400。存儲器控制器1300可以與圖1和圖2中的存儲器控制器110對
應，並且phy 1400可以與圖1和圖2中的接口電路111對應。存儲器控制器1300的組件(1310至1340和1400)可以通過在soc 1000中使用硬體方法、軟體方法或者它們的組合來實現。
86.cmd隊列1310可以存儲由處理器1100發出或根據處理器1100的控制生成的命令和地址。基於cmd調度器1320的控制，存儲在cmd隊列1310中的命令和地址可以被提供給phy 1400。
87.cmd調度器1320可以調整存儲在cmd隊列1310中的命令和地址的序列、命令和地址被輸入到cmd隊列1310的時間點、通過cmd隊列1310輸出命令和地址的時間點等。
88.讀取數據隊列1330可以通過使用讀取命令經由phy 1400存儲由存儲器裝置200傳輸的讀取數據。存儲在讀取數據隊列1330中的讀取數據可以被提供到高速緩衝存儲器1200，並且可以被處理器1100處理。
89.寫入數據隊列1340可以存儲要存儲在存儲器裝置200中的寫入數據。通過使用寫入命令存儲在寫入數據隊列1340中的寫入數據可以經由phy 1400被傳輸到存儲器裝置200。
90.phy 1400可以包括時鐘(ck)生成器1410、命令/地址(cmd/add)生成器1420、數據接收器1430和數據傳輸器1440。ck生成器1410可以生產輸出到存儲器裝置200的時鐘ck，並且時鐘ck的數量可以與在soc 1000與存儲器裝置200之間的通道的數量對應。
91.cmd/add生成器1420可以從命令隊列1310接收命令cmd或地址add，並且可以將命令cmd或地址add傳輸到存儲器裝置200。基於來自存儲器裝置200的讀取數據選通信號(rdqs或dqs)，數據接收器1430可以接收數據輸入/輸出信號dq的讀取數據。數據接收器1430可以將接收的讀取數據提供到讀取數據隊列1330。數據傳輸器1440可以從寫入數據隊列1340接收寫入數據。基於寫入數據選通信號(wdqs或dqs)，數據傳輸器1440可以將接收的寫入數據傳輸到存儲器裝置200。如上面所描述的，數據輸入/輸出信號dq可以經由數據路徑(例如，圖1中的dp)被提供到存儲器裝置200。
92.圖12是具有3d小晶片結構的soc 100b的圖。
93.參照圖12，soc 100b可以具有3d小晶片結構，該3d小晶片結構包括基體裸片bd和堆疊在基體裸片bd上的計算裸片cd。多個功能塊ip可以布置在基體裸片bd和計算裸片cd中的至少一個上。在圖12中，多個功能塊ip被示出為布置在計算裸片cd上，但是示例實施例不限於此，並且多個功能塊ip也可以布置在基體裸片bd上。在一些示例實施例中，基體裸片bd可以與圖3a等中的第一裸片die1對應，並且計算裸片cd可以與圖3a等中的第二裸片die2對應。
94.在這種情況下，多個功能塊ip中的每個可以包括被設計為執行指定的特定功能的晶片。例如，多個功能塊ip中的每個可以包括cpu晶片、輸入/輸出接口晶片、其中實現了用於人工智慧(ai)操作的電路的晶片、圖形晶片、媒介晶片等。多個功能塊ip中的一些可以包括執行相同功能的晶片。
95.在根據發明構思的soc 100b中，可以根據soc 100b的目的對布置在基體裸片bd和計算裸片cd上的多個功能塊ip的類型進行各種修改。因此，與其中soc被實現為一個功能塊的比較示例的soc相比，soc 100b可以具有改善的可復用性和可擴展性。
96.soc 100b可以包括穩壓器vr，並且穩壓器vr可以布置在soc 100b中包括的多個裸片中的至少一個(即，基體裸片bd和計算裸片cd中的一個)上。soc 100b的多個功能塊ip可
以從穩壓器vr接收輸出電壓。可選地，在一些示例實施例中，穩壓器vr可以布置在soc 100b外部，並且soc 100b可以從外部中的穩壓器vr接收輸出電壓。
97.存儲器裸片md可以布置在soc 100b的計算裸片cd上。存儲器裸片md可以與圖3a等中的存儲器裝置200對應。存儲器裸片md可以經由互連過孔電連接到soc 100b，並且互連過孔可以構成信號路徑。
98.電子裝置10(或其它電路，例如，soc 100、穩壓器vr、存儲器控制器110、接口電路111、存儲器裝置200、接口電路210、pmic 300、它們的變型、soc 1000、處理器1100、高速緩衝存儲器1200、存儲器控制器1300、它們的子組件或者在此討論的其它電路)可以包括：硬體，所述硬體包括邏輯電路；諸如執行軟體的處理器的硬體/軟體組合；或者它們的組合。例如，處理電路更具體地可以包括但不限於中央處理單元(cpu)、算術邏輯單元(alu)、數位訊號處理器、微型計算機、現場可編程門陣列(fpga)、片上系統(soc)、可編程邏輯單元、微處理器、專用集成電路(asic)等。
99.雖然已經參照發明構思的示例實施例具體示出和描述了發明構思，但是將理解的是，在不脫離所附權利要求的精神和範圍的情況下，可以在其中進行形式和細節的各種改變。