只讀存儲器布局方法與系統的製作方法

2023-09-18 03:42:45

專利名稱：只讀存儲器布局方法與系統的製作方法
技術領域：
本發明所公開的系統與方法主要涉及一種存儲器裝置，特別涉及只讀存儲器 (read only memory, ROM)裝置。
背景技術：
目前於只讀存儲器用於任意碼(arbitrary code)的位單元(bit cell)分塊 (tiling)是通過分塊基本的編碼0單元(codeO cell)以及/或編碼1單元(codelcell) 來完成。圖1A以及圖1B是分別顯示編碼0以及編碼1位單元的設計電路圖。如圖1A所 示，一編碼0單元通常以單一場效應電晶體(M0SFET)完成，該單一場效應電晶體具有電性 連接至一字線(word line或WL)的柵極以及電性連接至編碼節點(coding node)的漏極。 該編碼0節點的位線(bit line或BL)設置一浮動電壓(floating voltage)表示一邏輯 0 (logic zero) 0如圖IB所示，一編碼1單元也包括一場效應電晶體，該場效應電晶體具有 耦接至電壓Vss的源極以及電性連接至一字線的柵極。上述編碼1單元的場效應電晶體的 漏極耦接至一位線，以使得當上述場效應電晶體導通時，將電壓Vss提供至位線。圖1A以 及圖1B的實施例中，該字線提供邏輯l(logic one)或邏輯0至該場效應電晶體的柵極，用 以控制上述場效應電晶體的導通與否。上述編碼0以及編碼1單元的分塊可適用於具有絕緣的定義氧化層島(oxide definition island,0D island)的掩模只讀存儲器(masked ROM)單元的每個位單元。圖 2A顯示一位單元布局的實施例，使用具有絕緣的定義氧化層島的掩模只讀存儲器。然而， 這些傳統布局受限於長定義氧化層(long 0D, L0D)效應，多晶矽間隙效應(polysilicon spacing effect, PSE)以及定義氧化層間隙效應(0D spacing effect, 0SE)，上述效應皆 會造成裝置劣化。圖2B為上述圖2A所示的位單元布局中，其NM0S參數Ldsat shift對 於表面面積(Pm)的關係圖。如圖2B所示，上述位單元布局的表面面積越小，則劣化越嚴 重，如圖左側顯示其急遽下降的區域。圖2C為上述圖2A所示的位單元布局中，其NM0S參 數Dldsat對於其間隙(ym)的關係圖。在上述圖2A所示的布局中，裝置劣化隨著定義氧 化層島間的縱向間隙增加而增加，如圖2C所示。因此，需要一種只讀存儲器布局的改善方法。

發明內容
在本發明一實施例的方法，包括接收用以設計一隻讀存儲器陣列(ROMarray)的 指令，產生只讀存儲器陣列的網表(netlist)，產生表示在半導體晶片上只讀存儲器陣列的 實體布局的一數據文件，以及存儲上述數據文件於一計算機可讀取存儲媒體。上述只讀存 儲器陣列的指令定義一第一布局於一第一元件，該第一元件包括耦接於一第一字線的一第 一位單元，一總線(bus)可選擇性耦接於具有第一電壓電平的一第一供應電源，耦接至一 第二字線的一第二元件的一第二布局，以及一第三元件的一第三布局，該第三元件具有一 絕緣裝置，並且與第二元件或其他第三元件共用一位線接點。上述第二布局的第二元件排列於只讀存儲器陣列的邊緣且包括具有一冗餘裝置(dummydevice)。在本發明其他實施例，一電子設計自動化(electronic design automation或 EDA)系統包括一計算機可讀取存儲媒體以及與計算機可讀取的存儲媒體數據傳遞的一處 理器。上述處理器用以接收設計一隻讀存儲器陣列的指令，產生只讀存儲器陣列的網表，以 及產生表示在半導體晶片上只讀存儲器陣列的實體布局的一數據文件。上述只讀存儲器陣 列的指令定義一第一布局於一第一元件，該第一元件包括耦接於一第一字線的一第一位單 元，一總線(bus)可選擇性耦接於具有第一電壓電平的一第一供應電源，耦接至一第二字 線的一第二元件的一第二布局，以及一第三元件的一第三布局，該第三元件具有一絕緣裝 置，並且與第二元件或其他第三元件共用一位線接點。上述第二布局的第二元件排列於只 讀存儲器陣列的邊緣且包括具有一冗餘裝置。本發明中改善的只讀存儲器布局有助於減少布局引起的裝置劣化效應以及其相 關的工藝變異。


圖1A顯示一編碼0單元的實施例。圖1B顯示一編碼1單元的實施例。圖2A顯示應用定義氧化層島的一傳統只讀存儲器布局的實施例。圖2B顯示圖2A所示的只讀存儲器布局的劣化對表面面積的關係圖。圖2C顯示圖2A所示的只讀存儲器布局的劣化對間隙寬度的關係圖。圖3顯示應用連續定義氧化層以及等間隙多晶矽(equally spaced poly)的一隻 讀存儲器布局的實施例。圖4顯示一編碼0單元通過一絕緣裝置耦接至一編碼1單元在編譯器軟體中不被 允許。圖5A顯示根據一改良只讀存儲器布局的通用單元的實施例。圖5B顯示根據一改良只讀存儲器布局的一可重複元件以及一邊緣元件的實施 例。圖5C顯示一改良只讀存儲器布局的俯視圖，包括根據圖5A的一通用單元以及根 據圖5B的一可重複元件以及一邊緣元件。圖6顯示一編譯器的實施例。圖7顯示一拆解圖5A 圖5B所示的只讀存儲器的編碼轉為多個元件的演算法的
一流程圖。圖8為具有電子設計自動化工具的一系統的實施例的區塊圖。圖9為可實行圖8所示的系統的方法實施例的一流程圖。其中，附圖標記說明如下10、20、30、40、902、904、906、908、910、912、914、916 區塊；100 通用裝置；102 位單元；104a、104b 邊緣元件；106 可重複元件；
108、110 絕緣裝置；112 只讀存儲器陣列；800 系統；810 電子設計自動化工具；812 輸入裝置；814 處理器；816 顯示器；818 傳輸界面；820 路由器；830、840 計算機可讀取存儲媒體；832 單元信息；834 設計規則；836 程序指令；842 文件；BL、BL(0) BL(7)、BL(07)、BL(0:31) 位線；DummyO 4 冗餘裝置；NC0_1、NC1_1 節點；NCO_EDGE、NC1_EDGE 編碼信號；WL (0)、WL(1)、WLO 4、WL_EDGE、WL(1 126)、WL(127) 字線；VSS 電壓。
具體實施例方式在先前的技術(例如，低於32nm的技術)，定義氧化層島可用連續定義氧化層 (continuous 0D)以及接地多晶矽(grounded polysilicon)組成的冗餘裝置作取代，以 空出均等的間隙用於限制上述長定義氧化層效應、多晶矽間隙效應、以及定義氧化層間 隙效應造成的劣化。在圖3顯示一實施例，為具有連續定義氧化層以及均等多晶矽間隙 (uniform poly spacing)的一位單元布局。接地多晶矽(例如，一多晶矽柵極耦接至接地) 通常作為一冗餘裝置於次32納米(SUb-32nm)技術下使位對位分離以避免位單元短路(例 如，一編碼1位單元短路至一編碼0位單元，反之亦然)。這些冗餘裝置用於當定義氧化層 不再配置絕緣島(isolated islands)時。然而，將該應用連續定義氧化層的接地多晶矽冗餘裝置建模於一電路圖中，會在 製作只讀存儲器編譯器(ROM compiler)的網表時發生問題，其中該只讀存儲器編譯器用於 產生一數據文件(例如，一圖形數據系統(graphic datasystem或⑶S)或一格式⑶SII文 件)於任意客制只讀存儲器數據。舉例來說，一傳統網表演算法(netlisting algorithm) 不允許任何包括單元Vss的單元短路於任何具有耦接於一絕緣裝置的單元埠(cell port)，如圖4顯示的排列方式。反而將電壓Vss應用於一電路圖分層中較高的電平以避免 設計者在最終布局造成一位單元短路。此外，雖然絕緣單元(isolation cell)在實際只讀 存儲器的布局可被共用，但當在電路圖中需要兩個分開的絕緣單元而非單一絕緣單元時仍 無法被完成。
本發明的只讀存儲器布局以及方法詳述於此，其提供一方法用以拆解任意只讀存 儲器編碼轉成可重複使用的網表片段，以使應用連續定義氧化層的絕緣和冗餘裝置可建 模。上述演算法可包括只讀存儲器編譯器軟體用於網表以及任意結構的格式GDS/GDSII文 件的產生。此外，上述改善方法可以通過產生表示一電路的一完整網表以對上述改良的只 讀存儲器陣列布局作一布局對應電路(layout versus schematic或LVS)檢查，其中該網 表包含各冗餘裝置提供具有強化品質的陣列。圖5A 圖5C顯示一改良只讀存儲器布局的一實施例，而圖7顯示一演算法用以 拆解任意只讀存儲器編碼轉為圖5A 圖5B所示的多個元件，該多個元件作為建造只讀存 儲器陣列的組件。如圖7所示，其提供不具有位單元編碼信息的一通用單元或元件於區塊 10。圖5A顯示一通用裝置100的一實施例。如圖5A所示，通用裝置100(第一布局)可包括 多個位單元102，上述各位單元耦接於一字線(WL)和分別的位線(BL)(例如，位線BL(0) BL(7))。在區塊20，提供一「虛擬」編碼總線(例如節點NC1_0、NC1_1、NC0_0以及NC0_1)， 可根據只讀存儲器的電壓Vss帶頻率(strapping frequency)以電性連接至電壓Vss。在 最終網表上無法辨識上述虛擬編碼總線。反而節點NC1 (包括NC1_0、NC1_1)被辨識成電壓 Vss而節點NC0 (包括NC0_0、NC0_1)列為介於一位單元以及一絕緣裝置間的中間節點。在區塊30，提供一邊緣元件104。圖5B顯示邊緣元件104 (第二布局)的一實施 例。如圖5B所示，位於頂端的邊緣元件104a以及位於底端的邊緣元件104b皆包含一位單 元102至耦接於絕緣裝置110，上述絕緣裝置110各耦接至電壓Vss以及一邊緣絕緣裝置 108。上述位單元102耦接至一字線WL_EDGE以及編碼信號NC0_EDGE與NC1_EDGE。上述編 碼信號NC0_EDGE以及NC1_EDGE可耦接至虛擬編碼總線，用以提供邏輯0以及邏輯1的任 意輸入。在區塊40，一可重複元件包括一對字線以及一絕緣裝置，並可與區塊30中的形式 的相鄰裝置共用位線接點。圖5B顯示可重複元件106 (第三布局)的一實施例。如圖5B所 示，可重複元件106包括由絕緣裝置108所分開的兩個位單元102。其中一位單元102耦接 至一第一字線WL(1)，且該第一字線用以接收編碼信號NC1_1以及NC0_1。另一位單元102 耦接至一第二字線WL (2)，該第二字線用以接收編碼信號NC0_1以及NC1_0。上述編碼信號 NC0_1以及NC1_0可耦接至上述虛擬編碼總線，該虛擬編碼總線用以提供任意邏輯0以及邏 輯1的輸入。可重複元件106的各位單元102可耦接至另一可重複元件或是經由一位線接 點耦接至頂端邊緣元件104a或底端邊緣元件104b，於其電路圖架構環境下應可容易了解。 設計一隻讀存儲器陣列包含多個行(row)與列(column)的位單元可應用可重複使用元件 106、頂端邊緣元件104a或底端邊緣元件104b作為最小的架構區塊。為簡化圖形，這些額 外列的位單元並沒有繪出。圖5C顯示一實施例的一隻讀存儲器陣列112的高電平電路圖，該只讀存儲器陣列 112包括128個字線以及32個位線。如圖5C所示，該只讀存儲器陣列112包括頂端邊緣 元件104a或底端邊緣元件104b，以及彼此耦接的多個可重複元件106 (例如，63個可重複 元件)。一本領域普通技術人員可了解其他陣列組合也包括於其中，而非用以限制於14X9 的陣列或18X7的陣列。上述有關於圖5A 圖5C中只讀存儲器112的布局，可用於編寫網表至一電子設計自動化系統的編譯器，如加州山景城市的Synopsis公司或加州聖荷西市的Cadence Design Systems公司所銷售的系統。如圖6所示，該編譯器軟體可用於執行預解析 (pre-parsing)於使用者輸入的任意或自由格式的本文。該任意或自由格式的本文的輸入 可通過分塊位單元以完成網表並建立一格式⑶SII的文件(如圖6，根據編碼00、01、10、 lUedgeO 以及 edgel)。圖8為一區塊圖表示一系統800，包括一電子設計自動化工具810 (例如，加 州山景城市的Synopsis公司所販售的「 IC COMPILER ，，)，其具有一路由器820 (例如， 「ZR0UTE 」也是由Synopsis公司所販售)。也可使用其他電子設計自動化工具810，例 如，「VIRTUOSO」客制設計平臺或Cadence公司的「ENCOUNTER 」數字IC設計平臺 配合「VIRTUOSO」晶片裝配路由器820 (chip assembly router)，上述皆為加州聖荷西市的 Cadence DesignSystems 公司所銷售。上述電子設計自動化工具810為一特殊用途的計算機，其用以取回存儲於 計算機可讀取存儲媒體830、840的程序指令836並處理該指令於一般用途的處理器 814。處理器814可為任何中央處理單元(CPU)、微處理器(microprocessor)、微控制器 (micro-controller)或可用以處理指令的計算機裝置或電路。上述計算機可讀取存儲媒體 830、840可為一隨機存取存儲器(randomaccess memory或RAM)以及/或一永久存儲器(例 如，只讀存儲器ROM)。隨機存取存儲器可包括靜態隨機存取存儲器(static random access memory 或 SRAM)或動態隨機存取存儲器(dynamic random access memory 或 DRAM),上述 存儲媒體為舉例並非用以限制本發明。本領域普通技術人員了解一隻讀存儲器可作為一可 編程只讀存儲器(programmable read-only memory或PROM)、一可消除可編程只讀存儲器 (ersable programmable read-only memory或EPR0M),或一電子式可消除可編禾呈只讀存儲 器(electrically ersableprogrammable read-only memory 或 EPR0M)。系統800可包括一顯示器816以及使用者界面或輸入裝置812 (例如，一滑鼠 (mouse)、一角蟲控屏幕(touch screen)、一麥克風(microphone)、一軌跡球(track ball)、一 鍵盤(keyboard)或使用者可輸入設計指令的類似裝置)。一或多個計算機可讀取存儲媒體 830,840可存儲一使用者的輸入數據，一格式⑶SII文件842，IC設計和單元信息832，以及 設計規則834。此外，電子設計自動化工具810可包括一傳輸界面818以允許軟體以及數據 在電子設計自動化工具810與外部裝置(external device)間傳遞。一傳輸界面818的例 子可包括一數據機(modem)，乙太網絡卡(Ethernet card)，無線網絡卡(wirelessnetwork card)，個人計算機存儲器卡國際協會擴充槽以及卡片(PersonalComputer Memory Card International Association slot and card)等等。軟體以及數據的傳輸經過傳輸界面 818可為多種形式的信號，如電子式、電磁式、光學式，或其他可被傳輸界面818所接收的形 式。這些信號可經由傳遞路徑(例如，channel)提供至傳輸界面818，可使用電線(wire)、 電纜(cable)、光纖(fiberoptics)、電話線(telephone line)、蜂巢式連接(cellular link)、無線電頻率(radiofrequency或RF)連接，以及其他傳遞通道。一集成電路(IC)的布局中路由器820可接收多個單元的一判別，包括成對單元的 一列表832，其中上述多個單元彼此互相電性連接。一組設計規則834可應用在多種技術的 交集(例如，大於、等於或小於32納米的技術)。在本發明一些實施例中，該設計規則834 配置路由器820以設置接線以及穿孔結構(via)於一製作網格(manufacturing grid)。其他實施例中，可允許路由器於布局中包括離網(off-grid)接線以及穿孔結構。圖9顯示一方法由電子設計自動化工具810完成的一實施例。在區塊902中，該 電子設計自動化工具810接收一隻讀存儲器陣列112的設計指令。可經由如圖8所示的輸 入裝置812接收使用者的上述指令。如前所述，只讀存儲器陣列可包括一布局用於通用單 元100，一虛擬編碼總線(例如，節點NC1_0、NC1_1，NC0_0，以及NC0_1)，一或多個可重複元 件106，以及一或多個邊緣元件104a，104b。在一些實施例中，電子設計自動化工具810可 指令下載從一計算機可讀取存儲媒體(例如，光碟(⑶-ROM)、數字影音光碟(DVD-ROM)、藍 光光碟(Blu-ray ROM)、快閃記憶體裝置(flash memory device)或其他類似方法的對應的 驅動裝置或界面)。在一些實施例中，上述指令可經由傳輸界面818接收，例如，無線傳輸或 是乙太網絡之類的有線傳輸或是其他類似的傳輸方式。在區塊904中，產生該只讀存儲器陣列112的一網表，而區塊906中，實施該只讀 存儲器陣列的一布局對應電路檢查。在區塊908中，該布局對應電路檢查的結果可存儲於 一計算機可讀取存儲媒體830、840。在區塊910中，一數據文件(例如，一格式⑶SII文件)，包括表示半導體晶片上產 生只讀存儲器陣列的實體布局的數據。在區塊912中，該數據可存儲於一計算機可讀取存 儲媒體830、840，且在區塊914中可被掩模製造設備(mask making equipment)使用(例 如，一光學型樣產生器optical patterngenerator)，以產生一或多個掩模於只讀存儲器陣 列。本領域普通技術人員可了解，在區塊916中，路由器820可製造該只讀存儲器陣列在半 導體晶片上。上述改善的只讀存儲器布局有助於減少布局引起的裝置劣化效應以及其相關的 工藝變異。此外，上述只讀存儲器布局提供可重複使用的網表片段可制模絕緣以及冗餘裝 置以使其可通過布局對應電路或其他可完成布局對應電路檢查的工具完成布局對應電路 的檢查，從而強化陣列的品質。本發明可至少部分實施於計算機化工藝和用於實行工藝的設備的形式。本發明 可至少部分實施於有形的機器可讀取存儲媒體(例如，隨機存取存儲器(RAM)、只讀存儲器 (ROMs)、光碟、數字影音光碟、藍光光碟、硬碟機(harddisk drives)、快閃記憶體、或其他有 形的機器可讀取存儲媒體)的電腦程式碼，其中，當上述電腦程式碼已載入並執行於 計算機，該計算機成為實行本發明的一設備。本發明可至少實施於部分形式的電腦程式 碼，不論是載入和/或執行於計算機，當上述電腦程式碼已載入並執行於計算機，該計算 機成為執行本發明的一設備。當實施於一般目的的處理器，電腦程式碼區分配置該處理 器以創造一特定邏輯電路。本發明可至少部分實施於特殊應用集成電路組成的數位訊號處 理器替代地完成本發明。雖然本發明的系統以及方法已詳述於上的實施例，但並非用以限定於此。更確切 的說，應廣義地解釋隨附的權利範圍，以包括本發明系統與方法的各種變化以及實施例，本 領域普通技術人員在不背離本發明的範疇以及相同系統及方法的範圍下可完成。
權利要求
1.一種只讀存儲器布局方法，包括接收指令，用以設計一隻讀存儲器陣列，該指令用於上述只讀存儲器陣列，定義為 一第一布局，用於一第一元件，包括耦接至一第一字線的一第一位單元，其中上述第一 布局包括多個位單元，所述位單元各耦接至一第三字線；一總線，選擇性耦接於具有一第一電壓電平的一第一供應電源； 一第二布局，用於將一第二元件耦接至一第二字線，該第二布局包括一冗餘裝置並排 列於上述只讀存儲器陣列的邊緣；以及一第三布局，用於一第三元件，上述第三元件具有一絕緣裝置並用以與上述第二元件 或另一第三元件共用一位線接點，其中上述第三布局包括第二位單元以及第三位單元各耦 接於一分開的字線，上述第二位單元以及第三位單元通過一第二絕緣裝置分開； 產生一網表，用於上述只讀存儲器陣列；產生一數據文件，表示上述只讀存儲器陣列在一半導體晶片上的一實體布局，其中上 述數據文件為一 GDSII文件；根據上述⑶SII文件製造上述只讀存儲器陣列於一半導體晶片上； 存儲上述數據文件於一計算機可讀取存儲媒體； 實行一布局對電路圖檢查於上述只讀存儲器陣列；以及 存儲上述布局對電路圖檢查的一結果於上述計算機可讀取存儲媒體。
2.如權利要求1所述的只讀存儲器布局方法，其中各上述第二位單元以及上述第三位 單元用以耦接一位線接點。
3.如權利要求1所述的只讀存儲器布局方法，其中上述第二布局包括耦接至一邊緣絕 緣裝置的一第二位單元。
4.如權利要求1所述的只讀存儲器布局方法，其中上述指令接收於一電子設計自動化 系統。
5.一電子設計自動化系統，包括 一計算機可讀取存儲媒體；以及一處理器，於上述計算機可讀取存儲媒體作數據傳遞，該處理器用以 接收設計一隻讀存儲器陣列的指令，該指令用於上述只讀存儲器陣列，定義為 一第一布局，用於一第一元件，包括耦接至一第一字線的一第一位單元； 一總線，可選擇性耦接於具有一第一電壓電平的一第一供應電源； 一第二布局，用於將一第二元件耦接至一第二字線，該第二布局包括一冗餘裝置並排 列於上述只讀存儲器陣列的邊緣；以及一第三布局，用於一第三元件具有一絕緣裝置並用以與上述第二元件或另一第三元件 共用一位線接點；產生網表，用於只讀存儲器陣列；以及產生一數據文件，表示只讀存儲器陣列在一半導體晶片上的一實體布局，其中上述數 據文件為一格式GDSII文件，以及上述處理器用以存儲上述格式GDSII文件於上述計算機 可讀取媒體裝置。
6.如權利要求5所述的電子設計自動化系統，其中上述第一布局包括多個位單元，所述位單元各耦接至一第三字線。
7.如權利要求5所述的電子設計自動化系統，其中上述處理器用於 實行一布局對電路圖檢查於上述只讀存儲器陣列；以及存儲上述布局對電路圖檢查的一結果於上述計算機可讀取存儲媒體。
8.如權利要求5所述的電子設計自動化系統，其中上述第二布局包括耦接至一邊緣絕 緣裝置的一第二位單元。
9.如權利要求5所述的電子設計自動化系統，其中上述第三布局包括第二位單元以及 第三位單元各耦接於一分開的字線，上述第二位單元以及第三位單元通過一第二絕緣裝置 分開。
10.如權利要求9所述的電子設計自動化系統，其中各第二位單元以及第三位單元用 以耦接一位線接點。
全文摘要
一種只讀存儲器布局方法包括，接收設計只讀存儲器陣列的指令，產生只讀存儲器陣列的網表，產生表示半導體晶片上只讀存儲器陣列的實體布局的數據文件，以及存儲數據文件於計算機可讀取存儲媒體。只讀存儲器陣列的指令定義第一元件的第一布局，其包括耦接至第一字線的第一位單元，一總線，可選擇性耦接至具有第一電壓電平的第一供應電源，耦接於第二字線的第二布局，以及具有絕緣裝置的第三元件的第三布局，其與第二元件或其他第三元件共用一位線接點。第二元件排列於只讀存儲器陣列的邊緣且包括具有一冗餘裝置。本發明中改善的只讀存儲器布局有助於減少布局引起的裝置劣化效應以及其相關的工藝變異。
文檔編號G11C16/06GK102005246SQ20101026749
公開日2011年4月6日 申請日期2010年8月27日 優先權日2009年8月28日
發明者楊振麟 申請人:臺灣積體電路製造股份有限公司