驅動電路及使用其的顯示裝置的製作方法

2023-09-18 03:47:50

本發明涉及一種驅動電路，更具體地，涉及一種具有穩定的信號的驅動電路。

背景技術：

隨著高清顯示屏幕的發展，人們追求更大屏幕，更高的解析度，更刺激的視覺效果，廣視角、高色域、高PPI顯示技術的開發已經成為了行業的趨勢。OLED屏幕高對比度、寬視角、高飽和度、低能耗等優勢，無疑將其推向顯示市場發展前沿。

OLED顯示驅動技術的像素驅動屬於電流型，需要GOA(gate on array)供給掃描信號，同時，為了較佳的顯示效果和閾值電壓補償效果，需要額外為像素電路提供多重信號。其中發射信號將像素驅動時間(數據信號讀取時間、陽極復位時間、抓取閾值電壓時間)與OLED發光時間區分開來。發射信號每一個矩形脈衝持續時間比掃描訊號持久，因此對電路穩定性的要求更高。為了產生穩定的發射信號，現有的P型TFT面板的發射信號產生電路由多個電晶體和電容構成。

技術實現要素：

本發明構思提供了一種能夠防止漏電路的驅動電路。

本發明構思還提供了一種包括能夠防止漏電流的驅動電路的顯示裝置。

根據本發明構思的示例性實施例，所述驅動電路包括：輸入模塊，用於從信號輸入端輸入控制信號；下拉模塊，與輸入模塊連接，用來將來自輸入模塊的控制信號下拉至低電平；上拉模塊，與輸入模塊連接，用來將來自輸入模塊的控制信號上拉至高電平；輸出模塊，基於上拉模塊和下拉模塊的控制而將相應的輸出信號輸出到信號輸出端，其中，在上拉模塊和下拉模塊之間設置有第十一開關元件，所述第十一開關元件包括控制端、第一連接端和第二連接端。

根據本發明構思的示例性實施例，所述驅動電路可以包括多個開關元件和電容。

根據本發明構思的示例性實施例，所述開關元件可以為薄膜電晶體。

根據本發明構思的示例性實施例，所述輸入模塊可以包括第一開關元件和第二開關元件，其中，第一開關元件可以包括控制端、第一連接端和第二連接端，其中，第一開關元件的控制端可以連接第一時鐘信號，開關元件的第一連接端可以連接信號輸入端，開關元件的第二連接端可以連接第二開關元件，第二開關元件可以包括控制端、第一連接端和第二連接端，其中，第二開關元件的控制端可以連接第二時鐘信號，第二開關元件的第一連接端可以連接第一開關元件的第二端，開關元件的第二連接端可以連接下拉模塊，其中，第一開關元件的第二連接端還可以連接到上拉模塊和下拉模塊。

根據本發明構思的示例性實施例，所述下拉模塊可以包括第三開關元件、第四開關元件和第一電容，其中，第三開關元件可以包括控制端、第一連接端和第二連接端，其中，第三開關元件的控制端可以連接第一時鐘信號，第三開關元件的第一連接端可以連接第一固定電壓，第三開關元件的第二連接端可以連接第十一開關元件的第一連接端，第四開關元件可以包括控制端、第一連接端和第二連接端，其中，第四開關元件的控制端可以連接第一電容，第四開關元件的第一連接端可以連接第一時鐘信號，第四開關元件的第二連接端可以連接第十一開關元件的第一連接端，其中，第四開關元件的控制端還可以連接輸入模塊和上拉模塊。

根據本發明構思的示例性實施例，所述上拉模塊可以包括第五開關元件、第六開關元件、第七開關元件、第八開關元件和第二電容，其中，第五開關元件可以包括控制端、第一連接端和第二連接端，其中，第五開關元件的控制端可以連接第十一開關元件的第二端，第五開關元件的第一連接端可以連接輸入模塊，第五開關元件的第二連接端可以連接第二固定電壓；第六開關元件可以包括控制端、第一連接端和第二連接端，其中，第六開關元件的控制端可以連接第十一開關元件的第二端，第六開關元件的第一連接端可以連接第二時鐘信號，第六開關元件的第二連接端可以連接第二電容；第七開關元件包括控制端、第一連接端和第二連接端，其中，第七開關元件的控制端可以連接第二時鐘信號，第七開關元件的第一連接端可以連接第二電容，第七開關元件的第二連接端可以連接第八開關元件；第八開關元件可以包括控制端、第一連接端和第二連接端，其中，第八開關元件的控制端可以連接輸入模塊和下拉模塊，第八開關元件的第一連接端可以連接第二固定電壓，第八開關元件的第二連接端可以連接第七開關元件的第二端；第二電容，可以具有第一連接端和第二連接端，第二電容的第一連接端可以連接第五開關元件的控制端，第二電容的第二端可以連接第五開關元件的第二端，其中，第八開關元件的第二端還可以連接到輸出模塊。

根據本發明構思的示例性實施例，所述輸出模塊可以包括第九開關元件、第十開關元件和第三電容，其中，第九開關元件可以包括控制端、第一連接端和第二連接端，其中，第九開關元件的控制端可以連接下拉模塊的第一電容的第二端，第九開關元件的第一連接端可以連接第一固定電壓，第九開關元件的第二連接端連可以接信號輸出端；第十開關元件可以包括控制端、第一連接端和第二連接端，其中，第十開關元件的控制端可以連接上拉模塊的第八開關元件第二端，第十開關元件的第一連接端可以連接信號輸出端，第十開關元件的第二連接端可以連接第二固定電壓；第三電容，可以包括第一連接端和第二連接端，第三電容的第一連接端可以連接上拉模塊的第八開關元件的第二連接端，第三電容的第二端可以連接第二固定電壓。

根據本發明構思的示例性實施例，第十一開關元件的控制端可以連接第一固定電壓。

根據本發明構思的示例性實施例，其中，第一固定電壓可以為低電平電壓，第二固定電壓可以為高電平電壓。

附圖說明

以下參照附圖的示例性實施例的詳細描述，本發明的上述和其它方面將變得明顯，其中：

圖1是示意性地示出根據現有技術的EM電路的示意圖；

圖2是示意性地示出根據本發明構思的EM電路的示意圖；

圖3是示出模擬根據本發明構思的EM電路的階段波形示意圖。

具體實施方式

在下面參照附圖的示例性實施例的詳細描述，本發明構思將變得明顯。同樣的附圖標記指示同樣的元件。

圖1示意性地示出了根據現有技術的EM電路的示意圖。對於現有的EM信號產生電路，其由多個電晶體和電容構成，其具體構造如圖1所示。在圖1的EM電路中，電容C3的作用十分重要，直接關係到輸出信號中是否可以灌入高電平信號。電容C3的兩極分別是A和B，其中A點與電晶體T7和電晶體T6的漏極/源極相連，時鐘信號XCK一直處於時鐘狀態，從而漏電流比較嚴重。具體地，在電容C1的耦合作用下，Q點電位非常不穩定，在動作過程中極易把電晶體T6打開，這樣就會有大量電荷從C3流失，造成EM電路工作不穩定。為此，現有技術會通過增加電容C3的面積並將T6改為雙溝道薄膜電晶體的方法對該現象進行改善。

基於上述現有技術的不足，本發明構思提供了一種用來改善上述漏電現象的驅動電路。以下將參照圖2和圖3來詳細描述本發明構思的驅動電路。

圖2是示意性地示出根據本發明構思的EM電路的示意圖，圖3是模擬根據本發明構思的EM電路的階段波形示意圖。參照圖2，根據本發明構思的驅動電路包括輸入模塊100、下拉模塊200、上拉模塊300和輸出模塊400、。輸入模塊100，基於開關元件依據時鐘信號和發射信號來輸出控制信號；下拉模塊200，電連接到輸入模塊100，用來將來自輸入模塊100的控制信號下拉至低電平；上拉模塊300，電連接到輸入模塊100，用來將來自輸入模塊100的控制信號上拉至高電平；輸出模塊400，連接至下拉模塊200和上拉模塊300，基於下拉模塊200和上拉模塊300的控制而輸出相應的輸出信號。

根據本發明構思的EM電路可以包括多個開關元件及電容。換言之，通過多個開關元件和電容構成了EM電路中的輸入模塊100、下拉模塊200、上拉模塊300和輸出模塊400。

輸入模塊100可以包括開關元件，例如電晶體。在本發明構思的具體示例中，如圖2中所示，開關元件T8和開關元件T9包括在輸入模塊100中，T8和T9分別可以具有控制端、第一連接端和第二連接端，其中，T8的控制端可以輸入第一時鐘信號XCK，T8的第一連接端可以與發射信號輸入端連接，發射信號輸入端可以輸入發射信號EM STV，T8的第二連接端可以連接T9的第一連接端，並且可以連接到下拉模塊200和下拉模塊300。T9的控制端可以輸入第二時鐘信號CK，T9的第二連接端可以連接至下拉模塊200。

下拉模塊200可以包括多個開關元件(例如，電晶體)和電容。在本發明構思的示例中，如圖2所示，開關元件T6和開關元件T7以及電容C1可以包括在下拉模塊200中。開關元件T6和開關元件T7可以分別包括控制端，第一連接端和第二連接端，電容C1可以包括第一連接端和第二連接端。T6的控制端可以連接到輸出模塊400，T6的第一連接端可以輸入第一時鐘信號XCK，T6的第二連接端可以(例如，通過開關元件T11)連接到上拉模塊300。T7的控制端可以輸入第一時鐘信號XCK，T7的第一連接端可以輸入電平信號VGL，T7的第二連接端可以(例如，通過開關元件T11)連接到上拉模塊300。C1的第一端可以輸入第二時鐘信號CK，C1的第二端可以連接到輸出模塊400。

上拉模塊300可以包括多個開關元件(例如電晶體)和電容。在本發明構思的具體示例中，如圖2所示，開關元件T3、開關元件T4、開關元件T5和開關元件T10以及電容C3可以包括在下拉模塊200中，開關元件T3、開關元件T4、開關元件T5和開關元件T10可以分別具有控制端、第一連接端和第二連接端，電容C3可以具有第一連接端和第二連接端。T3的控制端可以連接下拉模塊200和輸入模塊100(例如，連接至T6的控制端和T8的第二連接端)，T3的第一連接端可以連接高電平電壓VGH，T3的第二連接端可以連接T4的第二連接端，並且可以連接至輸出模塊400(例如，T1的控制端)。T4的控制端可以輸入第二時鐘信號CK，T4的第一連接端可以連接T5的第二連接端。T5的控制端可以連接T10的控制端(電容C3的第一連接端)，T5的第一連接端可以輸入第二時鐘信號CK，T5的第二連接端可以連接至電容的第二連接端。T10的第一連接端可以連接至輸入模塊100，具體地，可以連接至輸入模塊100的T9的第二連接端，T10的第二連接端可以輸入高電平電壓VGH。

輸出模塊400可以包括多個開幹元件和電容。在本發明構思的具體示例中，如圖2所示，開關元件T1和開關元件T2以及電C2可以包括在輸出模塊400中。開關元件T1和開關元件T2可以包括控制端、第一連接端和第二連接端，電容C2可以包括第一連接端和第二連接端。T1的控制端可以連接下拉模塊200，具體地，可以與下拉模塊的T6的控制端連接，T1的第一連接端可以輸入電平電壓VGL，T1的第二連接端可以連接T2的第一連接端。此外，T1的第二連接端還可以連接至發射信號輸出端。發射信號輸端可以輸出發射信號EM OUT。T2的控制端可以連接上拉模塊300，具體地，可以連接上拉模塊300的T3的第二連接端，T2的第二連接端可以連接高電平電壓VGH。C2的第一端可以連接上拉模塊300，具體地，可以連接上拉模塊的T3的第一端和T4的第一端，C12的第二端可以連接高電平電壓VGH。

此外，在下拉模塊200和上拉模塊300之間還設置有開關元件T11。開關元件T11可以包括控制端、第一連接端和第二連接端。T11的控制端可以連接電平電壓VGL，T11的第一連接端可以連接下拉模塊200，具體地，可以連接T6的第二連接端(T7的第二連接端)，T11的，T11的第二連接端可以連接上拉模塊300，具體地，可以連接T10的控制端(T5的控制端、C3的第一連接端)。

以上結合具體示例詳細地描述了根據本發明構思的驅動電路的基本構造，然而，本領域技術人員可根據實際情況來修改驅動電路的組成及布局，本發明構思不限於上述具體示例。

以下，將結合圖2和圖3來詳細描述驅動電路的工作原理。

根據本公開的示例性實施例的驅動電路的工作階段可以包括採樣階段和保持階段，在下面，將結合具體示例詳細描述採樣階段和保持階段。

如圖2和圖3中所示，採樣階段是波形的傳遞階段，其可以包括六個階段：

階段①：在第二時鐘信號CK和發射信號EM STV為高電平電壓VGH且第一時鐘信號XCK為低電平時，輸入模塊100可以將高電平輸入到下拉模塊200，同時截止T1，從而可以停止電平電壓VGL流入發射信號輸出端EM OUT。在這種情況下，由於T2沒有打開，所以發射信號輸出端EM OUT依舊輸出電平電壓VGL。同時，由於T7的控制端為具有低電平的第一時鐘信號XCK，因此可以T7被打開，此時低電位可以通過D點傳輸到C3電容的第一連接端(A點)，T3可以打開以使高電位傳輸到C3電容的第二連接端(B點)，從而C3電容存儲電荷，為下一個階段做準備；

階段②：在第一時鐘信號XCK和發射信號EM STV為高電平電壓且第二時鐘信號CK為低電平電壓時。由於T9、T10被打開，高電平電壓VGH可以輸入到下拉模塊，從而截止下拉模塊；同時，上拉模塊300的C3的第二連接端(B點)由於電容的自舉作用被拉低。另外，由於T6被截止，所以上拉模塊300被激活。在電容的耦合作用下，A點被耦合得更加低，使得T3被持續打開，同時T4也打開，從而低電平可以順利輸入到T2的控制端(P點)以打開T2，使得可以將高電平輸出到發射信號輸出端；

階段③：在第二時鐘信號和CK和發射信號EM STV為高電平電壓VGH且第一時鐘信號XCK為低電平電壓的情況下，輸入模塊100通過T8被打開將高電平電壓輸入到下拉模塊200，從而能夠截止下拉模塊。此外，輸出模塊100通過C2使P點處於低電平電壓狀態，從而能夠使T2持續打開，以使高電平電壓持續輸入到發射信號輸出端。同時，上拉模塊T7由於其控制端的第一時鐘信號而被打開，使低電位可以通過D點傳輸到C3的第一連接端(A點)，而T3被打開，使得高電位被傳輸到C3的第二連接端(B點)，從而使C3存儲電荷，為下一個階段做準備；

階段④：在第一時鐘信號XCK和發射信號STV為高電平電壓且第二時鐘信號CK為低電平電壓的情況下，由於T9、T10被打開，高電平電壓VGH被輸入到下拉模塊，從而能夠截止下拉模塊。同時，上拉模塊300的C3的第二連接端(B點)被拉低，由於電容的耦合作用，使得C3的第一連接端(A點)被耦合得更加低，這將持續打開T3，同時T4被打開，使得低電平可以順利輸入到T2的控制端(P點)，從而打開T2，使得可以將高電平電壓輸出到發射信號輸出端，這與階段②一致；

階段⑤：在第一時鐘信號XCK和發射信號STV為低電平電壓且第二時鐘信號CK為高電平電壓的情況下，T6被打開且上拉模塊300被關閉。輸入模塊100通過T8將輸入信號EM STV的低電平電壓傳輸到下拉模塊200並且打開輸出模塊的T1，從而將低電平電壓輸入到發射信號輸出端。另外，由於T1的漏第一連接端和控制端全為低電平電壓，並且基於PTFT的閾值電壓差的特性，輸出的會比C1的第二連接端(Q點)的電位高出一個閾值電壓值；

階段⑥：在第二時鐘信號CK和發射信號電平電壓STV為低電平且第一時鐘信號XCK為高電平電壓時，由於C1的耦合作用，使T1的控制端(Q點)被第二時鐘信號CK耦合得更加低，從而T1完全打開，使輸出信號的電位完全等於低電平電壓VGL。

此外，在保持階段下，由於輸入模塊100持續向下拉模塊200輸入低電平電壓VGL，使得T1的控制端(Q點)持續為低電平電壓，從而T1被打開，發射信號輸出端持續輸出低電平電壓。

以上參照圖2和圖3描述了根據本發明構思的驅動電路，其在下拉模塊200與上拉模塊300之間(D與A點之間)設置了開關元件(例如，電晶體)T11。由於T11的控制端(柵極)連接VGL直流信號，當第一連接端(柵極)和第二連接端(漏極)的兩端的電壓保持在VGL附近或者以上時，該則TFT則可處於導通狀態；然而，當任一端的電壓低於VGL時，該開關元件T11則可處於截止狀態，從而可以阻止另一端的電位下降。

具體地，一方面，通過在下拉模塊200和上拉模塊300之間設置T11，可以在C3的電荷在自舉作用下拉低C3的第一連接端(A點)的電位時阻止D點電位的下降，從而可以有效降低T7與T6兩個開關元件在截斷時候的漏電流，從而可以增大C3的電荷保持能力。另外，在圖3的工作階段期間(即，階段②至階段④)，由於第二時鐘信號CK在低電平電壓的情況下灌入C3的第二連接端(B點)，在自舉作用的作用下電容C3的另一連接端(A點)位會被拉低(比低電平電壓VGL更低)。這時，由於T11的控制端連接低電平電壓VGL，T11被截止，這便阻止了A點的電位波動影響到D點電位，從而減少T6和T7的漏電流，使得可以將T6雙溝道改成單溝道結構。

另一方面，在C1的自舉耦合作用下，Q點電位非常不穩定，在第二時鐘信號CK由高電平電壓變成低電平電壓的過程中，會將C1的第二端(Q點)電位通過自舉作用拉低，且拉低大小由電容比例決定。一旦Q點電壓的下降值超過閾值電壓，就會導致T6進入導通狀態，造成C3存儲的電荷大量流失，嚴重時會影響下一個發射信號的輸出。這裡，T11即截斷了T6導通時形成的較大電流，又保持了C3所存儲的電荷，從而可以適當減少C3電容值。

通過總結和回顧，根據本公開的示例性實施例提供了一種驅動電路，通過在驅動的上拉模塊和下拉模塊之間設置開關元件，使得將驅動電路中的一個雙溝道開關元件變成了單溝道開關元件，並且減少了其中一個電容所佔面積，從而在提供更加穩定的發射訊號的同時可以減少該驅動電路在版圖中所佔的面積。