信號調理電路及其調理方法雙採樣保持電路的製作方法
2023-09-18 10:01:30
專利名稱：信號調理電路及其調理方法雙採樣保持電路的製作方法
技術領域：
本發明屬於信號處理技術領域，涉及一種信號調理電路及其調理方法，尤其涉及一種基 於雙採樣結構斬波放大器的數位訊號調理電路及其調理方法；此外，本發明還涉及一種雙採 樣保持電路。
背景技術：
斬波放大器由於其優越的低失調特性被廣泛的應用於信號測量系統中。圖1是一個典型 的斬波放大器的結構示意圖。輸入信號經過Ch叩開關SW1調製到Chop頻率Fchop處，失調 電壓和被調製的輸入信號經過放大後再次由Chop開關進行調製，這樣輸入信號被調製回直流 處而失調電壓則被調製到Fchop處。濾掉在Fchop處的失調電壓後就可以得到經過放大後的 輸入信號。由於Fchop通常在幾十KHz左右，LPF (低通濾波器)需要較大的電阻電容不易 集成。
美國專利US2005/6891430B1對通常的斬波放大器進行了改進，其描述了一基於斬波放大 器的信號調理電路，主要包括增益可調的斬波放大器(PGA)、 Z-厶調製器、數字濾波(請參 閱圖2)。在PGA輸出處需外接一個22nF的電容濾除調製到斬波頻率處的失調電壓。該信號 調理電路同時提出了快慢結合的電壓建立方法去驅動E-A調製器，雖然節省了部分功耗，但 由於PGA的增益較大，這樣直接驅動採樣電路功耗依然比較大。
此夕卜，在《Anton Bakker, A CMOS Nested-Chopper Instrumentaion Amplifier with 100-nV Offset, ISSCC2000, VOL35, N012, Page 1877.》文獻中，提出了用嵌套移頻的方法來減少殘留 失調，其利用一個更低的頻率對同向殘留尖脈衝進行調製然後濾波，這樣可以減小高頻率斬 波產生的殘留失調但無法消除低頻率斬波自身產生的殘留失調(請參閱圖3)。同時由於要使 得殘留失調更小，其低頻斬波頻率通常只有幾十Hz，因此限制了應用，並且需要更大的濾波 電容。
請參閱圖4 (a) - (c)，在以上電路實現時，CMOS開關在關斷和打開時會產生相反尖脈 衝，如圖4 (a)所示，在被調製後則方向相同，經LPF濾波後則產生一個直流輸出，通常稱 之為殘留失調(Residue Offset),如圖4 (c)所示。這個殘留失調電壓通常的幅度在微伏數量 級，對於高精度的測量系統通常都需要對此特別考慮，而已有的技術很難解決這個問題。
發明內容
本發明所要解決的技術問題是提供一種基於雙採樣結構斬波放大器的數位訊號調理電 路，以避免斬波放大器中殘留失調的問題。
同時，本發明提供上述信號調理電路的調理方法。
另外，本發明還提供上述信號調理電路中的雙採樣保持電路。
為解決上述技術問題，本發明採用如下技術方案
一種信號調理電路，其特徵在於包括依次連接的第一斬波開關、斬波放大器、第二斬 波開關、雙採樣保持電路、模數轉換器、數字降採樣濾波器；所述雙採樣保持電路在斬波時 鐘的兩個相位對所述斬波放大器的輸出進行採樣，將兩次採樣結果相加；並把相加後的輸出 電壓傳輸至所述模數轉換器及數字降採樣濾波器處理。
作為本發明的一種優選方案，所述雙採樣保持電路的兩次採樣為經過斬波放大器放大的 輸入電壓和斬波放大器本身的失調電壓。
作為本發明的一種優選方案，所述兩次採樣結果相加後，輸入電壓信號加倍，失調電壓 在兩個相位的方向相反而相互抵消。
作為本發明的一種優選方案，所述雙採樣保持電路的輸出電壓被所述模數轉換器在一個 斬波周期內多次採樣已實現數字轉換。
作為本發明的一種優選方案，所述斬波放大器由第一斬波開關、第二斬波丌關的斬波時 鍾及其反相時鐘控制。
作為本發明的一種優選方案，所述雙採樣保持電路包括若干電容器、開關網絡、及放大 器；所述第二斬波開關輸出端包括第一埠、第二埠，第一埠連接並聯的第一電容器及 第二電容器，而後與第七開關、第五電容器串聯；第二埠連接並聯的第三電容器及第四電 容器，而後與第八開關、第六電容器串聯；兩埠與第一電容器、第二電容器、第三電容器 及第四電容器間分別設置第一開關、第二開關、第三開關、第四開關；第一電容器、第三電 容器之間設置第五開關，第二電容器、第四電容器之間設置第六開關；所述雙採樣保持電路 分別在第一開關、第三開關為高電平時，或者第二開關、第四開關為高時進行兩次採樣；並 在第五開關、第六開關、第七開關、和第八開關為高電平時對所述前兩次採樣結果相加。
作為本發明的一種優選方案，所述第五開關、第六開關、第七開關、和第八開關高電平 的佔空比通過過採樣模數轉換器的頻率設定。
作為本發明的一種優選方案，所述第五開關、第六幵關、第七開關、和第八開關高電平 的佔空比為10%以下。
上述信號調理電路的信號調理方法，該方法包括如下步驟
步驟1、在斬波時鐘的兩個相位對所述斬波放大器的輸出進行採樣；
步驟2、將兩次採樣結果相加；
步驟3、把相加後的輸出電壓濾波器處理。
所述步驟具體為
步驟1、所述雙採樣保持電路在斬波時鐘的兩個相位對所述斬波放大器的輸出進行採樣； 步驟2、將兩次採樣結果相加；
步驟3、把相加後的輸出電壓傳輸至所述模數轉換器及數字降採樣濾波器處理。 一種雙採樣保持電路，其包括若干電容器、開關網絡、及放大器；第一電容器及第二電 容器並聯後，與第七開關、第五電容器串聯接入所述放大器的一埠；第三電容器及第四電 容器並聯後，與第八開關、第六電容器串聯接入所述放大器的另一埠；第一電容器、第二 電容器、第三電容器及第四電容器分別與第一開關、第二開關、第三開關、第四開關串聯； 第一電容器、第三電容器之間設置第五開關，第二電容器、第四電容器之間設置第六開關； 所述雙釆樣保持電路分別在第一開關、第三開關為高電平時，或者第二開關、第四開關為高 時進行兩次採樣；並在第五開關、第六開關、第七開關、和第八開關為高電平時對所述前兩 次採樣結果相加。
作為本發明的一種優選方案，所述第五開關、第六開關、第七開關、和第八開關高電平 的佔空比通過過採樣模數轉換器的頻率設定；所述第五開關、第六開關、第七開關、和第八 開關高電平的佔空比為10%以下。
本發明的有益效果在於
1、 本發明避免了斬波放大器中殘留失調的問題；
2、 無需外接濾波電容，更利於單晶片集成；
3、 新的時序控制降低基於斬波放大器的數位訊號調理電路的功耗。
圖1為現有的斬波放大器的結構示意圖。
圖2為美國專利US2005/6891430基於斬波放大器的信號調理電路的結構示意圖。 圖3為文獻中嵌套移頻的斬波放大器的結構示意圖。 圖4為殘留失調電壓的產生過程示意圖。
圖5為本發明信號調理電路的結構示意圖。
圖6為斬波放大器及雙採樣保持電路的結構示意圖。
圖7 (a) - (d)為輸入電壓及失調電壓的信號示意圖。
圖8為雙採樣時序圖。
具體實施例方式
下面結合附圖詳細說明本發明的優選實施例。 實施例一
本發明針對基於斬波放大器的數位訊號調理電路採用創新的非對稱佔空比的採樣保持周 期雙採樣保持電路。
請參閱圖5，本發明提供了一種基於雙採樣結構斬波放大器的信號調理電路，包括依次連 接的第一斬波開關SW1、斬波放大器PGA (本實施例中為可編程增益放大器)、第二斬波開 關SW2、雙採樣保持電路CDS、模數轉換器ADC、數字降採樣濾波器DEC;所述雙採樣保 持電路在斬波時鐘的兩個相位對所述斬波放大器的輸出進行採樣(包括輸入電壓及失調電 壓)，將兩次採樣結果相加；並把相加後的輸出電壓傳輸至所述模數轉換器及數字降採樣濾波 器處理。
如圖6所示，斬波放大器由斬波時鐘CKj:HOP和其反相時鐘CKN—CHOP控制，而採樣 保持電路則分別在CK1D和CK2D為高的時候進行兩次採樣，在CK一HD為高的時候對前兩 次的採樣結果相加，並保持在運放A2的輸出。在這一輸出中失調電壓已經通過求和消除，所 以無需進行濾波。同時輸出電壓可以被E-A調製器在一個斬波周期內多次採樣己實現數字轉 換。所述4個CK—HD開關高電平的佔空比通過過採樣模數轉換器的頻率設定；4個CK_HD 高電平的佔空比小於50%，通常在10%以下(如8%、 5%、 3%)。由於採樣保持電路的增益 較低，比高增益的斬波放大器更容易建立，所以對於驅動同樣採樣頻率的調製器，此種結構 的功耗更低。圖8為雙採樣時序圖。
在斬波時鐘的兩個相位均對斬波放大器的輸出進行採樣，並將兩次的採樣結果相加。這 樣處理的結果是輸入信號加倍，而放大器的失調由於在兩個相位方向相反則相互抵消，如圖7 所示。圖7 (a)為第一個斬波開關後的輸入電壓和失調電壓示意圖；圖7 (b)為第二個斬波 開關後的對應的輸入電壓和失調電壓示意圖；圖7 (c)採樣保持電路輸出對應的輸入電壓和 失調電壓示意圖；圖7 (d)為斬波時鐘示意圖。模數轉換器對雙採樣保持電路的求和輸出進行量化，也就是對放大後的輸入電壓進行量 化；同時由於量化的是已建立完成的輸入信號，這也就避免了殘餘失調的產生。
本發明同時提供上述信號調理電路的信號調理方法，該方法包括如下步驟
步驟1、所述雙採樣保持電路在斬波時鐘的兩個相位對所述斬波放大器的輸出進行採樣； 如圖6所示，斬波放大器由斬波時鐘CK—CHOP和其反相時鐘CKN—CHOP控制，而採樣保持 電路則分別在CK1D和CK2D為高的時候進行兩次採樣。
步驟2、將兩次採樣結果相加；如圖6所示，在CK_HD為高的時候對前兩次的採樣結果 相加。
步驟3、把相加後的輸出電壓傳輸至所述模數轉換器及數字降採樣濾波器處理。 本發明通過增加雙採樣保持電路，避免了斬波放大器中殘留失調的問題；同時，無需外
接濾波電容，更利於單晶片集成；新的時序控制降低基於斬波放大器的數位訊號調理電路的功耗。
這裡本發明的描述和應用是說明性的，並非想將本發明的範圍限制在上述實施例中。這 裡所披露的實施例的變形和改變是可能的，對於那些本領域的普通技術人員來說實施例的替 換和等效的各種部件是公知的。本領域技術人員應該清楚的是，在不脫離本發明的精神或本 質特徵的情況下，本發明可以以其他形式、結構、布置、比例，以及用其他元件、材料和部 件來實現。在不脫離本發明範圍和精祌的情況下，可以對這裡所披露的實施例進行其他變形 和改變。
權利要求
1、一種信號調理電路，其特徵在於包括依次連接的第一斬波開關、斬波放大器、第二斬波開關、雙採樣保持電路、模數轉換器、數字降採樣濾波器；所述雙採樣保持電路在斬波時鐘的兩個相位對所述斬波放大器的輸出進行採樣，將兩次採樣結果相加；並把相加後的輸出電壓傳輸至所述模數轉換器及數字降採樣濾波器處理。
2、 根據權利要求1所述的信號調理電路，其特徵在於所述雙採樣保持電路的兩次採樣為經 過斬波放大器放大的輸入電壓和斬波放大器本身的失調電壓。
3、 根據權利要求2所述的信號調理電路，其特徵在於所述兩次採樣結果相加後，輸入電壓 信號加倍，失調電壓在兩個相位的方向相反而相互抵消。
4、 根據權利要求1所述的信號調理電路，其特徵在於所述雙採樣保持電路的輸出電壓被所 述模數轉換器在一個斬波周期內多次採樣已實現數字轉換。
5、 根據權利要求1所述的信號調理電路，其特徵在於所述斬波放大器由第一斬波開關、第 二斬波開關的斬波時鐘及其反相時鐘控制。
6、 根據權利要求1所述的信號調理電路，其特徵在於所述雙採樣保持電路包括若干電容器、 開關網絡、及放大器；所述第二斬波開關輸出端包括第一埠、第二埠，第一埠連接並聯的第一電容器 及第二電容器，而後與第七開關、第五電容器串聯；第二埠連接並聯的第三電容器及第 四電容器，而後與第八開關、第六電容器串聯；兩埠與第一電容器、第二電容器、第三電容器及第四電容器間分別設置第一開關、 第二開關、第三開關、第四開關；第一電容器、第三電容器之間設置第五開關，第二電容器、第四電容器之間設置第六 開關；所述雙採樣保持電路分別在第一開關、第三開關為高電平時，或者第二開關、第四開 關為高時進行兩次採樣；並在第五開關、第六開關、第七開關、和第八開關為高電平時對 所述前兩次採樣結果相加。
7、 根據權利要求6所述的信號調理電路，其特徵在於所述第五開關、第六開關、第七開關、 和第八開關高電平的佔空比通過過採樣模數轉換器的頻率設定。
8、 根據權利要求7所述的信號調理電路，其特徵在於所述第五開關、第六開關、第七開關、 和第八開關高電平的佔空比為10%以下。
9、 一種信號調理電路的信號調理方法，其特徵在於該方法包括如下步驟 步驟1、在斬波時鐘的兩個相位對所述斬波放大器的輸出進行採樣；步驟2、將兩次採樣結果相加；步驟3、把相加後的輸出電壓濾波器處理。
10、 一種雙採樣保持電路，其特徵在於其包括若干電容器、開關網絡、及放大器； 第一電容器及第二電容器並聯後，與第七開關、第五電容器串聯接入所述放大器的一埠；第三電容器及第四電容器並聯後，與第八開關、第六電容器串聯接入所述放大器的 另一埠；第一電容器、第二電容器、第三電容器及第四電容器分別與第一開關、第二開關、第 三開關、第四開關串聯；第一電容器、第三電容器之間設置第五開關，第二電容器、第四電容器之間設置第六 開關；所述雙採樣保持電路分別在第一開關、第三開關為高電平時，或者第二開關、第四開 關為高時進行兩次採樣；並在第五開關、第六開關、第七開關、和第八開關為高電平時對 辨述前兩次採樣結果相加。
11、 根據權利要求10所述的雙採樣保持電路，其特徵在於所述第五開關、第六開關、 第七開關、和第八開關高電平的佔空比通過過採樣模數轉換器的頻率設定；所述第五開關、 第六開關、第七開關、和第八開關高電平的佔空比為10%以下。
全文摘要
本發明揭示一種信號調理電路、其調理方法及雙採樣保持電路，信號調理電路包括依次連接的第一斬波開關、可編程增益放大器、第二斬波開關、雙採樣保持電路、模數轉換器、數字降採樣濾波器；所述雙採樣保持電路在斬波時鐘的兩個相位對所述可編程增益放大器的輸出進行採樣，將兩次採樣結果相加；並把相加後的輸出電壓傳輸至所述模數轉換器及數字降採樣濾波器處理。本發明通過增加雙採樣保持電路，避免了斬波放大器中殘留失調的問題；同時，無需外接濾波電容，更利於單晶片集成；新的時序控制降低基於斬波放大器的數位訊號調理電路的功耗。
文檔編號G11C27/00GK101394163SQ200810200970
公開日2009年3月25日 申請日期2008年10月9日 優先權日2008年10月9日
發明者王照剛, 剛 許 申請人:捷頂微電子(上海)有限公司