差分輸入限幅放大器的製作方法

2023-09-17 22:25:10

專利名稱:差分輸入限幅放大器的製作方法
技術領域：
本發明涉及一種差分輸入限幅放大器，可以實現對輸入信號在限幅區的較好的限幅和在放大區良好的線性放大作用。
背景技術：
近年來，隨著電信網，計算機網絡和INTERNET網絡的迅猛發展，多媒體通信的廣泛應用，信息高速公路的大規模建設，對高速度的通信系統的要求越來越高。差分輸入限幅放大器廣泛應用於衛星通信，雷達系統，光纖通信等系統中。限幅放大器具有以下幾個作用首先，它可以作為接收器的主要放大器；其次，它可以結合無源濾波器用在時鐘恢復電路中來限制從數據輸入端檢測到的時鐘信號的幅值；而且它還可以用於輸入輸出緩衝器中對數據和時鐘信號進行整形。
國外對限幅放大器的研究很多，限幅放大器的種類也多種多樣，從工藝上可以分為CMOS結構，BICMOS結構，SIGE結構和SI_POLAR結構；從性能上又可分為高增益，低功耗和高速的限幅放大器等。國內和國外所研究的限幅放大器結構比較相似，一般包括輸入緩衝級、二～四級差分放大單元、輸出緩衝級和一對全局直流負反饋網絡四部分組成，並且輸入信號在最後一級放大單元的輸出端達到限幅狀態，實現限幅的功能；輸入緩衝級實現阻抗匹配和電平位移，輸出緩衝級實現阻抗匹配和提供足夠大的驅動能力；全局直流負反饋網絡用於穩定工作點和直流增益。這種結構有它的優點，如對噪聲的抑制，增益大，匹配性好等，但這種限幅放大器結構比較複雜，並且限幅的幅度不容易調節，而本發明設計的限幅放大器不僅結構簡單，而且輸出波形的限幅幅值範圍可以很容易的以電平Vref為中心進行上下調節。

發明內容本發明的技術解決問題克服現有技術的不足，提出一種具有在線性輸入範圍內線性度好，當輸入電壓的絕對值大於某個值時，限幅效果較好，環路具有良好穩定性的差分輸入限幅放大器。
本發明的技術解決方案差分輸入的限幅放大器，其特點在於由第一限幅電路、第二限幅電路、第一電阻分壓網絡、第二電阻分壓網絡、第一電流鏡陣列、第二電流鏡陣列、運算放大器組成，差分輸入信號P1和P2分別與第一電阻分壓網絡和第二電阻分壓網絡相連，參考輸入電壓Vref和第一電阻分壓網絡相連；第二電流鏡陣列的輸出端分別與第一電流鏡陣列的輸入端、第一限幅電路的輸入端和第二限幅電路的輸入端相連；第一限幅電路的輸出端分別與第一電流鏡陣列和第二電阻分壓網絡的輸入端相連；第二限幅電路的輸出端分別與第一電流鏡陣列和第一電阻分壓網絡的輸入端相連；第一電阻分壓網絡的輸出端分別與第一限幅電路和運算放大器的輸入端相連；第二電阻分壓網絡的輸出端分別與第二限幅電路和運算放大器的輸入端相連；運算放大器輸出最終結果Vout。
本發明的工作過程第一限幅電路和第二限幅電路的作用是對差分輸入信號P1和P2分別進行限幅，即當輸入信號P1電壓值小於零時，第二限幅電路起作用將Q6點的電壓限在零幅左右；當輸入信號P2電壓值小於零時，第一限幅電路起作用將Q5點的電壓限在零幅左右；限幅後的信號經過第一電阻分壓網絡和第二電阻分壓網絡分壓後得到合適的電平分別輸入給運算放大器，在第一電阻分壓網絡、第二電阻分壓網絡和運算放大器的共同作用下使得輸出結果Vout是一個關於Vref和P1、P2電壓幅值的分段函數；第一電流陣列和第二電流陣列為電路提供偏置電流以保證電路的正常工作。
本發明與現有技術相比的優點在於本發明通過設置電阻分壓網絡並配合使用運算放大器，在線性輸入範圍內可以得到輸出電壓增量和輸入電壓差很好的線性關係，當輸入電壓的絕對值大於某個值時，輸出電壓值主要與參考電壓有關而和輸入信號的關係很微弱，從而達到限幅的目的；並且環路具有良好的穩定性，能夠嵌位負值的輸入電平。通過CADENCE的SPECTRA仿真器驗證，結果證明此電路具有上述的功能和性能。
圖1為本發明差分輸入限幅放大器輸入信號P1與P2時序和幅值關係圖；圖2為本發明差分輸入限幅放大器原理框圖；圖3為本發明差分輸入限幅放大器電原理圖。
具體實施方式如圖2、圖3所示，本發明差分輸入限幅放大器由第一限幅電路811、第二限幅電路812、第一電阻分壓網絡813、第二電阻分壓網絡814、第一電流鏡陣列815、第二電流鏡陣列816和運算放大器817組成。
輸入參考信號Vref作為差分輸入限幅放大器輸出電平的參考電平，差分輸入限幅放大器的輸出電壓將以Vref為中心而上下擺動，一般Vref為0.5倍的VDD電壓。
第一電阻分壓網絡813由電阻131，電阻132，電阻133，電阻134順次串連而成，電阻134的一端和數據輸入端P1相連，電阻131的一端和參考電平Vref相連，電阻131與電阻132的相連點Q3和運算放大器817的輸入端(NPN管174的基極)相連，電阻132和電阻133的相連點Q2和限幅電路811的輸入端(NPN管115的集電極)相連，電阻133和電阻134的連接點Q6和限幅電路812的輸出端(NPN管124和NPN管125的發射極相連點)相連。
第二電阻分壓網絡814由電阻141，電阻142，電阻143，電阻144順次串連而成，電阻144的一端和數據輸入端P2相連，運算放大器817中NPN管178的發射極與電流鏡陣列815中NMOS管157的漏端相連並與電阻141的一段相連，電阻141與電阻142的相連點Q1和運算放大器817的輸入端(NPN管173的基極)相連，電阻142和電阻143的相連點Q2和限幅電路812的輸入端(NPN管125的集電極)相連，電阻143和電阻144的連接點Q5和限幅電路811的輸出端(NPN管114和NPN管115的發射極相連點)相連。為了使電路的兩個輸入端具有良好的匹配輸入阻抗，需要使得電阻131、電阻132、電阻133與電阻134的阻值之和等於電阻141、電阻142、電阻143與電阻144的阻值之和，並且為了得到輸出電壓增量和輸入電壓差之間良好的線性關係，且同時具有良好的限幅效果，需要調整電阻131、電阻132、電阻133、電阻134、電阻141、電阻142、電阻143和電阻144的各個阻值。
第一限幅電路811由NPN管111，NPN管112，NPN管113，NPN管114，NPN管115組成，NPN管111的基極和NPN管112的基極及NPN管113的集電極相連並與電流鏡陣列816中PMOS管162的漏端相連，NPN管111和NPN管112的集電極分別與電源VDD端相連，NPN管111的發射極與NPN管114的基極及NPN管115的基極相連並與電流源陣列815中NMOS管153的漏端相連，NPN管112的發射極與NPN管113的基極相連並與NPN管114的集電極相連，NPN管113的發射極接到地端。限幅電路811實現如下功能當輸入信號P1為正值，P2為負值且小於某個值時，它可能會使Q5點低與0V，但此時由於NPN管113的發射極接到地端，所以NPN管113的基極電位為一個Vbe，因此NPN管111與NPN管112的基極電位為兩倍的Vbe，又由於NPN管111的發射極與NPN管114和NPN管115的基極相連，所以易推出NPN管114與NPN管115的發射極電位應為0V，從而將Q5點的電位嵌位到0V，這就是說無論輸入信號P2值有多小，Q5點的電位也會被嵌位到0V；同樣的，由於限幅電路812的存在，無論輸入信號P1值有多小，Q6的的電位也會被嵌位到0V，從而打到嵌位輸入負電平的目的。
第二限幅電路812由NPN管121，NPN管122，NPN管123，NPN管124，NPN管125組成，NPN管121的基極和NPN管122的基極及NPN管123的集電極相連並與電流鏡陣列816中PMOS管163的漏端相連，NPN管121和NPN管122的集電極分別與電源VDD端相連，NPN管121的發射極與NPN管124的基極及NPN管125的基極相連並與電流源陣列815中NMOS管154的漏端相連，NPN管122的發射極與NPN管123的基極相連並與NPN管124的集電極相連，NPN管123的發射極接到地端。
第一電流鏡陣列815由NMOS管151，NMOS管152，NMOS管153，NMOS管154，NMOS管155，NMOS管156共柵連接而成，且它們的柵與NMOS管151的漏端相連並與參考電流Iref相連，它們的源端都連接到地，NMOS管152的漏端與電流鏡陣列816中PMOS管161的漏端相連，NMOS管155的漏端與運算放大器817的電阻175與電阻176的相連點相連，NMOS管156的漏端分別與運算放大器817中PMOS管177的漏端與電容182一端及NPN管178的基極相連，NMOS管157的漏端與運算放大器817中NPN管178的發射極相連；電流鏡陣列816由PMOS管161，PMOS管162，PMOS管163共柵而成，且它們的柵與電流鏡陣列815的中NMOS管的共柵相連並分別與NMOS管152的漏端和PMOS管161的漏端相連，它們的源端分別連接到電源VDD。電流鏡陣列815和電流鏡陣列816的作用是給此差分輸入限幅放大器提供電流偏置，使此電路工作在正確的狀態。
第二電流鏡陣列816由PMOS管161，PMOS管162，PMOS管163共柵而成，且它們的柵與電流鏡陣列815的中NMOS管的共柵相連並分別與NMOS管152的漏端和PMOS管161的漏端相連，它們的源端分別連接到電源VDD。
運算放大器817由PMOS管171，PMOS管172，NPN管173，NPN管174，電阻175，電阻176，PMOS管177，NPN管178，電阻181，電容182組成，PMOS管171與PMOS管172的柵相連並與PMOS管171的漏和NPN管173的集電極相連，PMOS管171與PMOS管172及PMOS管177的源端分別接到電源VDD，PMOS管172的漏端與PMOS管177的柵及NPN管174的集電極相連，並與電阻181的一端相連，NPN管173的發射極與電阻175的一端相連，電阻176的一端與NPN管174的發射極相連，電阻181的一端與電容182的一端相連，NPN管178的集電極接到電源VDD。運算放大器817的作用主要是將Q1點和Q3點的電壓嵌位在相同的電位，從而實現運用電阻網絡813和電阻網絡814來運算電路。若運算放大器817是理想運放則可實現當輸入電壓的絕對值大於某個值時，輸出電壓值只與參考電壓有關而和輸入信號無關，但實際情況中的運放為非理想運放，所以當輸入電壓的絕對值比較大時，輸出電壓值仍會與輸入信號存在微弱的關係。電阻181和電容182的作用是加強運算放大器817環路負反饋的穩定性。
由此可知，本發明差分輸入限幅放大器可以實現對輸入信號在限幅區的較好的限幅和在放大區良好的線性放大作用。
權利要求
1.差分輸入限幅放大器，其特徵在於由第一限幅電路(811)、第二限幅電路(812)、第一電阻分壓網絡(813)、第二電阻分壓網絡(814)、第一電流鏡陣列(815)、第二電流鏡陣列(816)、運算放大器(817)組成，差分輸入信號P1和P2分別與第一電阻分壓網絡(813)和第二電阻分壓網絡(814)相連，參考輸入電壓Vref和第一電阻分壓網絡(813相連；第二電流鏡陣列(816)的輸出端分別與第一電流鏡陣列(815)的輸入端、第一限幅電路(811)的輸入端和第二限幅電路(812)的輸入端相連；第一限幅電路(811)的輸出端分別與第一電流鏡陣列(815)和第二電阻分壓網絡(814)的輸入端相連；第二限幅電路(812)的輸出端分別與第一電流鏡陣列(815)和第一電阻分壓網絡(813)的輸入端相連；第一電阻分壓網絡(813)的輸出端分別與第一限幅電路(811)和運算放大器(817)的輸入端相連；第二電阻分壓網絡(814)的輸出端分別與第二限幅電路(812)和運算放大器(817)的輸入端相連；運算放大器(817)輸出最終結果Vout。
2.根據權利要求
1所述的差分輸入限幅放大器，其特徵在於所述的第一電阻分壓網絡(813)由電阻(131)，電阻(132)，電阻(133)，電阻(134)順次串連而成，電阻(134)的一端和數據輸入端P1相連，電阻(131)的一端和參考電平Vref相連，電阻(131)與電阻(132)的相連點Q3和運算放大器(817)的輸入端，即NPN管(174)的基極相連，電阻(132)和電阻(133)的相連點Q2和限幅電路(811)的輸入端，即NPN管(115)的集電極相連，電阻(133)和電阻(134)的連接點Q6和限幅電路(812)的輸出端，即NPN管(124)和NPN管(125)的發射極相連點相連。
3.根據權利要求
1所述的差分輸入限幅放大器，其特徵在於所述的第二電阻分壓網絡(814)由電阻(141)，電阻(142)，電阻(143)，電阻(144)順次串連而成，電阻(144)的一端和數據輸入端P2相連，運算放大器(817)中NPN管(178)的發射極與電流鏡陣列(815)中NMOS管(157)的漏端相連並與電阻(141)的一段相連，電阻(141)與電阻(142)的相連點Q1和運算放大器(817)的輸入端，即NPN管(173)的基極相連，電阻(142)和電阻(143)的相連點Q2和限幅電路(812)的輸入端，即NPN管(125)的集電極相連，電阻(143)和電阻(144)的連接點Q5和第一限幅電路(811)的輸出端，即NPN管(114)和NPN管(115)的發射極相連點相連。
4.根據權利要求
1所述的差分輸入限幅放大器，其特徵在於所述的第一限幅電路(811)由NPN管(111)，NPN管(112)，NPN管(113)，NPN管(114)，NPN管(115)組成，NPN管(111)的基極和NPN管(112)的基極及NPN管(113)的集電極相連並與電流鏡陣列(816)中PMOS管(162)的漏端相連，NPN管(111)和NPN管(112)的集電極分別與電源VDD端相連，NPN管(111)的發射極與NPN管(114)的基極及NPN管(115)的基極相連並與電流源陣列(815)中NMOS管153的漏端相連，NPN管(112)的發射極與NPN管(113)的基極相連並與NPN管(114)的集電極相連，NPN管(113)的發射極接到地端。
5.根據權利要求
1所述的差分輸入限幅放大器，其特徵在於所述的第二限幅電路(812)由NPN管(121)，NPN管(122)，NPN管(123)，NPN管(124)，NPN管(125)組成，NPN管(121)的基極和NPN管(122)的基極及NPN管(123)的集電極相連並與電流鏡陣列(816)中PMOS管(163)的漏端相連，NPN管(121)和NPN管(122)的集電極分別與電源VDD端相連，NPN管(121)的發射極與NPN管(124)的基極及NPN管(125)的基極相連並與電流源陣列(815)中NMOS管(154)的漏端相連，NPN管(122)的發射極與NPN管(123)的基極相連並與NPN管(124)的集電極相連，NPN管(123)的發射極接到地端。
6.根據權利要求
1所述的差分輸入限幅放大器，其特徵在於所述的第一電流鏡陣列(815)由NMOS管(151)，NMOS管(152)，NMOS管(153)，NMOS管(154)，NMOS管(155)，NMOS管(156)共柵連接而成，且它們的柵與NMOS管(151)的漏端相連並與參考電流Iref相連，它們的源端都連接到地，NMOS管(152)的漏端與電流鏡陣列(816)中PMOS管(161)的漏端相連，NMOS管(155)的漏端與運算放大器(817)的電阻(175)與電阻(176)的相連點相連，NMOS管(156)的漏端分別與運算放大器(817)中PMOS管(177)的漏端與電容(182)一端及NPN管(178)的基極相連，NMOS管(157)的漏端與運算放大器(817)中NPN管(178)的發射極相連；電流鏡陣列(816)由PMOS管(161)，PMOS管(162)，PMOS管(163)共柵而成，且它們的柵與電流鏡陣列(815)的中NMOS管的共柵相連並分別與NMOS管(152)的漏端和PMOS管(161)的漏端相連，它們的源端分別連接到電源VDD。
7.根據權利要求
1所述的差分輸入限幅放大器，其特徵在於所述的第二電流鏡陣列(816)由PMOS管(161)，PMOS管(162)，PMOS管(163)共柵而成，且它們的柵與電流鏡陣列(815)的中NMOS管的共柵相連並分別與NMOS管(152)的漏端和PMOS管(161)的漏端相連，它們的源端分別連接到電源VDD。
8.根據權利要求
1所述的差分輸入限幅放大器，其特徵在於所述的所述的運算放大器(817)為雙端輸入單端輸出的三級運算放大器，以參考輸入信號Vref為基準，實現對運算放大器輸入信號的放大作用。
9.根據權利要求
1或8所述的差分輸入的限幅放大器，其特徵在於所述的運算放大器(817)由PMOS管(171)，PMOS管(172)，NPN管(173)，NPN管(174)，電阻(175)，電阻(176)，PMOS管(177)，NPN管(178)，電阻(181)，電容(182)組成，PMOS管(171)與PMOS管(172)的柵相連並與PMOS管(171)的漏和NPN管(173)的集電極相連，PMOS管(171)與PMOS管(172)及PMOS管(177)的源端分別接到電源VDD，PMOS管(172)的漏端與PMOS管(177)的柵及NPN管(174)的集電極相連，並與電阻(181)的一端相連，NPN管(173)的發射極與電阻(175)的一端相連，電阻(176)的一端與NPN管(174)的發射極相連，電阻(181)的一端與電容(182)的一端相連，NPN管(178)的集電極接到電源VDD。
10.根據權利要求
1所述的差分輸入限幅放大器，其特徵在於所述的第一電流鏡陣列(815)和第二電流鏡陣列(816)是由同一個參考電流源通過鏡像得到。
專利摘要
差分輸入限幅放大器由兩個限幅電路、兩個電阻分壓網絡、兩個電流鏡陣列和運算放大器組成，差分輸入信號P1和P2分別與電阻兩個電阻分壓網絡和第二電阻分壓網絡相連，參考輸入電壓Vref和第一電阻分壓網絡相連；第二電流鏡陣列的輸出端分別與第一電流鏡陣列的輸入端、第一限幅電路的輸入端和第二限幅電路的輸入端相連；第一限幅電路的輸出端分別與第一電流鏡陣列和第二電阻分壓網絡的輸入端相連；第二限幅電路的輸出端分別與第一電流鏡陣列和第一電阻分壓網絡的輸入端相連；第一電阻分壓網絡的輸出端分別與第一限幅電路和運算放大器的輸入端相連；第二電阻分壓網絡的輸出端分別與第二限幅電路和運算放大器的輸入端相連；運算放大器輸出最終結果Vout。
文檔編號H03F3/45GK1996750SQ200610169723
公開日2007年7月11日 申請日期2006年12月28日
發明者李海松, 邊疆, 權海洋 申請人:北京時代民芯科技有限公司導出引文BiBTeX, EndNote, RefMan