在cdma移動通信系統中執行編碼和速率匹配的設備和方法
2023-09-17 22:30:55
專利名稱：在cdma移動通信系統中執行編碼和速率匹配的設備和方法
本申請要求於2001年10月20在韓國工業產權局申請的、申請號為2001-64967、申請名稱為「CDMA移動通信系統中執行編碼和速率匹配的設備和方法」的優選權，該申請的內容援引於此以資參考。
圖1表示在CDMA移動通信系統中通常的發送機的結構。參照圖1，從上層發送的N個數據傳送(N Tx)塊被提供作為尾比特插入器110的輸入。尾比特插入器110在N個數據傳送塊的每一個中插入尾比特。當使用卷積碼時，尾比特插入器110被安排在信道編碼器120之前。然而當使用turbo碼時，尾比特插入器110可以包含在信道編碼器120中。即，為了尾比特插入，在輸入數據單元中編碼結束的時間點上，信道編碼器120中的存儲器被初始化。信道編碼器120包含至少一個編碼率，以便編碼N個傳送塊。典型編碼率(k/n)可以為1/2或3/4。在編碼率中，k(k＝1、3、…)表示施加到信道編碼器120的輸入數據單元的比特數，並且n(n＝2、4、…)表示從信道編碼器120輸出的比特數。因此，在編碼率1/2情況下，信道編碼器120接收例如100個比特和輸出200個比特，並且在編碼率3/4情況下，信道編碼器120接收例如300個比特和輸出400個比特。即，編碼率代表輸入數據單元的比特數對編碼的輸出比特數的比率。此外，信道編碼器120通過一般基於母編碼率1/3或1/5的穿孔(puncture)或重複支持多個編碼率。在母編碼率1/3的情況下，為了支持編碼率1/2，信道編碼器120按母編碼率1/3輸入100個比特產生300個比特，然後從300個比特穿孔100個比特。如果使用turbo碼，信道編碼器120產生作為輸出的系統比特和對系統比特有糾錯能力的奇偶比特。在圖1中，信道編碼器120在控制器160的控制下確定要使用的編碼率。近來，已經定義了第三代移動通信標準的3GPP(第三代合作項目)和3GPP-2已經對通過共享信道用於服務高速無線分組數據的HSDPA(高速數據分組接入)和1xEV-DV標準進行檢查。自適應編碼和調製技術被確定是用於這些標準的核心技術之一。這種技術根據無線電鏈路的狀態，自適應地改變編碼率和調製級別。在這種技術中，控制器根據信道狀態確定恰當的編碼率，使得信道編碼器可以按要求的編碼率執行編碼。這種鏈路自適應技術可以被分為功率控制技術和AMCS(自適應調製和編碼方案)技術。功率控制技術通常被用在現有的移動通信系統中，但AMCS僅被用在HSDPA移動通信系統中。
在由3GPP採用的UMTS標準(99版本)中，從信道編碼器120輸出的編碼比特被施加到速率匹配器130。速率匹配器130對編碼比特執行速率匹配。通常，從信道編碼器120輸出的編碼比特數不同於在空中的傳送單元(TU)的比特總數。速率匹配是一種通過對編碼比特的重複和穿孔來將編碼比特數匹配為在空中接收所要求的總比特數的操作。速率匹配被詳細公開在由3GPP採用的標準中，所以這裡將不再作多餘的描述。期望甚至在HSDPA標準中使用速率匹配。
其數量是由速率匹配器130控制的編碼比特被施加到交織器140。交織器140對編碼比特執行交織。交織是執行使彼此之間儘可能地遠地分開相鄰的各編碼比特，因此在通過無線信道數據傳輸期間即使發生具體數據丟失也能最大化糾錯能力。例如，如上所述，因為信道編碼器120產生系統比特和奇偶比特，相鄰編碼比特包含系統比特和相關的奇偶比特。因此，當系統比特和相關的奇偶同時丟失時，接收機中的信道解碼器的糾錯能力明顯降低。例如，在受衰落影響的通常無線電環境中，表示在特定位置的數據比特同時丟失的突發差錯經常發生。交織器140執行彼此之間儘可能遠地分開相鄰編碼比特的功能，以便最小化由於突發差錯產生的數據丟失。
交織的編碼比特被施加到調製器150。在HSDPA標準中，交織的編碼比特在發送前通過預定的諸如QPSK(正交相移鍵控)、8PSK(8元相移鍵控)、16QAM(16元正交幅度調製)和64QAM(64元正交幅度調製)的各種調製技術中的一種進行調製。調製技術的高級調製技術與低級調製技術相比可以發送更多信息。但是，如果假設發送機按不同調製技術的相同功率電平發送數據，當使用高級調製技術時比當使用低級調製技術時，數據丟失的概率相對高。因此，需要根據信道環境選擇最佳的調製技術。這是由AMCS控制器160進行控制的。
圖2表示如圖1所示的信道編碼器120的詳細結構。如圖2所示，信道編碼器120包括2個具有母編碼率1/M的分支編碼器212和214、一個交織器210和一個穿孔器216。
參照圖2，如果預定母編碼率為1/3，則第一分支編碼器212接收預定數量的輸入數據比特Xk並向其輸出口Yk，1輸出編碼比特。交織器210交織輸入數據比特Xk。第二分支編碼器214將自交織器210接收的交織的數據比特X′k編碼。如果母編碼率為1/3，則第二分支編碼器214向其輸出口Yk，(M+1) /2輸出編碼比特。系統比特Xk是指實際發送的數據，而添加奇偶比特Yk來糾正接收機中解碼期間產生的差錯。圖2中，第一編碼器212的輸出由Yk，1、…、Yk，(M+1)/2表示，和第一編碼器214的輸出由Yk，(M+1)/2、…、Yk，M-1表示。即，當母編碼率提高到1/3、1/5和1/7時，第一和第二分支編碼器212和214的輸出口在數目上增加。根據由控制器160確定的編碼率控制穿孔器216。具體地，穿孔器216根據預定的穿孔模式選擇性地穿孔系統比特或奇偶比特，並且輸出穿孔的編碼比特Cn，從而滿足預定的編碼率和調製率。即，根據編碼率根據來自控制器160的預定穿孔模式設置穿孔器216，並將自第一和第二編碼器212和214輸出的編碼比特穿孔。
圖3表示如圖2所示的第一和第二編碼器212和214的詳細結構。如圖3所示，第一和第二編碼器212和214通常包括多個移位寄存器。
參照圖3，編碼器將輸入比特Xk編碼為系統比特Xk和奇偶比特Yk。編碼器根據這些移位寄存器是如何連接的可以對相同輸入比特產生不同奇偶比特。移位寄存器的初始值為全0並具有母編碼率1/M(M＝3、5、7、…)的編碼器輸出是X1、Y1，1、Y1，2、…、Y1，M-1、X2、Y2，1、Y2，2、…、Y2，M-1、…、Yk，1、…Yk，2、…Yk，M-1，k代表總輸入比特數。在編碼所有比特後，圖3中的開關進行轉換，使得編碼比特被反饋到各移位寄存器。反饋的編碼比特被用作尾比特。因此，如圖3所示的編碼器可以產生3個尾比特，因為信道編碼器120是由2個編碼器212和214組成的，信道編碼器120產生總共6個尾比特。由編碼器產生的尾比特數與構成編碼器的移位寄存器的個數相同。如果3個尾比特被施加到第一分支編碼器212，則第一分支編碼器212編碼接收到的尾比特，並然後將移位寄存器初始化為其初始值0。由第二分支編碼器214產生的3個尾比特被施加到第二分支編碼器214，並且第二分支編碼器214編碼接收到的尾比特，並且然後初始化移位寄存器。同時，由分支編碼器產生的尾比特和通過編碼尾比特產生的編碼比特被稱為TT(網格終止)比特。如果2個具有母編碼率1/M的每一個包含L個移位寄存器的編碼器，則產生(M+1)×L個TT比特。這些TT比特隨編碼比特經受速率匹配器130的穿孔或重複。
圖4表示如圖1所示的速率匹配器130的詳細結構。如圖4所示，速率匹配器130分為比特分離器(或解復用器)410、比特集合器(collecter)(或復用器)450，以及速率匹配處理器420、430和440。圖5表示用於執行速率匹配的一般處理。
參照圖4和圖5，來自信道編碼器120的輸入信號Cn被提供到速率匹配器130。對於輸入信號Cn，速率匹配器130確定要穿孔和重複的比特數ΔN是正數還是負數，並根據確定的結果(圖5的步驟512)確定執行重複或穿孔。即，如果ΔN是負數，則速率匹配器130在Cn中穿孔與ΔN數量相同的比特。否則，如果ΔN是正數，則速率匹配器130在Cn中重複與ΔN數量相同的比特。
例如，如果ΔN是負數，將Cn提供到比特分離器410。比特分離器410將輸入比特Cn分離為M個比特S0到SM-1。S0代表輸入比特Cn中的所有系統比特Xk。這裡，S0可以包含幾個TT比特。將S1到SM-1分別代表Yk，1到Yk，M- 1。每個S1到SM-1還可以包含幾個TT比特。S1到SM-1提供到它們相關的速率匹配處理器430和440，這些處理器根據穿孔量ΔNi(i＝1～N-1)確定要穿孔的比特。由速率匹配處理器430和440確定是否對S1到SM-1中的每一個進行穿孔的處理是在圖5的步驟514到522執行的。在大多數情況下，對奇偶比特而不是對系統比特執行穿孔。因此，如圖4所示，系統比特S0不進行分離速率匹配直接提供到比特集合器450。比特集合器450在從速率匹配處理器430和440提供的編碼比特中穿孔確定要穿孔的比特，並隨從比特分離器410提供的系統比特S0輸出未穿孔的編碼比特。
但是，如果ΔN是正數，則必須執行比特重複。因此，輸入比特Cn被施加到其中經受比特重複的速率匹配處理器420。用於比特重複的速率匹配處理器420被施加以系統比特和奇偶比特兩者，並且其處理是在圖5的步驟524到534中執行的。
從速率匹配處理器420和比特集合器450輸出的編碼比特gr由交織器140進行交織，並且在發送到接收機前最後由調製器150進行調製。
圖5表示執行速率匹配的一般過程。用於參照圖4和5描述速率匹配操作的參數包括e當前穿孔率與要求穿孔率之間的初始誤差einie的初始值eminuse的遞減值epluse的遞增值m當前比特的指數δ除0和1的值(除0和1的比特由比特集合器450穿孔)D應用到速率匹配算法的比特總數從要穿孔或重複的比特數ΔN中確定參數eini、eminus和eplus，並且確定方法根據由3GPP標準定義的速率匹配技術。參數eini確定初始穿孔位置。
參照圖5，步驟510中，速率匹配器130設置參數e為初始值eini並設置計數值m為1。步驟512中，速率匹配器130與「0」比較要穿孔或重複的比特數ΔN，從而確定ΔN是正數還是負數。如果在步驟512中確定ΔN是負數，速率匹配器130通過步驟514到522執行穿孔處理。否則，如果在步驟512中確定ΔN是正數，速率匹配器130通過步驟524到530執行重複處理。
首先，將詳細描述穿孔處理。步驟514中，速率匹配器130將表示當前要處理的比特的序號的參數m與總輸入比特數D(m≤D)進行比較，來確定是否已經對所有輸入比特完全執行了速率匹配。如果步驟514中確定已經對所有輸入比特完全執行了速率匹配，則速率匹配器130結束穿孔處理。但是，如果步驟514中確定未對所有輸入比特完全執行速率匹配，則速率匹配器130前進到步驟516。步驟516中，速率匹配器130通過計算從上層提供的e與遞減值eminus之間的差值e-eminus更新e。更新e後，步驟518中速率匹配器130確定是否更新的e值小於或等於「0」。如果步驟518中更新的e值小於或等於「0」，速率匹配器130前進到步驟520，因為對應的輸入比特是穿孔比特。步驟520中，速率匹配器130將δ設置為除0和1的值。將δ設置為除0和1的值等效於通過比特集合器450指定一個要穿孔的比特。此外，步驟520中，速率匹配器130通過計算從上層提供的e與遞增值eplus之間的和e+eplus更新e。如果步驟518中e大於「0」或步驟520中的操作完成，步驟522中速率匹配器130將m加1來選擇下一個比特，並且然後返回步驟514重複穿孔處理。
接下來，將詳細描述重複處理。在步驟524中，速率匹配器130比較m與D(m≤D)，來確定是否速率匹配完成。如果在步驟524中確定速率匹配已經完成，速率匹配器130結束重複處理。但是，如果在步驟524中確定速率匹配尚未完成，速率匹配器130前進到步驟526。在步驟526中，速率匹配器130通過計算e與遞減值eminus之間的差值e-emius更新e。更新e後，在步驟528中，速率匹配器130確定是否更新的e值小於或等於「0」。如果在步驟528中確定更新的e值小於或等於「0」，速率匹配器130前進到步驟530，因為對應的輸入比特是重複比特。在步驟530中，速率匹配器130重複對應的輸入比特Si，m。此外，在步驟530中，速率匹配器130通過計算e與eplus之間的和e+eplus更新e，並然後返回步驟528並且再將更新的e值與「0」進行比較，從而確定是否必須再執行重複。即，通過步驟528到530速率匹配器130重複對應的輸入比特預定的次數。但是，如果在步驟528中e大於「0」，在步驟532中速率匹配器130使m加1來選擇下一個比特，並然後返回步驟524重複此重複處理。
如上所述，在常規CDMA移動通信系統的發送機中，信道編碼器和速率匹配器是分別構成的。在這種情況下，一次穿孔由在信道編碼器中的穿孔器執行並且另一次穿孔由速率匹配器再次執行，因此使硬體複雜性和處理時間增加並且降低信道編碼器的性能。
本發明的另一個目的是提供一種通過對編碼比特執行一次穿孔/重複用於同時執行信道編碼的穿孔/重複和速率匹配的穿孔/重複的數據發送/接收設備和方法。
本發明的另一個目的是提供一種用於對信道編碼和速率匹配的穿孔/重複進行合併，因此提高信道編碼器的性能並且簡化HARQ過程的數據發送/接收設備和方法。
根據本發明的一個方案，提供一種用於移動通信系統的發送機，包括編碼器，對按母編碼率的規定發送周期接收的信息比特流編碼並產生系統比特流和多個奇偶比特流；和處理器，用於提供多個用於將從規定發送周期通過無線信道發送的總比特數減去由編碼器產生的系統比特和奇偶比特的總數所確定的差值匹配為零(0)的參數。該發送機包括速率匹配器，如果差值是負值，用於在奇偶比特流中穿孔相同數量的應於差值的比特而不穿孔系統比特流，如果差值是正值，用於在系統比特流和奇偶比特流中重複相同數量的對應於差值的比特來匹配要被發送的比特數量。
根據本發明的第二方案，提供一種在移動通信系統中的發送方法，該系統包括編碼器，對按母編碼率的規定發送周期接收的信息比特流編碼並產生系統比特流和多個奇偶比特流；和處理器，用於提供多個用於將從規定發送周期通過無線信道發送的總比特數減去由編碼器產生的系統比特和奇偶比特的總數所確定的差值匹配為零(0)的參數。當根據差值接收穿孔請求時，在每個奇偶比特流中發送機將奇偶比特流均勻穿孔相同數量的比特，而不穿孔系統比特流，從而穿孔與差值數量相同的比特。當根據差值接收到重複請求時，處理器對先前的發送比特改變參數來發送不同的比特。發送機在系統比特流和奇偶比特流中重複確定的幾乎相同的數量的比特，從而重複與差值數量相同比特。
圖5表示執行速率匹配的一般過程；圖6表示根據本發明實施例的CDMA移動通信系統中的發送機的結構；圖7表示根據本發明實施例的信道編碼器和速率匹配器的單元結構；圖8表示根據本發明實施例的聯合執行信道編碼和速率匹配的過程。
在通常CDMA移動通信系統的發送機中，信道編碼器中穿孔器的目的與速率匹配器不同。但是，由於信道編碼器中的穿孔器還執行重複以及穿孔，穿孔器在工作上類似於速率匹配器。因此，在本發明實施例中需要一起而不是獨立地管理信道編碼器和速率匹配器中的穿孔器。此外，需要通過防止由信道編碼器執行穿孔後再由速率匹配器執行重複來提升信道編碼器的性能。
應用到最近的CDMA移動通信系統中的數據分組通信標準(例如，HSDPA或1xEV-DV)的信道編碼器已經引入一種以AMCS為基礎的鏈路自適應技術。因此，信道編碼器產生其數量一般大於(或小於)可以發送的比特數量的奇偶比特。這意味著母編碼率不等於實際應用的編碼率。因此，穿孔器執行穿孔或重複。此外，當使用HARQ(混合自動重發請求)，即一種典型高速分組數據傳輸技術時，在重發期間穿孔模式可以改變。HARQ是一種當初始發送分組數據出現差錯時使用的鏈路控制技術。因此，HARQ是一種用於重發在初始發送中有缺陷分組數據的技術，以便補償有缺陷的分組數據。HARQ可以被分為跟蹤組合(CC)、全增加冗餘(FIR)、部分增加冗餘(PIR)。CC是一種用於在重發期間發送與初始發送相同的分組數據的技術，使得在重發時使用的穿孔模式與在初始發送時使用的穿孔模式相同。FIR是一種用於在初始發送時按特定比例發送系統比特和奇偶比特的技術，並且在重發時僅發送由某些或全部奇偶比特組成的分組數據，來改善接收機中解碼器的編碼增益。PIR是一種用於在重發期間發送由系統比特和以前未發送過的新的奇偶比特組成的分組數據的技術。PIR在解碼期間通過組合系統比特與初始發送的系統比特具有類似於CC的效果，並且通過解碼奇偶比特具有類似FIR的效果。與CC不同，由FIR和PIR組成的增加冗餘度(IR)在重發期間應改變穿孔模式。因此，還應當考慮到HARQ以便在信道編碼器和速率匹配器中一起管理穿孔器。因此，本發明的一個實施例將提供一種在信道編碼器和速率匹配器中將HARQ考慮進去合併管理穿孔器的方法。雖然本發明參照將使用turbo編碼器作為信道編碼器的例子進行描述，但是本發明還可以應用於在卷積編碼器用作信道編碼器的情況中。在這種情況下，系統比特和奇偶比特都用作奇偶比特。
在描述本發明的實施例之前，將根據使用在AMCS中的編碼率對示例性的穿孔模式進行描述，並且信道編碼和速率匹配處理是由穿孔模式執行的。這裡，將假設使用的母編碼率是1/3，並且使用在AMCS中的編碼率將包括1/4、1/2和3/4中的1/4和1/2。編碼率1/2和3/4需要穿孔，因為它們大於母編碼率1/3。但是編碼率1/4需要重複，因為小於母編碼率1/3。在下面給出的穿孔模式中，「0」意味著穿孔對應的編碼比特，「1」意味著不穿孔對應的編碼比特，並且大於1的值意味著重複對應的編碼比特。例如，穿孔模式中的「2」意味著2次重複對應的編碼比特。
首先，將描述根據AMCS中使用的編碼率的示例穿孔模式。
首先，表1表示對於母編碼率1/3和編碼率1/2的根據初始發送和重發的示例穿孔模式。
表1 根據表1表示的穿孔模式，具有母編碼率1/3的信道編碼器將3個輸入比特編碼為9個編碼比特，並且然後從9個編碼比特中穿孔3個比特，因此輸出6個比特。在重發期間，CC使用與初始發送相同的穿孔模式，但PIR和FIR使用與初始發送不同的穿孔模式。
其次，表2表示對於母編碼率1/3和編碼率1/4的根據初始發送和重發的示例穿孔模式。
表2 根據表2表示的穿孔模式，具有母編碼率1/3的信道編碼器將3個輸入比特編碼為9個編碼比特，並且然後重複該9個比特中3個比特，從而輸出12個編碼比特。
下面，將描述由穿孔模式執行的信道編碼和速率匹配處理。當通過信道編碼產生的編碼比特的數量不等於可以發送的總比特數時，要求速率匹配。即，為了匹配編碼比特和可發送的比特數，執行用於穿孔或重複編碼比特的速率匹配。
首先，表3表示對於母編碼率1/3和編碼率1/2通過信道編碼和速率匹配輸出的可發送總編碼比特數的例子。表3 表3中的編碼比特或輸出的1或-1代表系統比特並且P代表奇偶比特。
表3的例子#1中，如果可發送比特的總數是5，具有母編碼率1/3的信道編碼器將3個輸入比特編碼為9個編碼比特，通過根據穿孔模式從9個編碼比特中穿孔3個比特產生6個編碼比特，並然後穿孔6個編碼比特中的一個用於速率匹配。表3的例子#1表示信道編碼與速率匹配分開的常規方法。但是，表3的例子#2表示根據本發明的合併信道編碼與速率匹配的新穎方法。如表3的例子#1所示，通過速率匹配第二編碼比特從6個編碼比特中被穿孔，使得5個編碼比特作為總的可發送編碼比特輸出。對應於例子#1的表3的例子#2中，通過將「0」插入(穿孔)到穿孔模式中由例子#1的速率匹配穿孔的編碼比特的位置上，通過一次穿孔處理就可以輸出5個可發送編碼比特。由例子#1產生的輸出與例子#2產生的輸出是相同的。
其次，表4表示對於母編碼率1/3和編碼率1/4的情況下，通過信道編碼與速率匹配輸出可發送編碼比特總數的例子。表4 表4的例子#3表示常規方法，其中如果可發送編碼比特總數是9，3個比特從1 2個比特被穿孔以便速率匹配。然而，表4的例子#4表示根據本發明實施例的合併信道編碼與速率匹配的新穎方法。具體地，例子#4表示一種穿孔模式，並且根據該穿孔模式通過同時執行信道編碼和速率匹配產生編碼比特。如表4的例子#3所示，第4、第7和第11編碼比特從12個編碼比特中被穿孔以便速率匹配，使得9個編碼比特作為總的可發送編碼比特輸出。在對應於例子#3的表4的例子#4中，通過將「0」(穿孔)插入到穿孔模式中由例子#3的速率匹配穿孔的編碼比特的位置上，通過一次穿孔處理可以輸出9個可發送編碼比特。由例子#3產生的輸出與例子#4產生的輸出是相同的。
從表3和表4注意到，當預定編碼比特被穿孔用於速率匹配時，奇偶比特而不是系統比特被首先穿孔。
再有，表5表示在母編碼率1/3和編碼率1/2的情況下通過信道編碼與速率匹配輸出可發送編碼比特總數的例子。表5 在表5的例子#5中，如果可發送比特總數是7，6個比特中的1個比特被重複用於速率匹配。表5的例子#5表示根據現有技術，根據穿孔模式的編碼比特，和通過對該編碼比特執行速率匹配產生的編碼比特，在信道編碼與速率匹配被分開的情況下的穿孔模式。表5的例子#6表示根據本發明和執行信道編碼與速率匹配產生的編碼比特和根據穿孔模式的速率匹配，在信道編碼與速率匹配被合併的情況下的穿孔模式。如表5的例子#5所示，6個編碼比特中的一個編碼比特被重複用於速率匹配，使得7個編碼比特作為總的可發送比特數輸出。在例子#5中，6個編碼比特中的第三編碼比特「-1」被重複一次。在對應於例子#5的表5的例子#6中，通過將「1」(重複)插入到穿孔模式中由例子#5的速率匹配重複的編碼比特的位置上，通過一次穿孔處理可以輸出7個可發送比特數。由例子#5產生的輸出與例子#6產生的輸出是相同的。
如從上述例子可以看出的，在信道編碼器和速率匹配器中獨立的穿孔器管理需要一些附加的和不必要的處理，並且不可能利用獨立管理執行有效穿孔。
同時，由表5的例子#6給出的穿孔模式結果是由下式表示的公式(1)121101111]]>從公式(1)可以注意到，在第1行的第2列中的輸入比特被重複。為了獲得比公式(1)的穿孔模式更有效的編碼增益，最好是不重複系統比特地發送奇偶比特，而不是穿孔奇偶比特並然後重複系統比特。對於這種情況的穿孔模式由下式表示公式(2)111111111]]>上述例子已經表示出，通過在信道編碼和速率匹配處理中每個穿孔模式的穿孔或重複預定比特數量的例子可以實現合併穿孔模式。但是，當利用9(3*3)的穿孔模式產生所有要被發送的編碼比特時，該穿孔模式可以被使用若干次。否則，必須使用指示所有編碼比特的非常大的穿孔模式。本發明的描述將針對使用表3的例子#1的穿孔模式情況作出。如果輸入比特的數量是30，具有母編碼率1/3的信道編碼器將產生90個編碼比特。因為例子#1的穿孔模式表示每9個比特一個穿孔單元，如果該穿孔模式被應用10次，每次穿孔3個比特，因此穿孔總數30個比特。結果，產生60個編碼比特。如果需要穿孔4比特的速率匹配，則不可能使用信道編碼器穿孔和速率匹配器穿孔的合併的管理方法執行速率匹配。否則，必須使用90的穿孔模式單元。該兩種情況的兩者都需要複雜的處理。為此，本發明的工作原理是通過將每個編碼比特施加到速率匹配算法，而不是根據發送比特總數的穿孔模式。
現在，將參照附圖詳細地描述本發明的優選實施例。
圖6表示根據本發明實施例的CDMA移動通信系統中的發送機的結構。參照圖6，從上層發送到物理層的N個數據傳送塊被提供到尾比特插入器610。尾比特插入器610在每個數據傳送塊上插入尾比特。N個尾比特插入的傳送塊首先由編碼器/速率匹配器620按編碼率編碼。因為按編碼率編碼的編碼比特在數量上不同於通過無線電信道要發送的數據比特，某些編碼比特要經受用於速率匹配的穿孔或重複，以便匹配編碼比特的數量與通過無線信道發送的比特數量。
通過速率匹配產生的編碼比特由交織器630進行交織，並且交織的編碼比特由調製器640在被發送前以預定調製技術進行調製。
如圖6所示，在本發明的實施例中，執行信道編碼的結構和執行速率匹配的結構被合併為一個結構。處理器650生成多個用語速率匹配的調製信號和用於調製器的調製控制信號。
圖7表示根據本發明實施例在CDMA移動通信系統的發送機中用於共同執行信道編碼和速率匹配的結構。具體地，圖7表示用於按編碼率1/M執行信道編碼和利用速率匹配算法執行穿孔或重複的一種合併的結構。
在根據本發明實施例的圖7的結構描述前，下面將定義使用在本說明書中的一些術語。
術語「輸入比特」是指接收的用於信道編碼的比特，並且術語「輸入比特流」是指順序施加到編碼器的輸入比特流。術語「編碼比特」是指從編碼器輸出的比特，並且術語「編碼比特流」是指順序從編碼器輸出的編碼比特流。術語「系統比特」是指編碼比特中與輸入比特相同的比特，並且術語「系統比特流」是指從編碼器順序輸出的系統比特。術語「奇偶比特」是指接收機各編碼比特中用於糾錯系統比特的奇偶比特，並且術語「奇偶比特流」是指從編碼器順序輸出的奇偶比特流。術語「TT比特」是指從編碼器輸出的僅用於速率匹配的比特，並且術語「TT比特流」是指從編碼器順序輸出的TT比特流。術語「第一TT比特」是指從第一編碼器輸出的TT比特，並且術語「第二TT比特」是指從第二編碼器輸出的TT比特。術語「第一TT比特流」是指順序從第一編碼器輸出的TT比特流，並且術語「第二TT比特流」是指順序從第二編碼器輸出的TT比特流。術語「TT比特組」是指通過將TT比特劃分為與多個速率匹配器相關的多個組而獲得的各個組，用於速率匹配。在某些情況下，系統比特和奇偶比特可以包含尾比特和TT比特。ΔN是指要由多個速率匹配器穿孔或重複的總比特數。即，ΔN表示按母編碼率編碼的總比特數與要發送的總比特數之間的差。ΔNi是指要由第i速率匹配器穿孔或重複的比特數，其中「i」用於表示多個速率匹配器中的一個速率匹配器或者用於區別要由每個速率匹配器穿孔或重複的比特數。ΔN0是指對於系統比特流要重複的比特數，並且ΔN0到ΔNi是指對於每個奇偶比特流要重複的比特數。其它術語具有上面定義的含義。
參照圖7，由單元輸入比特Mk組成的輸入比特流一般通過交織器701被施加到第一分支編碼器702和第二分支編碼器703。第一分支編碼器702按規定編碼率編碼輸入比特Mk並隨編碼比特流輸出第一TT比特流。例如，如果母編碼率為1/M，從第一分支編碼器702輸出的編碼比特流包含一個系統比特流Xk和(M-1)/2個奇偶比特流Yk，1到Yk，(M-1)/2。
第二分支編碼器703按規定編碼率編碼從交織器701提供的交織的輸入比特X′k並隨編碼比特流輸出第二TT比特流。例如，如果母編碼率為1/M，從第二分支編碼器703輸出的編碼比特流包含一個系統比特流X′k和(M-1)/2個奇偶比特流Yk，(M+1)/2到Yk，M-1。它一般不輸出X′k。但是，輸出用於初始化第一分支編碼器702的尾比特並輸出用於初始化第二分支編碼器703的尾比特。
如果母編碼率為1/3，基本上輸出編碼比特Xk、Yk，1和Yk，2。此外，還有用於初始化第一分支編碼器702的第一尾比特，用於初始化第二分支編碼器703的第二尾比特，通過由第一分支編碼器702編碼第一尾比特獲得的第一TT比特，和通過由第二分支編碼器703編碼第二尾比特獲得的第二TT比特。TT比特流包含第一和第二尾比特和第一和第二TT比特。第一TT比特流包含第一尾比特和第一TT比特，並且第二TT比特流包含第二尾比特和第二TT比特。這裡。k是表示一個比特信號的序號的指數。
同時，如果確定尾比特數為L，則自第一分支編碼器702和第二分支編碼器703輸出的構成第一TT比特流和第二TT比特流的總比特數被定義為(M+1)×L。這裡，L意味著由第一分支編碼器702和第二分支編碼器703產生的尾比特數。
第一TT比特流和第二TT比特流被提供到TT比特分配器716。在對編碼比特流進行速率匹配期間，第一和第二TT比特被用來與每個編碼比特流的編碼比特進行復用。構成第一TT比特流和第二TT比特流的TT比特的定義和功能已經描述過了。TT比特分配器716將來自第一分支編碼器702和第二分支編碼器703的構成第一和第二TT比特流的第一和第二TT比特分配為TT比特組，其數量與來自第一分支編碼器702和第二分支編碼器703的編碼比特流的數量相同。TT比特分配器716分配TT比特，使得每個比特流的TT比特組具有相同的TT比特數。圖7中，由於第一和第二分支編碼器702和703的母編碼率被定義為1/M，TT比特分配器716將構成TT比特流的TT比特分配到M個TT比特組。每個包含預定數量的TT比特的M個TT比特組由TT比特分配器716提供給M個相關復用器(MUX)704到708。圖7中M個TT比特組分別由TT比特1、TT比特2、…、TT比特(M-1)/2、TT比特(M+1)/2、…、和TT比特M-1表示。
同時，接收第一分支編碼器702和第二分支編碼器703的輸出和來自TT比特分配器716的TT比特組單元的TT比特的復用器704到708的數量與由母編碼率產生的編碼比特流的數量相同。例如，如果母編碼率是1/3，信道編碼器620必須包括3個復用器，因為包含系統比特流和第一分支編碼器702和第二分支編碼器703的輸出的3個編碼比特流是通過母編碼率產生的。即，3個復用器分別對應於系統比特流、第一分支編碼器702和第二分支編碼器703的輸出。圖7中，由於第一分支編碼器702和第二分支編碼器703的母編碼率是1/M，所以信道編碼器620包括3個復用器。復用器704到708的每一個將它們的輸入編碼比特流與TT比特組單元中的TT比特復用。復用器704到708中，接收系統比特流的復用器704將系統比特流與對應TT比特組中的TT比特復用。
從復用器704到708輸出的與TT比特復用的編碼比特流被施加到對應的速率匹配器(RM)709到713。即，從復用器704輸出的與TT比特1復用的系統比特流被施加到速率匹配器709，並且從復用器705輸出的與TT比特2復用的奇偶比特流被施加到速率匹配器710。從復用器706輸出的與TT比特(M-1)/2復用的奇偶比特流被施加到速率匹配器711。從復用器707輸出的與TT比特(M+1)/2復用的奇偶比特流被施加到速率匹配器712，最後，從復用器708輸出的與TT比特M-1復用的奇偶比特流被施加到速率匹配器713。
因此，速率匹配器709到713的數量必須與復用器704到708的數量相同。此外，從上層向速率匹配器709到713提供分配給它的數量為ΔN0到ΔNM-1的要被穿孔或重複的比特。提供給速率匹配器709到713的要被穿孔或重複的比特數ΔN0到ΔNM-1的和等於要由信道編碼和速率匹配進行穿孔或重複的比特數的和。對此可以表示為公式(3)N=i=0M-1Ni]]>速率匹配器709到713根據分配給它的要穿孔或重複的數量，確定在來自復用器705到708的編碼比特流中要穿孔或重複的比特。同時，速率匹配器709接收從復用器704輸出的與第一TT比特組中的TT比特復用的系統比特流，並且確定構成系統比特流的各個系統比特中要重複的系統比特。即，在穿孔期間，管理系統比特的速率匹配器709關閉(inactivated)。對於ΔN＜0，這可以由ΔN0＝0表示。ΔN＜0意味著要求對編碼比特穿孔。在這種情況下，通過設置要重複的系統比特的ΔN0數為「0」來關閉(inactivated)速率匹配器709。這裡，一個編碼比特流的編碼比特中的要重複或穿孔的比特可以通過結合圖5描述的處理來確定。確定要重複或穿孔的編碼比特後，速率匹配器709到713將它們的編碼比特流提供到比特收集器或復用器(MUX)714。
比特收集器(或MUX)714重複或穿孔由速率匹配器709到713確定要重複或穿孔的比特，並且輸出與要求的發送比特的數目相同的比特。
可以排除(exclude)常規信道編碼器120中的穿孔器和常規速率匹配器130中的比特分離器410，因為圖7中的編碼器/速率匹配器620包括與來自第一分支編碼器702和第二分支編碼器703的編碼比特流相關的復用器704到708。
圖8表示根據本發明實施例的CDMA移動通信系統的發送機中共同執行信道編碼和速率匹配的過程。圖8的過程分為初始發送期間的操作和重發期間的操作。
圖8中使用的參數將定義如下。條件常數k是指在各速率匹配器中用於執行重複或穿孔的速率匹配器數，並且i值是指執行重複或穿孔的一個速率匹配器。參數i的範圍是根據是否執行重複或穿孔確定的。下面的描述中，將由M表示速率匹配器的總數。
參照圖8，在步驟810中，編碼器/速率匹配器620確定是否當前發送是重發。如果在步驟810中確定當前發送是重發，通過步驟812到820編碼器/速率匹配器620執行速率匹配。但如果在步驟810中確定當前發送是初始發送，通過步驟824到842，編碼器/速率匹配器620執行速率匹配。速率匹配發生在上述每個處理之後。
首先將描述初始發送期間的操作，步驟824中，當按母編碼率編碼預定輸入比特數k時，編碼器/速率匹配器620根據發送比特的總數和產生的比特總數，計算初始發送期間要重複或穿孔的比特總數ΔN。計算ΔN後，在步驟826編碼器/速率匹配器620確定是否ΔN等於「0」。如果ΔN等於「0」，則意味著可發送比特數等於編碼比特數，這樣不要求對編碼比特重複或穿孔。因此，如果在步驟826確定ΔN等於「0」，編碼器/速率匹配器620將編碼比特流提供到交織器630，而不執行速率匹配。但是，如果在步驟826確定ΔN不等於「0」，在步驟828編碼器/速率匹配器620確定ΔN是大於「0」，還是小於「0」。ΔN小於「0」意味著與ΔN個比特必須從編碼比特中穿孔。相反，ΔN大於「0」意味著與ΔN個比特必須在編碼比特中重複。因此，如果在步驟828中確定ΔN大於「0」，則編碼器/速率匹配器620前進到步驟830在編碼比特中重複ΔN個比特。但是，如果在步驟828中確定ΔN小於「0」，則編碼器/速率匹配器620前進到步驟836在編碼比特中穿孔ΔN個比特。
在步驟830中，編碼器/速率匹配器620設置k和i的範圍，使得要重複的比特數ΔNi分配給M個速率匹配器中的每一個，來對編碼比特執行速率匹配。因此，在步驟830中，編碼器/速率匹配器620設置k為速率匹配器的所有個數M，使得要重複的比特數可以分配給所有速率匹配器，並還設置i的範圍為0≤i≤M-1，即，{0、1、2、…、M-1}。但是，在步驟836中，因為不可能將穿孔比特數分配給用於管理系統比特的速率匹配器，編碼器/速率匹配器620必須設置k和i的範圍，使得要穿孔的比特數應當分配給除用於管理系統比特的速率匹配器外的各速率匹配器。因此，在步驟836中，編碼器/速率匹配器620設置K為M-1，並設置i的範圍為1≤i≤M-1，即(1、2、…、M-1}。再有，編碼器/速率匹配器620將提供給用於管理系統比特的速率匹配器的穿孔比特的ΔN0數設置為「0」。因此，當執行步驟830時，編碼器/速率匹配器620設置一些參數，使得要重複的總比特數ΔN應當分配給個M比特組。但是，當執行步驟836時，編碼器/速率匹配器620設置一些參數，使得要重複的總比特數ΔN應當分配給(M-1)個比特組。即，在重複期間，所有速率匹配器執行重複操作。然而，在穿孔期間，僅除用於管理系統比特的速率匹配器外的所有速率匹配器執行穿孔操作。
通過步驟830和836設置用於重複或穿孔的k和i的範圍後，編碼器/速率匹配器620執行分配ΔNi的操作。ΔNi指示通過對應的速率匹配器要重複或穿孔的比特數。有幾種分配給速率匹配器要重複或穿孔的比特數ΔN的方法。這裡，本發明將提供4種可能的方法。
在第一種方法中，ΔN是k的倍數，並且編碼比特被分配相同優先級。例如，假設M＝4，ΔN＝6並且執行穿孔。在這種情況下，k＝3並且1≤i≤3。因此，ΔNi，即ΔN1、ΔN2、和ΔN3每個被分配2，使得除用於管理系統比特流的速率匹配器外每個速率匹配器穿孔2個比特。但是，如果假設M＝3，ΔN＝6並且執行重複，則k＝3並且0≤i≤2。因此，ΔNi，即ΔN0、ΔN1、和ΔN2每個分配2，使得每個速率匹配器重複2比特。
在第二種方法中，ΔN是k的倍數，並且編碼比特被分配不同優先級。例如，假設M＝4，ΔN＝6並且執行穿孔。在這種情況下，k＝3並且1≤i≤3。因此，ΔN1被分配3，ΔN2被分配2，和ΔN3被分配1。此外，對應於用於管理系統比特的速率匹配器的ΔN0被分配0。但是，如果假設M＝3，ΔN＝6並且執行重複，則k＝3並且0≤i≤2。因此，ΔN0被分配3，ΔN1被分配2，和ΔN2被分配1。即，由對應的速率匹配器管理的編碼比特的優先權由相應的速率改變器指定不同數量的要被穿孔或重複的比特。這裡，在初始發送時，系統比特率的優先級高於奇偶比特的優先級，並且在重發時，以前未發送的奇偶比特的優先級高於系統比特。
在第三種方法中，ΔN不是k的倍數，並且編碼比特全被分配相同優先級。例如，假設M＝4，ΔN＝5並且執行穿孔。在這種情況下，k＝3並且1≤i≤3。因此，ΔN1被分配3，ΔN2被分配2，和ΔN3被分配1。此外，對應於用於管理系統比特流的速率匹配器的ΔN0被分配0。但是，如果假設M＝3，ΔN＝5並且執行重複，則k＝3和0≤i≤2。因此，ΔN0被分配2，ΔN1被分配2，和ΔN2被分配1。在這種方法中，對應於ΔN不是k倍數的情況中，分配給速率匹配器的比特數儘可能保持相同。
在第四種方法中，ΔN不是k的倍數，並且編碼比特被分配不同優先級。例如，假設M＝4，ΔN＝5並且執行穿孔。在這種情況下，k＝3和1≤i≤3。因此，ΔN1被分配3，ΔN2被分配1，和ΔN3被分配1。此外，對應於用於管理系統比特流的速率匹配器的ΔN0被分配0。但是，如果假設M＝3，ΔN＝5並且執行穿孔，則k＝3並且0≤i≤2。因此，ΔN0被分配3，ΔN1被分配1，和ΔN2被分配1。在這種方法中，具有比奇偶比特高的優先級的系統比特被首先處理。
因此，為了根據ΔN和k分配ΔNi，可以使用4種方法之一。雖然在這裡表示了四種方法，但是也可以使用其他的方法下面將參照圖8描述執行上述方法的處理。在步驟832中，編碼器/速率匹配器620確定是否ΔN是k的倍數。為此，編碼器/速率匹配器620對k執行模ΔN操作。如果模操作的結果是「0」，則編碼器/速率匹配器620確定ΔN是k的倍數。否則，如果該模操作的結果是「1」，則編碼器/速率匹配器620確定ΔN不是k的倍數。在步驟832如果確定ΔN是k的倍數，編碼器/速率匹配器620前進到根據第一條件分配ΔNi的步驟834。第一條件是應用第一方法和第二方法的條件。因此，在步驟834中，編碼器/速率匹配器620可以按第一方法和第二方法分配ΔNi。但是，在步驟832中如果確定ΔN不是k的倍數，編碼器/速率匹配器620前進到根據第二條件分配ΔNi的步驟838。第二條件是應用第三方法和第四方法的條件。因此，在步驟838，編碼器/速率匹配器620可以按第三方法和第四方法分配ΔNi。
在步驟834或838分配ΔNi後，在步驟840中編碼器/速率匹配器620根據確定的ΔNi確定RM參數。RM參數包括由圖5所示的算法執行速率匹配要求的速率匹配參數eini、eminus、eplus和Di。參數DI表示施加到每個速率匹配器的編碼比特數。根據預定母編碼率、信道編碼率、和發送比特數確定RM參數。參數eini是用於確定要初始穿孔或重複的比特的參數，並且根據eplus值和eminus值編碼器/速率匹配器620確定一個周期，在該周期將穿孔或重複施加到速率匹配器的編碼比特。即，如果要穿孔或重複的比特數是4，編碼器/速率匹配器620確定參數，使得施加到速率匹配器的編碼比特按4比特周期進行穿孔或重複。最好是確定的周期儘可能長。
在步驟840確定RM參數後，在步驟842中編碼器/速率匹配器620在規定緩衝器存儲確定的參數。而後，編碼器/速率匹配器620前進到步驟822，在該步驟中根據確定的參數，速率匹配器中的每一個穿孔或重複與確定的數量相同編碼比特。
下面，將描述在重發期間的操作。在步驟812中，編碼器/速率匹配器620讀在步驟842存儲在緩衝器中的RM參數。RM參數表示在步驟842在初始發送存儲的參數。在讀RM參數後，在步驟814編碼器/速率匹配器620確定是否使用CC用作HARQ。通常，CC是用於即使在重發期間發送與初始發送所發送的編碼比特相同的編碼比特的HARQ。因此，如果在步驟814確定CC被作為HARQ，編碼器/速率匹配器620前進到根據讀出的RM參數執行速率匹配的步驟822。但是，如果CC不支持，編碼器/速率匹配器620排除在步驟814的操作並前進到步驟816。
然而，在步驟814如果確定CC不被用作HARQ，則意味著IR被用作HARQ。因此，編碼器/速率匹配器620前進到改變在初始發送確定的參數eini的步驟816。例如，在IR的情況下，在初始發送和每次重發中，發送的編碼比特被改變。改變eini值的原因是在每次發送中通過改變用於初始穿孔或重複的初始值，來穿孔或重複不同的編碼比特。即，當eini值改變時，雖然要穿孔或重複的比特數不變，但改變了要穿孔或重複的比特的位置。當通過混合自動請求要求重發時，處理器650改變eini值。
在改變eini值後，在步驟818編碼器/速率匹配器620確定是否PIR被用作HARQ。通常，PIR是在重發期間用於在初始發送的編碼比特中保持系統比特並且僅改變奇偶比特的HARQ。為此，ΔN0必須保持為0。因此，ΔNi不改變。為此，由於改變的eini不同於在初始發送期間設置的eini，所以發送所有由母編碼率產生的不同於在初始發送時所發送的奇偶比特。在使用穿孔模式的上述方法描述中，公式(4)表示根據不同eini在移位位置上執行比特穿孔的例子。
公式(4)111011100111101010]]>公式(4)中，左邊穿孔模式被用在先前的發送，並且右邊穿孔模式被用在當前重發。與用在先前發送的穿孔模式比較，要用在當前重發的穿孔模式具有右移一位的第二行。此外，最後一行也右移一位。即，改變的eini等效於改變如公式(4)所示的穿孔模式。
因此，在步驟818如果確定PIR用作HARQ。編碼器/速率匹配器620前進到步驟822，在該步驟中根據讀出的RM參數和改變的eini執行速率匹配。但是，在步驟818中如果確定PIR不用作HARQ，編碼器/速率匹配器620前進到步驟820，因為這意味著FIR用作HARQ。在重發期間FIR是用於不發送系統比特並僅發送改變的奇偶比特的HARQ。因此，在步驟820中，為了防止發送系統比特，編碼器/速率匹配器620對系統比特數設置ΔN0。即所有系統比特都被穿孔。此外，因為可能發送更多的奇偶比特，編碼器/速率匹配器620利用4種方法之一分配除ΔN0外的ΔNi。在分配ΔNi後，編碼器/速率匹配器620根據分配的ΔNi確定參數並然後前進到步驟822執行速率匹配。
如上所述，本發明的合併信道編碼與速率匹配來降低CDMA移動通信系統的發送機的硬體複雜性，因此對降低成本有所貢獻。此外，有可能對發送數據迅速地執行信道編碼速率匹配，從而降低了在發送機中的數據處理延遲。
雖然本發明參照某些其優選實施例進行了表示與描述，但是本專業的技術人員將理解，在不超出由後附的權利要求書限定的本發明的精神與範圍的情況下可以在形式和細節上作出各種變化。
權利要求
1.一種用於移動通信系統的發送機，其中系統包括編碼器，用於編碼信息比特流並產生系統比特流和多個奇偶比特流；和處理器，用於提供多個用於將通過在規定周期通過無線電信道要發送的總比特數減去由編碼器產生的總的系統比特和奇偶比特數確定的差值匹配為(0)的參數，發送機包括與編碼器和處理器耦合的速率匹配器，用於如果差值為負值，在奇偶比特流中均勻穿孔對應於差值的比特而不穿孔系統比特流，並且如果差值為正值，在系統比特流和奇偶比特流中均勻重複對應於差值的比特穿孔。
2.如權利要求1所述的發送機，其中參數至少包括確定奇偶比特流的第一穿孔位置的eini。
3.如權利要求2所述的發送機，當發送機通過混合自動重發請求(HARQ)重發信息比特時，處理器改變eini。
4.如權利要求1所述的發送機，其中當對於HARQ(混合自動重發請求)要求FIR(全增加冗餘)或PIR(部分增加冗餘)時，改變對應於差值的比特。
5.如權利要求1所述的發送機，還包括尾比特分配器，用於接收自編碼器產生的第一尾比特流和第二尾比特流，並且將第一尾比特流和第二尾比特流均勻地分配到系統比特流和奇偶比特流。
6.如權利要求5所述的發送機，還包括比特收集器，用於接收速率匹配器的輸出並輸出一個編碼比特流。
7.一種用於移動通信系統的發送機，其中系統包括編碼器，用於編碼信息比特流並產生系統比特流和多個奇偶比特流；和處理器，用於提供多個用於將通過在規定周期通過無線信道要發送的總比特數減去由編碼器產生的總的系統比特和奇偶比特數確定的差值匹配為(0)的參數，發送機包括與編碼器和處理器耦合的速率匹配器，用於如果差值為負值，在奇偶比特流中非均勻穿孔對應於差值的比特而不穿孔系統比特流，並且如果差值為正值，在系統比特流和奇偶比特流中非均勻重複對應於差值的比特穿孔。
8.如權利要求7所述的發送機，其中參數至少包括確定奇偶比特流的第一穿孔位置的eini。
9.如權利要求8所述的發送機，當發送機通過混合自動重發請求(HARQ)重發信息比特時，處理器改變eini值。
10.如權利要求7所述的發送機，其中當對於HARQ(混合自動重發請求)要求FIR(全增加冗餘)或PIR(部分增加冗餘)時，改變對應於差值的比特。
11.如權利要求7所述的發送機，還包括尾比特分配器，用於接收自編碼器產生的第一尾比特流和第二尾比特流，並且將第一尾比特流和第二尾比特流均勻地分配到系統比特流和奇偶比特流。
12.如權利要求11所述的發送機，還包括比特收集器，用於接收速率匹配器的輸出並輸出一個編碼比特流。
13.如權利要求11所述的發送機，其中對應於差值的比特根據奇偶比特流的優先級是非均勻穿孔的，或是根據系統比特流和奇偶比特流的優先級是非均勻重複的。
14.一種移動通信系統中的發送方法，其中系統包括編碼器，用於編碼信息比特流，並產生系統比特流和多個奇偶比特流；和處理器，用於提供多個用於將通過在規定周期通過無線信道要發送的總比特數減去由編碼器產生的總的系統比特和奇偶比特數確定的差值匹配為(0)的參數，本方法包括下述步驟根據差值接收到穿孔請求，將每個奇偶比特流穿孔幾乎相同數量的比特而不穿孔系統比特流，從而穿孔與差值數量相同的比特；及根據差值接收到重複請求，將系統比特和奇偶比特流重複幾乎相同數量的比特，從而重複與差值數量相同的比特。
15.如權利要求14所述的發送方法，其中參數至少包括確定奇偶比特流的第一穿孔位置的eini。
16.如權利要求15所述的發送方法，當通過混合自動重發請求(HARQ)重發信息比特時，改變eini值。
17.如權利要求14所述的發送方法，其中當對於HARQ(混合自動重發請求)要求FIR(全增加冗餘)或PIR(部分增加冗餘)時，改變對應於差值的比特。
18.如權利要求1 4所述的發送方法，還包括下述步驟接收從編碼器產生的第一尾比特流和第二尾比特流，並且將第一尾比特流和第二尾比特流平均地分配到系統比特流和奇偶比特流。
19.如權利要求14所述的發送方法，還包括輸出一個編碼比特流的步驟。
20.一種移動通信系統中的發送方法，其中系統包括編碼器，用於編碼信息比特流，並產生系統比特流和多個奇偶比特流；和處理器，用於提供多個用於將通過在規定周期通過無線信道發送的總比特數減去由編碼器產生的總的系統比特和奇偶比特數確定的差值匹配為(0)的參數，本方法包括下述步驟根據差值接收到穿孔請求，將每個奇偶比特流穿孔不同數量的比特而不穿孔系統比特流，從而穿孔與差值數量相同的比特；及根據差值接收到重複請求，將系統比特和奇偶比特流重複不同數量的比特，從而重複與差值數量相同的比特。
21.如權利要求20所述的發送方法，其中當對於HARQ(混合自動重發請求)要求FIR(全增加冗餘)或PIR(部分增加冗餘)時，改變對應於差值的比特。
22.如權利要求20所述的發送方法，還包括下述步驟接收從編碼器產生的第一尾比特流和第二尾比特流，並且將第一尾比特流和第二尾比特流平均地分配到系統比特流和奇偶比特流。
23.如權利要求20所述的發送方法，還包括輸出一個編碼比特流的步驟。
24.如權利要求20所述的發送方法，其中對應於差值的比特根據奇偶比特流的優先級是不對稱穿孔的，或是根據系統比特流和奇偶比特流的優先級是不對稱重複的。
25.一種用於移動通信系統的發送機，其中系統包括編碼器，用於編碼信息比特流來產生系統比特流和多個奇偶比特流作為編碼比特，發送機包括處理器，用於提供多個用於將通過在規定周期通過無線信道發送的總比特數減去由編碼器產生的總的系統比特和奇偶比特數確定的差值匹配為(0)的參數；與編碼器和處理器耦合的速率匹配器，根據參數用於如果差值為負值，在每個奇偶比特流中穿孔幾乎相同數量的對應於差值的比特而不穿孔系統比特流。
26.如權利要求19所述的發送機，其中參數至少包括確定奇偶比特流的第一穿孔位置的eini。
27.如權利要求20所述的發送機，當發送機通過混合自動重發請求(HARQ)重發信息比特時，處理器改變eini值。
全文摘要
一種在CDMA移動通信系統中同時執行信道編碼和速率匹配的發送機。發送機按規定母編碼率編碼輸入比特為編碼比特，並對編碼比特執行穿孔以便匹配編碼比特數為預定編碼率。而後，發送機同時執行用於穿孔或重複的速率匹配以便匹配編碼比特數為通過無線信道發送的比特數。
文檔編號H03M13/31GK1426188SQ0215185
公開日2003年6月25日 申請日期2002年10月20日 優先權日2001年10月20日
發明者金憲基, 文庸石, 樸相煥, 尹在升, 郭龍準, 樸洙元, 鄭載薰 申請人:三星電子株式會社