以pcb為封裝基板的快閃記憶體集成電路的製作方法

2023-12-01 14:56:56 4

專利名稱：以pcb為封裝基板的快閃記憶體集成電路的製作方法
技術領域：
本實用新型涉及半導體器件，尤其涉及以PCB作為封裝基板的快閃記憶體 flash集成電路。
背景技術：
現有技術的快閃記憶體(Flash)封裝集成電路，一般採用TSOP (Thin Small Outline lockage，薄型小尺寸封裝)或BGA (Ball Grid Array，球形引腳格柵陣列)封裝結 構，所述兩種封裝結構均須先制銅製裁的導線框架，快閃記憶體晶片置於該導線框架中部的銅製 基板上，用金屬導線將該晶片的電聯接點與所述導線框架上引腳一一對應焊接，再用封 裝材料、如環氧樹脂組合封裝料模製密封，之後還須對該封裝的集成電路引腳進行電鍍處 理。這種封裝結構的主要缺陷是1.所述導線框架的製作需要專用設備，且製作周期長，成本高，特別是在所述集成 電路新產品試製階段或是中小批量生產時，這種長周期、高成本的問題尤為突出。2.集成電路封裝成形後，還須對其引腳進行電鍍處理，需要專用設備，投資大，且 不利於環保。實用新型內容本實用新型要解決的技術問題在於避免上述現有技術的不足之處 而設計生產一種採用PCB為基板快閃記憶體集成電路，解決現有技術中製作周期長、成本高和不 環保等問題。本實用新型為解決上述技術問題而提出的技術方案是，設計、製造一種以PCB為 封裝基板的快閃記憶體集成電路，包括基板和置於其上的快閃記憶體晶片；所述基板單層雙面PCB板，其 上表面有與快閃記憶體晶片的電連接點一一對應的焊盤；所述焊盤與位於基板下表面的各引腳 ——對應地電連接。所述快閃記憶體晶片置於該基板的上表面，以金屬導線將其電連接點與所述各焊盤一一 對應地焊接，再用封裝材料將基板上表面封裝成形。所述各引腳是類似TSOP結構的扁平引腳，位於所述下表面的外沿邊處。所述引腳是類似BAG封裝的球形引腳，且格柵陣列分布在下表面中部。所述各引腳包括類似TSOP結構的扁平引腳和類似BAG封裝的球形引腳；所述扁平 引腳位於所述下表面的外沿邊處，所述球形引腳格柵陣列分布在下表面中部；所述扁平引 腳和球形弓I腳一一對應地電連接。所述基板的側邊有裸露的引線，該引線分別與所述焊盤和位於下面表的引腳一一 對應地電連接。所述引腳是凹嵌在所述下表面的外沿邊內，與下表面高度差h不超過0. 02mm。所述引腳均有電鍍層。所述PCB是用BT樹脂(Bismaleimide-triazine resin, 雙馬來醯亞胺-三嗪樹脂)製成。同現有技術相比，本實用新型的有益效果是用BT基材的單層雙面PCB板為基板 代替銅製的導線框架，所製作的快閃記憶體集成電路在模塑後無需對其引腳做電鍍處理，的降低 了製作成本且縮短製作周期，並更利於環保。所述集成電路既有原TSOP封裝結構扁平引 腳，又有與BGA封裝結構相同的球形引腳，方便使用者選擇使用；該結構在新產品試製階段或中小批量生產中更具有製作周期短、經濟、實用的突出優勢。

圖ι是本實用新型以PCB為封裝基板的快閃記憶體集成電路優選實施例的主視剖視結構
示意圖；圖2是所述優選實施例的左視示意圖；圖3是所述優選實施例集成電路被封裝前的俯視示意圖；圖4是圖1的仰視示意圖；圖5是圖2 A部的放大示意圖。
具體實施方式
下面，結合附圖所示之優選實施例進一步闡述本實用新型。參見圖1至5，本實用新型之優選實施例一是，設計、製造一種以PCB為封裝基板 的快閃記憶體集成電路，包括基板2和位於其上的快閃記憶體晶片1。所述基板2是單層雙面PCB板，其 上表層有與快閃記憶體晶片1的電連接點11 一一對應的焊盤211 ；所述焊盤211與位於基板2下 表面22的各引腳221 —一對應地電連接。所述快閃記憶體晶片1置於該基板2的上表面21，以金屬導線4將其電連接點11與所述 各焊盤211 —一對應地焊接，再用封裝材料3將基板1上表面21封裝成形。封裝材料3 — 般為環氧樹脂模製化合物。參見圖4，本實例中，所述各引腳221包括類似TSOP結構的扁平引腳2211和類似 BAG封裝的球形引腳2212;所述扁平引腳2211位於所述下表面22的外沿邊處，所述球形引 腳2212則格柵陣列分布在下表面22中部；所述扁平引腳2211和球形引腳2212 —一對應 地電連接。所述引腳2211是凹嵌在所述下表面22的外沿邊內，與下表面22高度差h不超過 0. 02mmo有利於集成電路使用中利用焊錫準備定，減少連錫的品質問題，提高焊接質量。標 記點6是該集成電路方向標記。優選實施例二的結構基本與優選實施例一基本相似，所不同在於，所述各引腳221 僅是類似TSOP結構的扁平引腳2211，位於所述下表面22的外沿邊處。優選實施例三的結構與優選實施例一和二基本相似，其異差在於，所述引腳221 僅為類似BAG封裝中的球形引腳，且格柵陣列分布在下表面22中部。在上述各優選實施例中，所述基片2的側壁有裸露的引線，該側引線分別與所述 焊盤211和位於下面表22的引腳221 —一對應且連通。方便在實際集成電路使用中，對該 集成電路進行SMT (Surface Mounted Technology，表面貼裝技術)焊接不良品的維修。在以上各實施例中，基板2是採用BT樹脂製成的PCB板，且所述引腳221均有電 鍍層，該電鍍層在製成基板2時，已製成；繼而在對晶片封裝後無需電鍍處理。上述過程為本實用新型優選實現過程，本領域的技術人員在本實用新型基本上進 行的通常變化和替代包含在本實用新型的保護範圍之內。
權利要求1.一種以PCB為封裝基板的快閃記憶體集成電路，包括基板(2)和置於其上的快閃記憶體晶片(1)； 其特徵在於所述基板(2)是單層雙面PCB板，其上表面(21)有與快閃記憶體晶片(1)的電連接點(11) 一一對應的焊盤(211);所述焊盤(211)與位於基板(2)下表面(22)的各引腳(221)—一對 應地電連接；所述快閃記憶體晶片(1)置於該基板(2)的上表面(21)，以金屬導線(4)將其電連接點(11) 與所述各焊盤(211) —一對應地焊接，再用封裝材料(3 )將基板(1)上表面(21)封裝成形。
2.按照權利要求1所述的以PCB為封裝基板的快閃記憶體集成電路，其特徵在於所述各引腳(221)是類似TSOP結構的扁平引腳(2211)，位於所述下表面(22)的外沿 邊處。
3.按照權利要求1所述的以PCB板為封裝基板的快閃記憶體集成電路，其特徵在於所述引腳(221)是類似BAG封裝的球形引腳(2212)，且格柵陣列分布在下表面(22)中部。
4.按照權利要求1所述的以PCB為基板的快閃記憶體封裝集成電路，其特徵在於所述各引腳(221)包括類似TSOP結構的扁平引腳(2211)和類似BAG封裝的球形引腳 (2212);所述扁平引腳(2211)位於所述下表面(22)的外沿邊處，所述球形引腳(2212)格 柵陣列分布在下表面(22)中部；所述扁平引腳(2211)和球形引腳(2212)—一對應地電連接。
5.按照權利要求1所述的以PCB為封裝基板的快閃記憶體集成電路，其特徵在於所述基板(2)的側邊有裸露的引線，該引線分別與所述焊盤(211)和位於下面表(22) 的引腳(221)—一對應地電連接。
6.按照權利要求2所述的以PCB板為封裝基板的快閃記憶體集成電路，其特徵在於所述引腳(2211)是凹嵌在所述下表面(22)的外沿邊內，與下表面(22)高度差h不超 過 0.02mm。
7.按照權利要求1、2、3或4所述的採用PCB板的快閃記憶體封裝集成電路，其特徵在於 所述引腳(221)均有電鍍層。
專利摘要一種以PCB為封裝基板的快閃記憶體集成電路，包括基板和置於其上的快閃記憶體晶片；所述基板單層雙面PCB板，其上表面有與快閃記憶體晶片的電連接點一一對應的焊盤；所述焊盤與位於基板下表面的各引腳一一對應地電連接。所述快閃記憶體晶片置於該基板的上表面，以金屬導線將其電連接點與所述各焊盤一一對應地焊接，再用封裝材料將基板上表面封裝成形。本實用新型的有益效果是用BT基材的單層雙面PCB板為基板代替銅製的導線框架，所製作的快閃記憶體集成電路在模塑後無需對其引腳做電鍍處理，的降低了製作成本且縮短製作周期，並更利於環保。在新產品試製階段或中小批量生產中，採用這種封裝快閃記憶體集成電路，更具有製作周期短、經濟、實用的突出優勢。
文檔編號H01L23/498GK201918384SQ20102062682
公開日2011年8月3日 申請日期2010年11月26日 優先權日2010年11月26日
發明者劉紀文, 王樹鋒 申請人:深圳市晶凱電子技術有限公司