基於深溝槽的動態隨機存取存儲器和製作方法

2023-12-01 06:53:11 1

專利名稱：基於深溝槽的動態隨機存取存儲器和製作方法
技術領域：
本發明涉及到製作基於深溝槽的存儲電容器的存儲節點的方法而特別是涉及到只需要一個溝槽開槽工藝過程製作隔離頸環和埋置電容器結構的方法。尤其是，本發明提供一種在頸環和埋置電容器板之間達到自對準的工藝過程。此外，用LOCOS工藝過程來製作結構中的頸環。本發明也涉及到一種新的基於深溝槽的存儲電容器結構。
在現時可買得到的數據處理器中的高處理速度必須靠大量的高速隨機存取存儲器來支撐。由於每個存儲單元的器件數目減少，動態隨機存取存儲器(DRAM)提供了大部分所要求的存儲，所以能夠在單片集成電路晶片上構成數量非常大的存儲單元。在這樣的器件中，因為由於小尺寸最大程度地限制每個電容器的電容，然而為了獲得足夠的用於探測存儲電荷存在或不存在的讀出放大器的工作範圍，存儲電容必須比位線電容大，所以存儲單元(原則上每個存儲單元包括一個存儲電容器)構成的密度是很重要的。因此，溝槽形成比較深的深度而彼此留有非常緊密的間隔。這些相同的幾何形狀對於其他的溝槽結構例如隔離溝槽來說，也是重要的。
近年來，在形成溝槽電容器的半導體襯底內構成埋置電容器板也已實際應用。埋置電容器板是在動態隨機存取存儲單元中包圍存儲節點溝槽的側面和底部的區域，起存儲電容器的固定電位電極的作用。埋置電容器板一般沿存儲節點溝槽側面往下延伸約6微米。埋置電容器板的頂表面位置所在的深度應在半導體襯底表面以下設定的距離例如1.5±0.4微米。
採用抗蝕劑開槽工藝過程和摻雜劑例如砷從溝槽下部分的外擴散能夠製作埋置電容器板。Gololen等人並且轉讓給國際商用機器公司(IBM)的美國專利5,618,751描述了一種像這樣的工藝過程。
眾所周知類型的DRAM使用如Nesbit等人在國際電子器件會議技術彙編(Technical Digest of the International Electron DevicesMeeting)，華盛頓哥倫比亞特區(Washington，D.C)1993年627頁中的「具有自對準埋置片的0.6平方微米256兆位溝槽DRAM單元(BEST)」(「A 0.6μm2256mb Trench DRAMCell with Self-AlignedBuried strap(BEST)」)所說明的深溝槽電容器。一般通過採用對電容器多晶矽填料的三個蝕刻步驟以及隔離埋置電容器板和構成在電容器頂部跨過頸環而與傳送電晶體連接的片連接的二個頸環形成步驟製作深溝槽電容器。像這樣的工藝過程具有很窄的配合公差以及高應力和高接觸電阻的缺點。更近一些年來，已研製了減少蝕刻步驟數目的改進的工藝過程。特別是，見Hsu等人並且轉讓給國際商用機器公司(IBM)的美國專利5,395,786，其公開內容可作為參考。
儘管如此，在先的工藝過程為形成埋置電容器板和隔離頸環需用二個獨立的溝槽開槽步驟。因為所述步驟難以控制，所以仍遇到問題。並且，可靠性問題在節點-頸環界面存在。
本發明涉及不需要許多獨立的為形成埋置板和頸環的溝槽開槽的製作基於深溝槽的存儲電容器的存儲節點的工藝過程。此外，根據本發明，埋置電容器板和頸環是自對準的。特別是，本發明的方法涉及到在半導體襯底表面上蝕刻溝槽和在溝槽側壁上形成介電材料層。為了曝露溝槽上部分的底層區域，從溝槽的上面區域部分地去除介電材料層。然後在側壁上部分生長氧化物層。從剩餘的側壁部分去除介電材料並通過摻雜形成埋置電容器板。在包括頸環和節點上的溝槽壁(即埋置電容器上的溝槽壁)上形成介電材料層。在溝道裡面形成內部電極。本發明也涉及到通過所述公開的工藝過程獲得的結構。
本發明也涉及到包括在襯底內有溝槽的半導體襯底、鄰接溝道上部分設置的頸環氧化物、與頸環氧化物自對準的埋置電容器板、在溝槽內並延伸到溝槽頂部的介質層和在溝槽裡面的內部電極的半導體結構。特別是由於在頸環底部處的過渡段上有介質層所以延伸到溝槽頂部的介質層是有利的。
根據下面的詳細描述，本發明還有的其他目的和優點對精通技術的人是顯而易見的。在描述中仔細考慮的實施本發明的最好方法的說明圖僅說明和論述發明的最佳實施例。正如將會意識到的那樣，本發明可以用其他不同的實施例，而其某些細節在沒有脫離本發明的情況下在許多顯而易見的方面是可以變化的。因此，就性質上來說，這種描述被認為是說明性的而不被認為是約束性的。
附圖的簡要說明

圖1-10是在本發明的製作工藝過程中的各個步驟期間穿過溝槽存儲器的橫截面圖。
為了便於對本發明的理解，將參考用於表示的本發明製作結構的各個工序的附圖當討論提到n型雜質時特定的工藝步驟能應用於P型，反之亦然。同樣，本發明能應用於除矽以外在本技術領域大家知道的其它襯底，例如包括III-V族半導體的半導體材料的襯底。此外，當提到「第一類型」雜質和「第二類型」雜質時，「第一類型」指的是n型或p型雜質而「第二類型」指的是相反的導電類型，這是不言而喻的。也就是說，如果「第一類型」是p，「第二類型」則是n。如果「第一類型」是n，「第二類型」則是p。用於矽的P型摻雜劑包括硼、鋁、鎵和銦。用於矽的N型摻雜劑包括砷、磷和銻。
參閱圖1，表示透過在矽襯底10上蝕刻的一個深溝槽11的橫截面視圖。通過像例如使用HBr、NF3、O2、Sil4的反應離子蝕刻(RIE)之類的常規定向蝕刻工藝過程，能夠使溝槽蝕刻到一般約為5微米到8微米露出溝槽側壁的深度。溝槽的形狀不局限於具有平行壁的形狀而是包括其他形狀，例如具有錐形壁或凹入狀剖面(例如呈瓶狀)的形狀。典型的半導體矽襯底是晶體取向為100的P型矽襯底。此外，在蝕刻溝槽以前在襯底10上沉積襯墊區絕緣材料層。薄層13的典型例子是用通常的化學汽相沉積方法例如低壓化學汽相沉積工藝方法(LPCVD)沉積氮化矽。所述薄層13一般約為1000埃到5000埃。例如用化學汽相沉積在溝槽壁上形成介質層14以構成氮化矽和/或最好具有氮化矽的氧化矽的介質阻擋。此外，熱氧化的二氧化矽薄層(在圖中未表示出)可以生長到約為20埃-100埃的厚度，作為在化學汽相沉積SiN層以前的襯墊層。在典型的例子中，通過低壓化學汽相沉積工藝方法沉積約為20埃到100埃的氮化矽層，例如氮化矽層為50埃(見圖2)。
然後在溝槽11中沉積光致抗蝕劑15而然後經像化學順流蝕刻(CDE)技術之類的蝕刻開槽工藝過程處理以去除一直到初始深度的光致抗蝕劑，初始深度等於或大於在襯底中陣列排列的井深度，初始深度一般在襯底表面以下約0.8到1.2微米。然後通過蝕刻去除沒有被光致抗蝕劑15保護的介質層14上部分。例如，在氧化矽的情況中，採用像化學順流蝕刻(CDE)之類的均質蝕刻工藝過程能夠進行蝕刻。能使用的典型的光致抗蝕劑為Shipley AZ-7500。
然後採用通常的溼法光致抗蝕劑剝離工藝過程從溝槽中去除剩餘的光致抗蝕劑15。介質層14保留在溝槽11的下部分中。見圖4。
然後在有溼氧或者最好是幹氧的情況下，通過加熱到約800℃到1100℃的溫度使在溝槽的上面區域中的露出的矽氧化而形成頸環氧化物16。氧化約2到10分鐘，形成約10到50納米的頸環氧化物16。在典型的例子中，在有幹氧的情況中在約為1050℃的溫度下氧化5分鐘左右，形成具有厚度約為350埃的氧化矽。在側壁上的氧化矽介質層14和襯墊氧化物13掩蓋結構的其他部分避免在這些其他區域中氧化。見圖5。
然後通過使用HF-甘油蝕刻劑之類的蝕刻劑蝕刻以去除溝槽11裡面的氮化矽層14。在典型的例子中，所述蝕刻需用50秒到100秒左右。見圖6。
然後通過摻入與襯底相反類型的雜質能夠形成埋置電容器板17。例如，在襯底是P型時，摻雜劑將是n型並且在矽的情況中摻雜劑最好是砷。在頸環和襯墊氧化物掩蓋這些不摻入摻雜劑的區域的情況下把摻雜劑摻入溝槽的下面區域。摻雜劑濃度一般為1×1018到5×1020原子/釐米3左右，例如約為5×1019原子/釐米3。通過沉積像砷矽酸鹽玻璃之類的摻雜矽酸鹽玻璃能夠提供摻雜劑，隨後是在約900到1100℃溫度下熱處理以使砷擴散出而形成所希望的電容器板。然後能夠通過蝕刻去除剩餘的矽酸鹽玻璃，即耗盡砷的矽酸鹽。見圖7。能夠用例如像在砷中的氣相熱處理之類的等離子氣體摻雜或等離子體浸漬注入的其他工藝方法摻入摻雜劑。
然後採用例如在約900℃到1000℃溫度下在有NH3的情況下的熱氮化工藝過程繼之以沉積一層約15埃到100埃厚的氮化矽形成節點介質18。可用LPCVD技術沉積氮化矽。並且如果希望的話，則可使氮化物層氧化而成氮氧化矽層。
並且，如果希望的話，在形成節點介質層以前為了消除由於形成埋置電容器板的摻雜而引起的任何有損害的薄層，可在溝槽中形成約50埃到500埃的犧牲氧化物層而然後就被除去。
然後例如採用沉積摻有與埋置電容器板相同類型的摻雜劑的矽構成溝槽11中的內部電極19。內部電極也能夠看作存儲節點。然後例如採用化學機械拋光(CMP)能夠使結構經受平面化處理，隨後是在存儲節點和矽襯底之間構成片狀電連接21。通過把內部電極放入凹部，繼之以去除節點介質、蝕刻頸環氧化物然後填滿補充的電極材料就能實現片狀電連接。如圖10所示，能夠形成淺溝槽隔離20，隨後是包括構成柵極22、源和漏區23以及與柵極導電連接的常規製作。
根據本發明工藝過程，在獲得頸環上準確形成節點介質的同時產生頸環和埋置電容器板自對準。此外，本發明可以使用各種各樣形成摻雜埋置電容器板的工藝方法並且因為工藝步驟的數目減少而減小在襯墊SiN上的偏差。本發明的工藝過程排除像對需要的光致抗蝕劑和節點電極二者採用同樣蝕刻之類的要求高的蝕刻步驟或開槽步驟。
下面以非約束性例子進一步說明本發明。
例子在P型矽襯底上沉積約2200埃厚的襯墊氮化矽層，然後使深溝槽蝕刻通過襯墊氧化物層到矽。通過低壓化學汽相沉積在溝槽壁上形成約50埃厚的氮化矽介質層。然後在溝槽內沉積Shipley AZ-7500光致抗蝕劑並經化學順流蝕刻處理以使光致抗蝕劑放置在矽襯底表面下面降到0.9微米左右深於在矽襯底中排列勢阱的凹部。
通過化學順流蝕刻去除在溝槽中已沒有被光致抗蝕劑保護的氮化矽介質的上部分。通過通常的溼法光致抗蝕劑剝離工藝過程去除溝槽中剩餘的光致抗蝕劑。
通過在有幹氧的情況下加熱到1050℃左右，使溝槽上部分露出的矽被氧化處理約5分鐘以形成約350埃的頸環氧化物。用HF-甘油蝕刻劑蝕刻去除溝槽內的氮化矽。
然後通過採用氣相擴散和溫度約為1000℃的擴散熱處理注入約5×1019原子/釐米3的砷，形成埋置電容板。在溝槽內形成約100埃的犧牲氧化物層而然後被除去。然後通過在有NH3的情況下在溫度約900℃時形成約20埃的氮化矽層的熱氮化處理，形成節點介質。
通過沉積N型矽形成內部電極，繼之以化學機械拋光。通過把內部電極、節點氮化矽介質和頸環氧化物置入凹部然後填滿補充的電極材料，在內部電極和矽襯底之間構成片狀電連接。
有關發明的上面描述舉例說明和論述了本發明。另外，公開內容僅僅說明和論述本發明的最佳實施例，而且如上所述，省略了本發明能夠用於各種各樣的其他組合、變更和場合併且在如本文表達的與所述有關技術的教學和/或技能或知識相當的發明思想範圍內能夠變化或變換。在本文中所述實施例是進一步用來說明實施本發明的已知的最好方法而使精通技術的人在所述或者其他的實施例中和在實際應用或發明的用途要求的種種變更的情況中應用本發明。因此，論述不是用來限制本發明而是本文中公開內容的方式。並且，意圖把附加的權利要求書看作是包括可替換的實施例。
權利要求
1.一種在半導體襯底上製作用於基於深溝槽的存儲電容器的存儲節點的方法，包括在半導體襯底表面內蝕刻溝槽；在上述溝槽側壁上形成介質層；為了曝露所述側壁的上部分的底層區域部分地去除所述介質層；在所述側壁的所述上部分上生長氧化物層；從所述溝槽的所述側壁去除所述介質的剩餘部分；摻雜以形成埋置電容器板；為形成節點介質在至少下溝槽側壁上形成溝槽介質；和在所述溝槽內形成內部電極。
2.如權利要求1的方法，其特徵在於在上述溝槽的上述側壁上的所述介質層包括氮化矽。
3.如利要求1的方法，其特徵在於上述內部電極包括摻雜矽。
4.如權利要求1的方法，方法包括通過矽的定位氧化在上述側壁的上述上部分上生長所述氧化層。
5.如權利要求1的方法，其特徵在於所述襯底包括矽。
6.如權利要求1的方法，其特徵在於通過用砷摻雜繼而加熱使砷移動，形成所述埋置電容器板。
7.如權利要求1的方法，其特徵在於在所述溝槽的下部分上所述介質包括氮化矽。
8.如權利要求1的方法，其特徵在於所述側壁的上部分約為0.8到1.微米。
9.如權利要求1的方法，其特徵在於進一步包括蝕刻所述內部電極和所述頸環介質到搭接片深度，由此曝露在部分所述頸環側壁上的搭接片連接表面和在所述內部電極頂部上的電極連接表面；在所述搭接片連接表面和所述內部電極之間形成導電搭接片。
10.如權利要求9的方法，其特徵在於所述導電搭接片包括摻雜多晶矽。
11.如權利要求1的方法用於製造DRAW。
12.通過權利要求1的工藝過程獲得半導體結構。
13.一種半導體結構，其特徵在於半導體襯底，它包括包括在所述襯底中開有構槽；位於鄰接所述溝槽上部分的頸環氧化物；與所述頸環氧化物自對準的埋置電容器板；在所述溝槽內並延伸到所述溝槽頂部的介質層；和在所述溝槽內的內部電極。
14.如權利要求13的半導體結構，其特徵在於在所述溝槽內的所述介質層包括氮化矽。
15.如權利要求13的半導體結構，其特徵在於所述內部電極包括摻雜矽。
16.如權利要求13的半導體結構，其特徵在於所述襯底包括矽。
17.如權利要求13的半導體結構，其特徵在於所述埋置電容器板包括砷。
18.如權利要求13的半導體結構，其特徵在於所述側壁的上部分在半導體襯底頂表面下面約0.8到1.2微米。
19.權利要求13的半導體結構，其特徵在於所述溝槽約為5到8微米深。
20.權利要求13的結構是DRAW。
全文摘要
通過在半導體襯底表面內蝕刻溝槽、在溝槽側壁上形成介質層、部分地去除介電材料層暴露側壁上部分、在側壁上部分上生長氧化層、去除剩餘的介電材料層、摻雜以形成埋置電容器板、形成節點介質和在溝槽裡面形成內部電極,製作基於深溝槽的存儲電容器的存儲節點。最好用LOCOS工藝方法形成在溝槽上部分上的氧化物層。
文檔編號H01L27/108GK1257308SQ99106678
公開日2000年6月21日 申請日期1999年5月20日 優先權日1998年6月2日
發明者萊爾提斯·伊科諾米克斯, 阿爾萊克·格輪寧, 赫伯特·L·豪, 卡爾·J·雷德恩斯, 萊格爾奧·嘉米, 約持姆·豪普夫納, 華申(音譯) 申請人:國際商業機器公司, 西門子公司