具有電源和接地通孔的封裝的製作方法

2023-11-09 23:54:22

專利名稱：具有電源和接地通孔的封裝的製作方法
技術領域：
本發明涉及集成電路領域。更具體地，本發明涉及用於集成電路的封裝。
背景技術：
在絲焊集成電路14中，焊盤22位於晶片14的周邊，如

圖1所示。焊盤22典型地 包括用於電源連接(電源)、接地連接(接地)以及信號連接的焊盤。集成電路14典型地 被安裝至封裝襯底12，且絲焊連接在集成電路14與封裝襯底12之間形成。因此，封裝襯底 12也具有構成絲焊的接合結構M。來自集成電路14上的電源和接地連接的焊絲通常與環 繞封裝襯底12中的安裝了集成電路14的那部分的電源環16和接地環18建立連接，該部 分被稱為管芯附連焊盤20。如本文中所使用的術語「集成電路」包括諸如在單片半導電襯底上形成的那些器 件，該襯底諸如由矽或鍺之類的四族材料、或由砷化鎵之類的III-V族化合物或此類材料 的混合物形成的襯底。該術語包括所形成的諸如存儲器和邏輯的所有類型的器件，以及諸 如MOS和雙極的此類器件的所有設計。該術語還包括諸如平板顯示器、太陽能電池以及電 荷耦合器件的應用。集成電路14上的電源和接地焊盤22佔據了大量空間。在具有4 1 1的信號 電源接地焊盤比例的一些設計中，電源和接地焊盤22佔據了集成電路14上的焊盤22的 三分之一，從而顯著增大了晶片14的尺寸。隨著集成電路技術的發展，越來越小的空間中包含了越來越多的電晶體和其它器 件。即使這些器件本身可被較小的晶片尺寸容納，給定集成電路中器件數量的增加也表明 需要更多數量的焊盤22，從而需要更大的晶片尺寸來容納附加的焊盤22。這與持續減小集 成電路14的晶片尺寸的一般市場壓力相牴觸。封裝襯底12上的電源環16和接地環18以及集成電路14上的電源和接地焊盤22 導致在不向集成電路製造和封裝組件中冒險加入許多工藝(這會導致高得多的成本)的情 況下減小晶片14或封裝襯底12的尺寸非常困難。減小焊盤22和焊指(bonding finger) 24所需空間的一種方法是減小焊盤22之 間的間距並減小焊指M之間的間距。然而，為了不影響焊接工藝和焊絲的機械因素，這些 間距只能被減小那麼多。另一方法是從絲焊封裝10換成倒裝焊封裝。然而，倒裝焊封裝一 般比絲焊封裝貴。因此，所需要的是至少部分地克服諸如上述那些問題的系統。

發明內容
上述和其它要求通過一種絲焊設計集成電路得以滿足，該集成電路具有襯底，該 襯底具有正面和相反的背面。電路被設置在正面上。導電通孔被設置成從正面穿過襯底到 背面，且電連接至電路，以使導電通孔僅為電路提供電源和接地服務。焊盤被設置在正面 上，且電連接至電路以使焊盤僅為該電路提供信號通信。
以此方式，消除了舊集成電路設計中專用於電源和接地連接的所有焊盤，並由導 電通孔替換，這樣在集成電路中需要少得多的空間。因為導電通孔與襯底的背面建立電連 接，所以幾乎沒有襯底正面上的表面積被用於電源和接地連接。因此，可使集成電路小很 多，或容納更多數量的信號焊盤。在根據本發明該方面的各實施例中，導電通孔僅被設置在襯底的中心位置和襯底 的角落位置中的至少一個處。在一些實施例中，導電通孔各自包括從正面到背面的單個垂 直鏜孔。在一些實施例中，至少一個導電通孔被設置在襯底的角落位置，從而當該襯底被單 片化時，僅至少一個導電通孔的原始大小的四分之一保留在該襯底中。根據本發明的另一方面，描述了一種絲焊設計封裝襯底，該襯底具有正面和背面， 且管芯附連焊盤設置在該襯底的正面，其中該管芯附連焊盤基本用導電錶面覆蓋。導電錶 面包括至少一個電源表面和至少一個接地表面。導電焊指被設置在正面上的管芯附連焊盤 外部，且電連接被設置在背面上。導電跡線被設置在正面與背面之間，並將正面上的焊指與 導電錶面電連接至背面上的電連接。在根據本發明該方面的各個實施例中，至少一個電源表面包括四個電源表面，這 四個電源表面中的每一個設置在管芯附連焊盤的四個角落位置中的每一個中。在一些實施 例中，至少一個接地表面包括設置於管芯附連焊盤的至少一個中心部分中的僅一個接地表 面。在一些實施例中，管芯附連焊盤不大於封裝襯底被設計成要容納的集成電路。根據本發明的又一方面，描述了一種封裝集成電路，該集成電路具有如上所述的 絲焊設計集成電路、如上所述的絲焊設計封裝襯底，其中該絲焊設計封裝襯底的導電錶面 與絲焊設計集成電路的導電通孔建立連接，且導電焊絲在焊盤與焊指之間形成電連接。附圖簡述通過參照結合附圖考慮的詳細描述，本發明的其它優點將顯而易見，附圖未按比 例繪製以更清楚地表現細節，在所有的若干附圖中，相同附圖標記表示相同元件，且其中圖1是現有技術的封裝襯底設計，其中描繪了管芯附連焊盤、電源和接地環以及 焊指。圖2是根據本發明一實施例的集成電路，其中描繪了導電通孔的三個位置以及用 於信號連接的焊盤。圖3是根據本發明一實施例的不具有電源或接地環的封裝襯底，其中描繪了較小 的管芯附連焊盤和較多數量的焊指。圖4是根據本發明一實施例的封裝集成電路的橫截面，其中描繪了具有通過絲焊 連接到封裝襯底的信號連接與通過集成電路背面上的導電通孔到封裝襯底的電源和接地 連接的集成電路。詳細描述現在參照圖2，且根據本發明諸實施例，集成電路14被製造成具有設置在晶片14 的一個或多個位置處的矽直通孔(TSV) 26，諸如位於集成電路中心處或位於集成電路14的 角落處。TSV 26a的角落位置可以整個位於晶片14的周邊內，或被設置成使TSV 2 在集 成電路14被單片化時切割成四分之一，以此方式使單個TSV 26b可由四個集成電路14的 電路(共用公共角落位置的四個電路)共用，這四個集成電路在被單片化時變成四個獨立 的集成電路14。
TSV沈提供從設置在集成電路14的上表面上的電路到形成集成電路14的襯底的 背面的導電通路。根據本發明，僅電源和接地連接通過TSV沈路由出去，因此在晶片14上 不需要電源或接地焊盤22。因此，過去用於電源和接地焊盤22的所有空間現在被釋放至其 它用途，諸如使晶片14更小、增大用於信號連接的焊盤22的數量、增大集成電路14中的器 件數量、或上述用途的組合。如圖3所述，封裝襯底12被修改成具有設置在封裝襯底12的管芯附連焊盤20中 的TSV沈下方的導電錶面觀、30。在一些實施例中，導電錶面觀和30可與TSV沈對準， 且基本不大於TSV 26，當晶片14被安裝到封裝襯底12時TSV 26與導電錶面28和30建立 電接觸。然而，在其它實施例中，實際上封裝襯底12的管芯附連焊盤20的整個表面被轉換 成導電錶面觀和30的圖案，這使得晶片14與封裝襯底12對準的重要性小得多。導電錶面28和30優選彼此電絕緣，以按照需要不產生電源和接地交叉，或不同電 壓的電源的交叉等。通過按照這種方式使用管芯附連焊盤20的較大部分，單個封裝襯底設 計12能容納不同大小的集成電路14或具有不同TSV 26布置的集成電路設計14。導電錶 面觀和30以及焊指M被路由至封裝襯底12的另一面上的電連接。與以上關於晶片12所描述的相似，可從封裝襯底12消除電源16和接地18的焊 環，從而在封裝襯底12的表面上提供可用空間量的增加。在電源環16和接地環18被消除 的情況下，用於信號連接的焊指M可更靠近管芯附連焊盤20，從而在封裝襯底12的周邊產 生附加空間。該附加空間可用於使封裝襯底12更小、增多可用於信號連接的焊指M的數 量(諸如通過增加焊指M的附加環)，或這兩者的組合。因為也可使集成電路14更小，從而減小了管芯附連焊盤20的尺寸，所以安裝在較 小封裝襯底12上的較小集成電14的總尺寸可被顯著減小。此外，將焊指M移至更接近集 成電路14減少了絲焊所需的焊絲量，從而提高了連接的電性能，並降低了給定封裝集成電 路10所需的焊絲的成本。較短的電源和接地連接還增強了熱耗散和對由高級集成電路技 術所產生的較大功率的處理。現在參照圖4，描述了根據本發明實施例的封裝集成電路10的橫截面，其中集成 電路14具有通過絲焊連接30到封裝襯底12的信號連接以及通過集成電路14背面上的導 電通孔沈到封裝襯底12的電源和接地連接。電源和接地連接可諸如通過設置在TSV 26 與導電錶面觀和30之間的各向異性導電環氧樹脂34來形成。圖4中還描繪了設置在封 裝襯底12的正面與背面之間的導電跡線38的表示。在本發明各實施例中設置了諸如球焊 (已描述)和插針(未描述)的封裝連接40。集成電路14可諸如通過環氧化物底層填充材料36附連至封裝襯底12的管芯附 連焊盤20。諸如環氧化物的密封劑44被用於將集成電路14密封至封裝襯底12，並保護該 集成電路14和焊絲30。在一個實施例中，電源連接伸出至封裝襯底12的邊緣或角落，如 44處所呈現，而接地連接伸出至封裝襯底12的中心，如42處所呈現。對本發明的優選實施例的上述描述以被呈現用於說明和描述的目的。它們不旨在 窮舉或將本發明限制為所公開的精確形式。根據上述示教，明顯的修改和變化是可能的。選 擇和描述了實施例以儘量提供本發明的原理的最佳說明，從而使本領域普通技術人員能使 各實施例中的本發明以及各種修改適用於所構想的特定用途。所有此類修改和變型在如由 所附權利要求限定的本發明的範圍內，本發明的範圍根據其被清楚地、合法地以及公正地賦予的寬度來解釋。
權利要求
1.一種絲焊設計集成電路，包括 具有正面和相反的背面的襯底， 設置在所述正面上的電路，設置成從所述正面穿過所述襯底到所述背面的導電通孔，所述導電通孔電連接至所述 電路，以使所述導電通孔僅為所述電路提供電源和接地服務，以及設置在所述正面上的焊盤，所述焊盤電連接至所述電路，以使所述焊盤僅為所述電路 提供信號通信。
2.如權利要求1所述的絲焊設計集成電路，其特徵在於，所述導電通孔僅被設置在所 述襯底的中心位置和所述襯底的角落位置中的至少一個處。
3.如權利要求1所述的絲焊設計集成電路，其特徵在於，所述導電通孔中的每一個包 括從所述正面到所述背面的單個垂直鏜孔。
4.如權利要求1所述的絲焊設計集成電路，其特徵在於，至少一個所述導電通孔被設 置在所述襯底的角落位置，從而當所述襯底被單片化時，僅所述至少一個導電通孔的原始 尺寸的四分之一保留在所述襯底中。
5.一種絲焊設計封裝襯底，包括 具有正面和背面的襯底，設置在所述襯底的正面上的管芯附連焊盤，所述管芯附連焊盤基本用導電錶面覆蓋， 所述導電錶面包括至少一個電源表面和至少一個接地表面， 設置在所述正面上的所述管芯附連焊盤之外的導電焊指， 設置在所述背面上的電連接，以及設置在所述正面與所述背面之間的導電跡線，所述導電跡線將所述正面上的所述焊指 和導電錶面電連接至所述背面上的電連接。
6.如權利要求5所述的絲焊設計封裝襯底，其特徵在於，所述至少一個電源表面包括 四個電源表面，這四個電源表面中的每一個設置在所述管芯附連焊盤的四個角落位置中的 每一個中。
7.如權利要求5所述的絲焊設計封裝襯底，其特徵在於，所述至少一個接地表面包括 設置於所述管芯附連焊盤的至少一個中心部分中的僅一個接地表面。
8.如權利要求5所述的絲焊設計封裝襯底，其特徵在於，所述管芯附連焊盤不大於所 述封裝襯底被設計成要容納的集成電路。
9.一種封裝集成電路，包括 絲焊設計集成電路，包括具有正面和相反的背面的集成電路襯底， 設置在所述集成電路襯底的正面上的電路，設置成從所述集成電路襯底的正面穿過所述集成電路襯底到所述集成電路襯底的背 面的導電通孔，所述導電通孔電連接至所述電路，以使所述導電通孔僅為所述電路提供電 源和接地服務，以及設置在所述集成電路襯底的正面上的焊盤，所述焊盤電連接至所述電路，以使所述焊 盤僅為所述電路提供信號通信， 絲焊設計封裝襯底，包括具有正面和背面的封裝襯底，設置在所述封裝襯底的正面上的管芯附連焊盤，所述管芯附連焊盤基本用導電錶面覆 蓋，所述導電錶面包括至少一個電源表面和至少一個接地表面，其中所述絲焊設計封裝襯 底的導電錶面與所述絲焊設計集成電路的導電通孔建立電連接，設置在所述封裝襯底的正面上的所述管芯附連焊盤之外的導電焊指，設置在所述封裝襯底的背面上的電連接，以及設置在所述封裝襯底的正面與所述封裝襯底的背面之間的導電跡線，所述導電跡線將 所述封裝襯底的正面上的焊指和導電錶面電連接至所述封裝襯底的背面上的電連接，以及在所述焊盤與所述焊指之間形成電連接的導電焊絲。
10.如權利要求9所述的封裝集成電路，其特徵在於，所述導電通孔僅被設置在所述集 成電路襯底的中心位置和所述集成電路襯底的角落位置中的至少一個處。
11.如權利要求9所述的封裝集成電路，其特徵在於，所述導電通孔中的每一個包括從 所述集成電路襯底的正面到所述集成電路襯底的背面的單個垂直鏜孔。
12.如權利要求9所述的封裝集成電路，其特徵在於，至少一個所述導電通孔被設置在 所述集成電路襯底的角落位置，從而當所述集成電路襯底被單片化時，僅所述至少一個導 電通孔的原始尺寸的四分之一保留在所述集成電路襯底中。
13.如權利要求9所述的封裝集成電路，其特徵在於，所述至少一個電源表面包括四個 電源表面，這四個電源表面中的每一個設置在所述管芯附連焊盤的四個角落位置中的每一 個中。
14.如權利要求9所述的封裝集成電路，其特徵在於，所述至少一個接地表面包括設置 於所述管芯附連焊盤的至少一個中心部分中的僅一個接地表面。
15.如權利要求9所述的封裝集成電路，其特徵在於，所述管芯附連焊盤不大於所述絲 焊設計集成電路。
全文摘要
一種絲焊設計集成電路具有襯底，該襯底具有正面和相反的背面。電路被設置在正面上。導電通孔被設置成從正面穿過襯底到背面，且電連接至電路，以使導電通孔僅為電路提供電源和接地服務。焊盤被設置在正面上，且電連接至電路以使焊盤僅為該電路提供信號通信。
文檔編號H01L23/055GK102057481SQ200980122475
公開日2011年5月11日 申請日期2009年1月7日 優先權日2008年9月9日
發明者C·郭, Q·H·洛 申請人:Lsi股份有限公司