利用混合多晶片集成的光收發器的製作方法

2023-11-10 07:08:37

本公開涉及光電集成，更具體地，涉及基於使用低成本扇出晶片級封裝(FOWLP)架構和模製通孔(through-mold via)(TMV)技術的管芯上封裝多晶片堆疊集成的緊湊型光收發器。

背景技術：

隨著科學技術的快速更新，計算機的處理速度和容量相應地增加。為了縮短在電子裝置之間(例如，從LD驅動器/TIA到數位訊號處理器DSP)或者在電子(驅動器/TIA)和光子(例如，CDR和PAM4ASIC)之間的常規引線接合的互連長度，人們已經開始在Si光子管芯中使用矽通孔(TSV)工藝來替代引線接合併且進行互連。然而，由於執行工藝和處理薄晶片的高成本，所以TSV工藝仍然準備用於大規模生產。此外，當前的基礎設施和投資僅允許在12英寸晶片中進行精細的TSV工藝。這限制了在使用小於12英寸的襯底尺寸的各種技術中採用的基於TSV的互連的靈活性，例如，8英寸SiGe工藝、8英寸BiCMOS工藝、GaAs襯底工藝、InP襯底工藝、以及8英寸MEMS工藝。製造工藝的複雜性、低產量、低效的晶片面積使用以及擴展到高級電子設備非常昂貴，使TSV工藝不切實際地用於製造Si光子場產品。因此，需要替代解決方案，用於集成電子功能和光子電路，以滿足在電子和光子之間不斷增加的帶寬的要求。期望具有改進的封裝方案，其享有3D多晶片堆疊集成的高性能益處，具有更短的互連和更低的寄生，同時保持簡單封裝工藝和低成本。

技術實現要素：

根據本實用新型的一個方面，一種利用混合多晶片集成的光收發器，包括：PCB，具有多個預製表面接合位點；第一晶片，包括嵌入在覆蓋電介質再分布層的電介質模製層內的多個電子裝置，通過分別在所述多個預製表面接合位點經由多個導體球接合所述電介質再分布層同時暴露填充在多個模製通孔TMV中的焊接材料，將所述第一晶片設置在所述PCB上，所述多個TMV形成在所述電介質模製層中；以及第二晶片，包括嵌入在SOI晶片中的光子裝置，所述第二晶片具有添加有多個導體凸塊的前表面，所述第二晶片堆疊在所述第一晶片上方，其中，在所述前表面上的所述多個導體凸塊分別接合到所述多個TMV中的所述焊接材料。

進一步地，所述第一晶片包括在覆蓋用於所述電介質再分布層的HD-8940 PBO膜的扇出晶片級封裝(FOWLP)架構下使用用於所述電介質模製層的嵌入絕緣片(EBIS)型材料封裝在一起的多個電子管芯。

進一步地，所述多個電子裝置包括PAM4 ASIC模塊、驅動器模塊、跨阻抗放大器模塊以及多個AC耦合電容器。

進一步地，所述多個導體球中的每個接合到嵌入在所述電介質再分布層中的第一導電焊盤。

進一步地，填充在所述多個TMV中的每個中的所述焊接材料接合到嵌入在所述電介質再分布層中的第二導電焊盤。

進一步地，所述第二晶片是基本上沒有矽通孔結構的Si光子晶片。

進一步地，所述光子裝置包括基於Si的光波導、調製器以及多個光電二極體。

進一步地，所述第二晶片還包括一個或多個雷射二極體，所述一個或多個雷射二極體安裝在所述前表面的凹陷區域上並且經由安裝焊盤與所述多個導體凸塊中的一個或多個電耦接，以通過在所述電介質再分布層中的一個或多個導電焊盤以及所述多個導體球中的一個或多個連接到所述PCB，而無需任何外部引線接合。

進一步地，所述第二晶片還包括形成在所述前表面的邊緣附近的一個或多個光纖耦合結構。

進一步地，所述電介質再分布層還包括嵌入導線，所述嵌入導線用於分別通過填充在所述多個TMV中的所述焊接材料和在所述第二晶片的所述前表面上的所述多個導體凸塊，來將所述多個電子裝置選擇性地連接到至少所述調製器和所述多個光電二極體。

進一步地，還包括安裝在一個或多個光纖耦合結構中的一個或多個光纖，所述一個或多個光纖在所述第二晶片的前表面和所述第一晶片的所述電介質模製層之間，以與對應的基於Si的光波導耦合。

附圖說明

圖1是根據本實用新型實施例的通過DoP工藝在PCB上組裝的光收發器的俯視圖；

圖2是示出根據本實用新型的實施例的圖1的光收發器組件的橫截面AA'剖視圖的示圖；

圖3是示出根據本實用新型的實施例的圖1的光收發器組件的橫截面BB'剖視圖的示圖；

圖4是示出根據本實用新型的實施例的圖1的光收發器組件的橫截面CC'剖視圖的示圖；以及

圖5A-圖5D是示出根據本實用新型的實施例的用於組裝緊湊型光收發器的一系列過程的示圖。

具體實施方式

本公開涉及光電集成。更具體地，通過在具有用於電耦接的模製通孔(TMV)的FOWLP封裝電子晶片上堆疊的高產出矽光子晶片的管芯上封裝(DoP)多晶片集成，來形成高速緊湊型光收發器。在某些實施例中，本實用新型應用於高速光通信，但是其他應用也是可行的。

在現代電氣互連繫統中，高速串行鏈路代替並聯數據總線，並且串行鏈路速度因CMOS技術的演進而快速增大。根據摩爾定律，網際網路帶寬每兩年就幾乎翻倍。但是摩爾定律在今後十年結束。標準CMOS矽電晶體在大約5nm時停止增大。並且，因生產規模而增大的網際網路帶寬進入穩定時期。但是網際網路和移動應用繼續需要大量帶寬來傳輸照片、視頻、音樂以及其他多媒體文件。本公開描述了超越摩爾定律提高通信帶寬的技術和方法。

串行鏈路性能受到信道電氣帶寬和電子部件的限制。為了解決由帶寬限制引起的符號間幹擾(ISI)問題，我們需要使所有電氣部件儘可能接近，以減小在其間的距離或通道長度。光子學和電子學的單片集成(例如，參見美國專利No.8,895,413)承諾一次性提高其能力。Luxtera的專利公開了集成Si光子和高速電子器件的兩種單片方式，即，使用嵌入電子部件內的Si通孔(TSV)的並排集成和3D集成。實際上，這兩種方法在電子學和光子學之間帶來了比引線接合方法提供的低得多的寄生現象。然而，由於製造過程極端複雜，所以該方法非常昂貴並且產量低。從系統的角度來看，存在另一個缺點，即，在電子電路和PCB或封裝襯底之間仍然需要引線接合。因此，從PCB或封裝襯底到電子電路的電信號傳輸沒有改善，反之亦然。實現具有高產出的高級集成的替代方法是使用多晶片集成技術。在本申請中，我們將公開通過單獨製造的TSV/TGV插入器使用電/光管芯堆疊集成的高速緊湊型光收發器以及具有優化的節距尺寸的交錯凸塊設置。

在特定的實施例中，本實用新型提供一種藉助混合多晶片集成的光收發器。所述光收發器包括具有多個預製表面接合位點的PCB。此外，所述光收發器包括第一晶片，第一晶片包括嵌入在覆蓋電介質再分布層的電介質模製層內的多個電子裝置。通過分別在多個預製表面接合位點經由多個導體球接合電介質再分布層，同時暴露在形成在電介質模製層中的多個模製通孔(TMV)內填充的焊接材料，將所述第一晶片設置在所述PCB上。而且，所述光收發器包括第二晶片，其包括嵌入在SOI晶片中的光子裝置，所述SOI晶片具有添加有多個導體凸塊的前表面。通過將前表面上的多個導體凸塊分別接合到多個TMV中的焊接材料，將所述第二晶片堆疊在所述第一晶片上方。

藉助根據本實用新型的改進，提供了許多益處。在某些實施例中，本實用新型提供一種用於封裝光收發器的3D管芯上封裝(DoP)多晶片堆疊集成，其使用較低成本的FOWLP和TMV技術實現具有實質上低寄生電容的優異緊湊尺寸。堆疊結構節省更多的電路板面積，其將用於更小的形狀因子光學模塊或用於車載光學應用。通過在單獨晶片上的光子和電子裝置的完全解耦過程，可以整體上為每個部件實現更高的產量，並且為光收發器實現更高的可靠性。此外，通過利用TMV技術和通過再分布層和PCB的直接導體球接合，消除了包括LD電源線的所有不可靠的高寄生引線接合以及在Si光子晶片中的高成本低產出TSV接合，以提供超低寄生組裝過程。使用TMV技術在頂部和底部管芯或封裝之間進行垂直互連，對於各種電子技術節點是靈活的。如果光收發器設計者想要改變驅動器/TIA(SiGe、GaAs或CMOS)和CDR或PAM4ASIC(45nm、28nm、20nm CMOS)的技術，則這是有益的。接合FOWLP和TMV過程，人們不需要重新設計單個晶片並重新開發每個晶片的其相應過程。本實用新型在寬帶通信技術的背景下實現這些益處和其他益處。然而，通過參考說明書的後部分和附圖，可以實現本實用新型的性質和優點的進一步理解。

圖1是根據本實用新型的實施例的通過在PCB上包括FOWLP和DoP工藝的多晶片集成組裝的光收發器的俯視圖。該圖僅是示例，其不應不適當地限制權利要求的範圍。本領域的技術人員將認識到許多變化、替換以及修改。如圖所示，光收發器100通過多晶片集成來組裝。在扇出晶片級封裝(FOWLP)架構下形成第一晶片，以集成光收發器所需的所有關鍵電子管芯。第二晶片形成為單個Si光子(Sipho)管芯，以集成包括表面安裝的雷射二極體的主要光子部件。第二晶片或Si光子管芯在管芯上封裝工藝中堆疊在第一晶片上，以通過採用模製通孔(TMV)技術來耦合在第一晶片中的對應電子裝置。

參考圖1，在組裝的光收發器100的俯視圖中，模製材料110覆蓋設置在PCB 101上的封裝中的多個電子裝置。多個電子裝置是單獨的電子管芯，包括PAM4ASIC模塊122、驅動器模塊124、跨阻抗放大器模塊126或多個單獨的AC耦合電容器128和其他無源部件127。在模製材料110的暴露的前端表面上，通過倒轉其前表面，以面對模製材料110的暴露的前端，來設置Sipho管芯130。如圖所示，一個或多個雷射二極體132安裝在Sipho管芯的在該俯視圖中面朝下的前表面上。至少包括微控制器單元(MCU)141和電源管理單元(PMU)142的光收發器100的其他部件直接組裝在PCB 101上。下面可以在沿著線A-A'、B-B'和C-C'的幾個橫截面剖視圖中找出緊湊型光收發器100的組裝結構的額外特徵。

圖2是示出根據本實用新型的實施例的圖1的光收發器組件的橫截面AA'剖視圖的示圖。該圖僅是示例，其不應不適當地限制權利要求的範圍。本領域的技術人員將認識到許多變化、替換以及修改。如該AA'剖視圖所示，第一晶片通過多個球119接合到PCB 101的表面。如前面在圖1所示，第一晶片是多個電子管芯的FOWLP封裝。特別在該剖視圖中，PAM4ASIC模塊122、驅動器模塊124和幾個AC耦合電容器(CAP)128嵌入模製材料110中。模製材料110是通常用於FOWLP封裝工藝的嵌入絕緣片(EBIS)型電介質材料(dielectric material)。

如圖所示，模製材料110形成為覆蓋用作再分布層(RDL)113的另一電介質材料。該RDL 113包括多個圖案化或單獨嵌入的導電焊盤或布線115。在RDL 113的後端表面上，在將FOWLP封裝設置在PCB 101的相應的多個預製表面接合位點之前，通過後端工藝增加多個導體球119。多個導體球119中的每個形成到RDL 113內部的導電焊盤的電接觸，並且引導至RDL 113的2D平面的其他位置，以連接到在FOWLP封裝中的指定電子裝置。當然，多個導體球119還連接PCB的內部布線，該內部布線引導至PCB上的其他電子裝置(例如，MCU或PMU)，或用於操作光收發器的其他外部源。

另外，如圖2所示，第二晶片130堆疊在第一晶片上。在一個實施例中，通過僅僅基本上集成所有光子裝置，而不包括任何電子裝置工藝和通過脆弱光子裝置的任何昂貴的跨矽通孔(TSV)結構，將第二晶片130形成為Sipho管芯。在一個示例中，在Sipho管芯130中的光子裝置包括光調製器135、多個光電二極體(在圖4中的137)和用於光束耦合器/分離器或多路復用器/解復用器裝置(未明確示出)的基於Si或SiN的光波導。在另一示例中，在第二晶片的前表面上形成幾個光纖耦合結構134或136，用於耦合雷射輸出或用於光收發器的輸入/輸出光信號的光纖。

再次參考圖2，通過經由管芯上封裝工藝利用TMV技術來實現這種多晶片堆疊集成。在堆疊第二晶片之前，在模製材料110的暴露的前端表面上，在多個圖案化位置中形成穿過模製材料110的整個厚度的具有筆直輪廓的多個模製通孔(TMV)結構，以到達在RDL 113內對應的導電焊盤。滴入焊接材料129，以基本上填充整個通孔，其頂端靠近或略高於模製材料110的前端表面。因此，在用於形成Sipho管芯的單獨封裝工藝之後，通過在其前表面上在指定為匹配多個TMV的圖案化位置的位置處增加多個導體凸塊139，製備第二晶片130。現在，將第二晶片130翻轉，以使前表面朝向模製材料的露出的前端表面，使得多個導體凸塊139分別接合(通過焊接)到多個TMV中的焊接材料。

經由導體凸塊139通過TMV結構的在第二晶片和第一晶片之間的接合為在第一晶片中的電子裝置和在第二晶片中的光子裝置之間的指定的光電控制和信號通信提供低寄生電連接。例如，嵌入Sipho管芯130中的調製器135經由多個導體凸塊139中的一個通過焊接材料129以及在RDL113中的一個或多個導電焊盤和布線連接到驅動器模塊124，以基於指定的數位訊號模式，調製輸出雷射。在另一示例中，光電二極體137(參見下面的圖4)也經由多個導體凸塊139中的一個通過焊接材料129和在RDL113中的一個或多個導電焊盤和布線電耦合，以將轉換的電流信號(來自接收的光信號)發送給跨阻放大器模塊126。在PCB組件上的整個光收發器封裝中不存在引線接合。無引線接合的組裝方案使得光收發器能夠傳送>56G波特符號率，因此，能夠以PAM4信號調製格式傳送112Gbps。

在另一實施例中，一個或多個雷射二極體132安裝在前表面的預製凹陷區域131上，其中，導電焊盤133可以設置為用於容納雷射二極體132。導電焊盤133包括在前表面的正常(非凹陷)區域的延伸部分。當在前表面增加多個導體凸塊139時，至少一個導體凸塊連接到導電焊盤133的延伸部分，用於為雷射二極體132提供DC功率。凹陷區域131形成為允許在FOWLP封裝上的倒轉接合的Sipho管芯之間具有足夠的間隙，即使在此處安裝表面安裝雷射二極體。此外，在該DoP工藝中不存在引線接合，即使通常用於為雷射二極體供電的引線接合也被凸塊接合和內部布線代替，以減小總體寄生電容。

圖3是示出根據本實用新型的實施例的圖1的光收發器組件的橫截面BB'剖視圖的示圖。該圖僅是示例，其不應不適當地限制權利要求的範圍。本領域的技術人員將認識到許多變化、替換以及修改。如沿著BB'線的特定剖視圖所示，光纖138耦合到形成在第二晶片130的前表面中的對應的光纖耦合結構136。在這種多晶片堆疊配置中，至少光纖138的截面被覆蓋在第二晶片的前表面和第一晶片的模製材料110的前端表面之間。在特定的實施例中，形成光纖耦合結構136，以使光纖138的光芯(optical core)與在Sipho管芯130中的光波導對準。在形成Sipho管芯130時，通過將光纖耦合結構136(例如，V形槽)定位在前表面的凹陷區域，可以實現適當對準。

圖4是示出根據本實用新型的實施例的圖1的光收發器組件的橫截面CC'剖視圖的示圖。該圖僅是示例，其不應不適當地限制權利要求的範圍。本領域的技術人員將認識到許多變化、替換以及修改。如沿著CC'線的特定剖面圖所示，第一晶片經由多個球119接合到PCB 101。如前面在圖1和圖2所述，第一晶片是多個電子管芯的FOWLP封裝。特別地，在該剖視圖中，PAM4ASIC模塊122、跨阻抗放大器(TIA)模塊126和幾個AC耦合電容器(CAP)128嵌入在模製材料110中。如前面在圖1、圖2以及圖3所述，第二晶片是Sipho管芯130，其基本上集成了所有光子裝置，包括嵌入式光電二極體137和表面安裝的雷射二極體132和光纖138。在第二晶片和第一晶片之間經由導體凸塊139通過TMV結構的接合提供了低-寄生電連接，用於在第一晶片中的電子裝置(例如，TIA 126)與在第二晶片中的光子裝置(例如，光電二極體137)之間的指定的光電控制和信號通信。

在可替換的實施例中，本實用新型還提供了一種用於組裝緊湊型光收發器的方法，示出了基於利用低成本FOWLP架構和TMV技術的多晶片堆疊集成的一些關鍵過程，用於促進DoP過程。圖5A-圖5D是示出根據本實用新型的實施例的方法的一系列過程的示圖。這些圖僅是示例，其不應不適當地限制權利要求的範圍。本領域的技術人員將認識到許多變化、替換以及修改。可以通過示出整個組裝過程的僅四個快照，來跳過一個或多個過程。可以以多個連續順序插入一個現有或額外過程。在不影響組裝過程的主要順序的同時，可以在部件的微小變化時包括其他過程。

參考圖5A的橫截面圖，形成FOWLP封裝，其具有嵌入在覆蓋電介質再分布層113的電介質模製層110中的多個電子裝置。電介質模製層110離開前端表面111，電介質再分布層113具有後端表面112。FOWLP封裝基本上集成了基本上用於組裝光收發器的所有的電子管芯，包括PAM4或CDR、驅動器和TIA。作為FOWLP工藝的一部分包含TMV工藝以，執行TMV工藝，以在多個圖案化位置中產生多個筆直輪廓的模製通孔(TMV)。另外，FOWLP工藝還包括在電介質再分布層113中形成圖案化的導電焊盤115或布線。在前端表面中的某些位置(未露出)以及在後端表面112中的替代位置中，使用Cu材料通過後端工藝，選擇性地形成這些導電焊盤115。還在其內形成導電布線的二維網絡，以基於指定的應用選擇性地連接那些導電焊盤。

在一個實施例中，通過雷射工藝創建每個TMV，以從具有高縱橫比的前端表面111向下蝕刻或鑽取穿過模製層110的整個厚度，以到達在電介質再分布層113的前端(通常不露出)的一個導電焊盤115。在形成多個TMV之後，在通過無電鍍Ni/Au電鍍在Cu焊盤上形成UBM結構之後，將焊接材料129滴入每個TMV內。在某些實施例中，焊接材料充分地填充到每個TMV，使得焊接材料129的頂端部分接近或稍微高於前端表面112。

在另一實施例中，FOWLP工藝還包括後端表面凸塊形成工藝。特別地，在後端表面112上，在與PCB 101上的多個預製表面接合部位匹配的預定位置處形成多個導體球119(通常由選擇的焊接材料或合金製成)。

參考圖5B的橫截面圖，單獨形成Si光子(Sipho)管芯130，以僅集成光子裝置。使用該管芯，不進行關鍵的電子裝置工藝。特別地，Sipho管芯130由一片SOI晶片製成，其中，形成各種光波導和光學部件。在一個示例中，光波導可以是基於Si的或基於Si3N4的，以提供光束耦合/分離或波長復用/解復用功能。包括諸如雷射調製器135和光電二極體等光電子裝置的其他部件也可以嵌入Sipho管芯130的前表面130F下方。但是，在Sipho管芯形成工藝中不包括任何矽通孔結構，以避免容易損壞在薄SOI晶片中的嵌入光子裝置或近表面光學部件以及任何相關的低產量生產問題。

在特定的實施例中，Sipho管芯形成工藝還包括在前表面130F中形成凹陷區域131，並且導電焊盤133可以布置並放置在凹陷區域131上，包括具有規則水平的前表面130F的至少一個延伸部分。該凹陷區域131加上相應的導電焊盤133提供用於安裝一個或多個雷射二極體132的基底。雷射二極體132通過導電焊盤133建立所有其對應的電連接，特別是用於接收用於驅動雷射激發的DC電流的所有電連接。

在另一個特定的實施例中，製備Sipho管芯130的後續工藝包括在包括導電焊盤133的至少一個延伸部分的前表面130F上的多個選定位置上添加多個導體凸塊139。然而，多個導體凸塊均可以由選擇的焊接材料製成，被配置為形成用於嵌入的雷射調製器135或光電二極體以及用於表面安裝的雷射二極體132的電連接。

參考圖5C，光收發器組裝過程通過多晶片3D堆疊集成執行。FOWLP封裝設置在PCB 101上，後端表面112面向PCB，使得多個導體球119分別接合到PCB 101的多個預製表面接合位點。這些凸塊接合在其自身之間或者在其與外部裝置之間在FOWLP封裝中基本上建立多個電子裝置的必要的電連接，而不使用任何引線接合。因此，為了組裝高(>56)Gbaud符號率收發器，可以實現用於將FOWLP封裝連接在PCB上的期望的非常低的寄生電容。

此外，翻轉Sipho管芯130，以使前表面130F面向FOWLP封裝的模製材料110的前表面112。通過將多個導體凸塊139直接接合到形成在模製材料110中的多個TMV中的焊接材料129的相應頂端部分上，來執行管芯上封裝工藝。再次，Sipho管芯130在FOWLP封裝上的連接不需要引線接合，甚至對於一個或多個雷射二極體132的電源線。相反，TMV技術用於在FOWLP封裝中在頂部Sipho管芯和底部電子管芯之間進行垂直互連。通過選擇SiGe、GaAs或CMOS技術並在45nm、28nm、20nm CMOS技術擴大下增強CDR或PAM4ASIC的性能，這為各種電子技術節點提供了巨大的靈活性，並且有利於光收發器設計者改變用於優化調製器驅動器/TIA模塊的性能的特定技術。

參考圖5D，在PCB上組裝的光收發器的可替換的橫截面圖中，在FOLLP封裝晶片上的Sipho管芯130的DoP工藝多晶片堆疊之後，一個或多個光纖138連接到在Sipho管芯130的前表面130F的邊緣上一個或多個預製的光纖耦合結構136。現在，光纖耦合結構136的位置在模製材料110的前表面130F和前端表面111之間的某處。在一個實施例中，Sipho管芯130的前表面130F從端部區域適當地凹陷，以允許用於安裝光纖138的空間，使得光纖纖芯可以適當地對準(並固定)到Sipho管芯130中的光波導。當然，本領域的技術人員應認識到關於在緊湊型光收發器上的光纖安裝的許多變化、替換以及修改。