一種具有可調節電勢分布的半導體裝置及其製備方法

2023-11-04 14:55:12

一種具有可調節電勢分布的半導體裝置及其製備方法
【專利摘要】本發明公開了一種具有可調節電勢分布的半導體裝置；本發明的半導體裝置由主結和副結並聯構成，其中副結為多個PN結串聯構成；當半導體裝置接反向偏壓時，電勢在副結上形成可控制的分布，從而改變主結的漂移區的電勢分布，因此可以實現比傳統PN結更高反向阻斷壓降；本發明的半導體結適合應用於平面結構的器件。
【專利說明】一種具有可調節電勢分布的半導體裝置及其製備方法
【技術領域】
[0001]本發明涉及到一種具有可調節電勢分布的半導體裝置，本發明還涉及一種具有可調節電勢分布的半導體裝置的製備方法，本發明的半導體裝置主要應用於智能功率集成電路(SPIC)中。
【背景技術】
[0002]SPIC出現在七十年代，將功率器件與信號處理系統集成在同一晶片上，它將信息採集、處理和功率控制合一，是引發二次電子革命的關鍵技術。
[0003]SPIC使用CMOS或B⑶工藝生產製造，因此在高壓功率器件設置上多採用平面型結構，因此在有限的空間內，如何實現功率器件良好電特性是SPIC技術發展的重要方向。

【發明內容】

[0004]本發明提出一種新結構半導體結，適合應用於平面結構的功率器件。
[0005]一種具有可調節電勢分布的半導體裝置，其特徵在於:包括:主結，為單個半導體結，具有半導體材料構成的漂移區；副結，為多個半導體結串聯構成，臨靠主結，副結與主結首尾並聯，同時在主結的漂移區和副結之間通過絕緣材料進行隔離。
[0006]一種具有可調節電勢分布的半導體裝置的製備方法，其特徵在於:包括如下步驟:在襯底片上通過外延生產形成第一傳導類型的半導體材料層；在表面形成鈍化層，去除部分蝕鈍化層，進行主結和副結第二導電雜質摻雜；去除部分蝕鈍化層，進行刻蝕形成溝槽，在溝槽內形成絕緣材料；去除部分鈍化層，在器件表面澱積金屬，反刻蝕金屬。
[0007]本發明的半導體裝置由主結和副結並聯構成，其中副結為多個PN結串聯構成，同時將副結臨靠主結，它們之間通過絕緣層進行隔離；當半導體裝置接反向偏壓時，電勢在副結上形成可控制的分布，從而改變主結的漂移區的電勢分布，因此可以實現比傳統PN結更高反向阻斷壓降。
【專利附圖】

【附圖說明】
[0008]圖1為本發明的一種具有可調節電勢分布的半導體裝置剖面示意圖；
[0009]圖2為本發明的一種具有可調節電勢分布的半導體裝置剖面示意圖；
[0010]圖3為本發明的一種具有可調節電勢分布的半導體裝置俯視示意圖(其中半導體材料表面的二氧化矽未畫出)。
[0011]其中，
[0012]1、第一導電半導體材料；
[0013]2、第二導電半導體材料；
[0014]3、多晶第一導電半導體材料；
[0015]4、多晶第二導電半導體材料；
[0016]5、溝槽；[0017]10、襯底層；
[0018]11、二氧化矽；
[0019]12、金屬。
【具體實施方式】
[0020]實施例1
[0021]圖1為本發明的一種具有可調節電勢分布的半導體裝置剖面圖，下面結合圖1詳細說明本發明的半導體裝置。
[0022]一種具有可調節電勢分布的半導體裝置，包括:襯底層10，為N導電類型半導體矽材料，磷原子的摻雜濃度為1E14/CM3 ;在襯底層、多晶半導體材料和單晶半導體材料表面為二氧化矽11作為隔離；第二導電半導體材料2，位於二氧化矽11之上，為P傳導類型的半導體矽材料；第一導電半導體材料1，位於二氧化矽11之上，為N傳導類型的半導體矽材料；多晶第一導電半導體材料3，為N傳導類型的多晶半導體矽材料，位於二氧化矽11之上；多晶第二導電半導體材料4，為P傳導類型的多晶半導體矽材料，位於二氧化矽11之上；器件上表面附有金屬12，為器件引出電極。
[0023]其製作工藝包括如下步驟:
[0024]第一步,在具有二氧化娃11表面的襯底片上外延形成第一導電半導體材料層I ;
[0025]第二步，表面澱積二氧化矽11，進行光刻腐蝕工藝，半導體材料表面去除部分二氧化矽，進行深硼注入，擴散退火；
[0026]第三步，進行光刻腐蝕工藝，半導體材料表面去除部分二氧化矽11，澱積多晶第一導電半導體材料3澱積；
[0027]第四步，進行光刻腐蝕工藝，注入硼雜質擴散退火，形成多晶第二導電半導體材料4和表面二氧化矽11 ；
[0028]第五步，進行光刻腐蝕工藝，腐蝕部分二氧化矽11，澱積金屬12，反刻蝕金屬12，為器件引出兩個電極，如圖1所示。
[0029]圖2為本發明的一種具有可調節電勢分布的半導體裝置剖面圖，其結構在圖1的基礎上，將金屬引線直接連接到主結上。
[0030]實施例2
[0031]圖3為本發明的一種具有可調節電勢分布的半導體裝置俯視圖，下面結合圖3詳細說明本發明的半導體裝置。
[0032]一種具有可調節電勢分布的半導體裝置，包括:在器件表面(在圖3中未畫出)和溝槽內設置有二氧化矽11 ;第二導電半導體材料2，為P傳導類型的半導體矽材料；第一導電半導體材料1，為N傳導類型的半導體矽材料；器件上表面附有金屬12，為器件引出電極和作為互聯線。
[0033]其製作工藝包括如下步驟:
[0034]第一步，在具有絕緣層襯底片表面外延形成第一導電半導體材料層I ;
[0035]第二步，在表面澱積二氧化矽11，去除部二氧化矽11，進行主結和副結第二導電雜質慘雜；
[0036]第三步，去除部分二氧化矽11，進行刻蝕形成溝槽，在溝槽內形成絕緣材料二氧化矽11;
[0037]第四步，去除部分二氧化矽11，在器件表面澱積金屬12，反刻蝕金屬12，如圖3所
/Jn o
[0038]通過上述實例闡述了本發明，同時也可以採用其它實例實現本發明，本發明不局限於上述具體實例，因此本發明由所附權利要求範圍限定。
【權利要求】
1.一種具有可調節電勢分布的半導體裝置，其特徵在於:包括: 主結，為單個半導體結，具有半導體材料構成的漂移區； 副結，為多個半導體結串聯構成，臨靠主結，副結與主結首尾並聯，同時在主結的漂移區和副結之間通過絕緣材料進行隔離。
2.如權利要求1所述的半導體裝置，其特徵在於:所述的半導體裝置可以位於具有SOI結構的半導體襯底層上。
3.如權利要求1所述的半導體裝置，其特徵在於:所述的半導體裝置可以位於絕緣材料構成的襯底層上。
4.如權利要求1所述的半導體裝置，其特徵在於:所述的半導體結為PN結或肖特基結。
5.如權利要求1所述的半導體裝置，其特徵在於:所述的主結可以為PN結或者肖特基勢魚結。
6.如權利要求1所述的半導體裝置，其特徵在於:所述的副結也可以為多個PN結串聯構成，PN結之間直接相連,也可以通過金屬相連。
7.如權利要求1所述的半導體裝置，其特徵在於:所述的副結與主結首尾並聯為首尾半導體材料直接相連，也可以為通過金屬相連。
8.如權利要求1所述的半導體裝置，其特徵在於:所述的副結可以完全為多晶半導體材料構成。
9.如權利要求1所述的半導體裝置，其特徵在於:所述的副結可以臨靠包裹主結的側面或表面。
10.如權利要求1所述的一種具有可調節電勢分布的半導體裝置的製備方法，其特徵在於:包括如下步驟: 1)在襯底片上通過外延生產形成第一傳導類型的半導體材料層； 2)在表面形成鈍化層，去除部分蝕鈍化層，進行主結和副結第二導電雜質摻雜； 3)去除部分蝕鈍化層，進行刻蝕形成溝槽，在溝槽內形成絕緣材料； 4)去除部分鈍化層，在器件表面澱積金屬，反刻蝕金屬。
【文檔編號】H01L21/8222GK103515387SQ201210237780
【公開日】2014年1月15日 申請日期:2012年6月30日 優先權日:2012年6月30日
【發明者】盛況, 朱江 申請人:盛況, 朱江