用於管線模擬數字轉換器的1-位單元電路的製作方法

2023-10-06 12:28:44

專利名稱：用於管線模擬數字轉換器的1-位單元電路的製作方法
技術領域：
本發明是關於管線模擬數字轉換器，特別是關於一種用於管線模擬數字轉換器的 1-位單元(cell)電路。
背景技術：
在混合模式電路中，模擬數字轉換器(Analog-Digital-Converter，ADC)為一必 要組件。近來，管線模擬數字轉換器因其結構簡潔、性能優越而廣被採用。請參照圖1，其繪 示一現有的管線模擬數字轉換器的1-位單元的典型架構。該1-位單元在一時脈周期中具 有一取樣階段(Sampling Phase)及一電荷轉移階段(Charging Phase) 0如圖1所示，該 1-位單元包含一運算跨導放大器(Operational TransconductanceAmplifier, OTA) 101、 四匹配電容102 105、一第一組開關106 113、一第二組開關114 121、二多路復用器 122和123以及二閂鎖比較器124和125。該OTA 101用以依一輸入信號Vin產生一剩餘(residue)輸出信號Vout，其中該 剩餘輸出信號Vout是由一正輸出信號Voutp和一負輸出信號Voutn組成，且該輸入信號 Vin是由一正輸入信號Vinp和一負輸入信號Virm組成。該等匹配電容102 105用以保持該輸入信號Vin的一取樣電壓。該第一組開關 106 113是在該取樣階段被導通以取樣該輸入信號Vin。該第二組開關114 121是在 該電荷轉移階段被導通以使這些匹配電容102 105及該OTA 101組成一負反饋電路以產 生該剩餘輸出信號Vout。該二多路復用器122和123分別用以依二選擇信號bp及bn自一 負參考電壓Vrefn、一正參考電壓Vrefp和一地電壓中擇一以提供一第一多路復用器輸出 電壓及一第二多路復用器輸出電壓，其中該bp為一正位信號，該bn為一負位信號。當bp =0及bn = 0，該第一多路復用器輸出電壓和該第二多路復用器輸出電壓均連接至該地電 壓；當bp = 0及bn = 1，該第一多路復用器輸出電壓連接至該負參考電壓Vrefn及該第二 多路復用器輸出電壓連接至該正參考電壓Vrefp ；以及當bp = 1及bn = 0，該第一多路復 用器輸出電壓連接至該正參考電壓Vrefp而該第二多路復用器輸出電壓連接至該負參考 電壓Vrefn。該閂鎖比較器124用以依該輸入信號Vin和一第一參考電壓Vref/4的電壓比 較而產生該正位信號bp，而該閂鎖比較器125用以依該輸入信號Vin和一第二參考電 壓-Vref/4的電壓比較而產生該負位信號bn，其中該Vref等於該Vrefp與該Vrefn之間 的電壓差。當Vin介於-Vref/4與Vref/4之間時，(bp，bn)為(0,0)；當Vin小於-Vref/4 時，(bp, bn)為(0,1)；以及當 Vin 大於 Vref/4 時，(bp, bn)為(l,0)o在該取樣階段，該輸入信號Vin被取樣和保持，且該正位信號bp和該負位信號bn 被產生。請參照圖2a，其繪示該現有1-位單元在取樣階段的組態。如圖2a所示，該電容 102和電容103的頂極板連接至Vin的正端，該電容104和電容105的頂極板連接至Vin的 負端，而該電容102、103、104和105的底極板連接至地。該閂鎖比較器124和125分別產 生該正位信號bp及該負位信號bn以供該電荷轉移階段利用。
在該電荷轉移階段，剩餘輸出被輸出。請參照圖2b，其繪示該現有的1-位 單元在電荷轉移階段的組態。如圖2b所示，由於該OTA 101在負反饋的虛擬接地特 性，會使來自Vref的電荷流經這些電容102 105而產生該剩餘輸出信號Vout = 2XVin-(bp-bn) XVref。然而，由於Vin是一變動的信號，Vref所提供的電量將不會相同。 亦即，該Vref的負載會隨該輸入信號Vin而變動。該Vref提供給各1-位單元的總電量Q可以很容易地計算如下以電容102、104的 電容值乘以一電壓差，其中該電壓差是電容102、104在電荷轉移階段終了與起始時的電壓 差異。就一階分析而言，假設在每個時脈階段皆達完全穩定，且忽視差動結構中正信道和負 信道間的任何不匹配，例如考慮電容102的電容值=Csp,電容104的電容值=Csn，且Csp =Csn = Cs。總電量Q即可依位定((bit decision)值導出如下當 b = +1 (bp = l&bn = 0)時，Q = Csp* (Vrefp-Vinp) = -Csn* (Vrefn-Vinn)= Cs*(Vref-Vin)/2 ；當 b = -l(bp = O&bn = 1)時，Q = Csn*(Vrefp-Vinn) = Csp*(Vrefn-Vinp)= Cs*(Vref+Vin)/2 ；以及當 b = 0(bp = 0&bn+0)時，Q = 0。產生一正位定((b = 1)的最小輸入電壓Vin為Vref/4，而其可產生的最大電量 為Q，max = Cs* (Vref-Vref/4) /2 = 3*Cs*Vref/8 = 0. 375*Vref。負(b = _1)位定 可可產生的最大電量與正位定可可產生的最大電量相同(輸入信號Vin獲得相反的數值， 且電容102、電容104與參考電壓Vref的連接彼此交換)。由於參考電壓Vref在空位定 (bb = 0)時沒有負載，因此從參考電壓Vref取出的總電荷變化量(由輸入信號Vin引起) 為Q，var = Q，MAX-O = 0. 375*Cs*Vref。由於參考電壓Vref的負載是隨輸入信號Vin而 變，故需使取樣電容上的電壓達完全穩定，方能防止取樣噪聲。然而，這意味著較長的取樣 時間。若需高速，則必須消耗更多的功率在參考電壓緩衝器上以縮短穩定時間。因此，有必要提供一個解決方案，其可降低功耗且取樣電容電壓不需達到完全穩 定，其中該取樣電容電壓是由一參考電壓對該取樣電容充電而得。為了克服此一缺點，本發 明提出了一種用於管線模擬數字轉換器的與信號無關的參考電壓負載新架構。

發明內容
本發明的一目的在於提供一與信號無關的參考電壓負載電路以建造一簡潔且節 能的管線模擬數字轉換器。本發明的另一目的在於提供一與信號無關的參考電壓負載電路以放寬參考電壓 緩衝器的速度要求。本發明的又一目的在於提供一與信號無關的參考電壓負載電路以建造一 4倍交 織(interleaved)的管線模擬數字轉換器。為了實現上述目的，本發明提出一用於管線模擬數字轉換器的1-位單元電路，在 一轉換周期中具有一取樣階段及一電荷轉移階段，其中該取樣階段包括一第一半期間及一 第二半期間。該1-位單元電路包含一差動放大器，具有一正輸入端、一負輸入端、一正輸出 端及一負輸出端，用以輸出一剩餘輸出信號；一第一電容，具有一第一極板和一第二極板，以及一第二電容，該第二電容具有一第三極板和一第四極板，其中在該取樣階段，該第一極 板連接一正輸入信號，該第三極板連接一負輸入信號，及該第二極板和該第四極板均連接 至一輸入共模參考地，在該電荷轉移階段，該第一極板連接至該第三極板，該第二極板連接 至該差動放大器的該負輸入端，及該第四極板連接至該差動放大器的該正輸入端；以及一 第三電容，其具有一第五極板和一第六極板，及一第四電容，其具有一第七極板和一第八極 板，其中在該取樣階段的該第一半期間，該第五極板和該第七極板連接至一輸出共模參考 地，及該第六極板和該第八極板均連接至該輸入共模參考地；在該取樣階段該第二半期間， 該第五極板連接至一第一參考接點，該第七極板連接至一第二參考接點，及該第六極板和 該第八極板均該連接至該輸入共模參考地；以及在該電荷轉移階段，該第五極板連接至該 差動放大器的該正輸出端，該第六極板連接至該差動放大器的該負輸入端，該第七極板連 接至該差動放大器的該負輸出端，及該第八極板連接至該差動放大器的該正輸入端；其中 該第一參考接點的電壓與該第二參考接點的電壓是依一輸入電壓和一參考電壓而決定，而 該輸入電壓為該正輸入信號與該負輸入信號的電壓差。此外，根據本發明另一實施例，一 1-位單元電路可應用於一管線模擬數字轉換器 中，在一轉換周期中具有一取樣階段及一電荷轉移階段，該取樣階段包括一第一半期間及 一第二半期間。該1-位單元電路包含一差動放大器，具有一對差動輸入端和一對差動輸 出端，用以輸出一差動剩餘輸出信號；一第一對電容，具有一對第一頂極板和一對第一底極 板，其中在該取樣階段，該對第一頂極板連接一差動輸入信號，且該對第一底極板連接至一 輸入共模參考地，而在該電荷轉移階段，該對第一頂極板是互相連接，且該對第一底極板連 接至該差動放大器的該對差動輸入端；以及一第二對電容，具有一對第二頂極板和一對第 二底極板，其中在該取樣階段的該第一半期間，該對第二頂極板連接至一輸出共模參考地， 且該對第二底極板連接至該輸入共模參考地；在該取樣階段的該第二半期間，該對第二頂 極板連接至一對參考接點，且該對第二底極板連接至該輸入共模參考地；以及在該電荷轉 移階段，該對第二頂極板連接至該差動放大器的該對差動輸出端及該對第二底極板連接至 該差動放大器的該對差動輸入端；其中該對參考接點的電壓是依一參考電壓及該差動輸入 信號的一輸入電壓而決定。此外，根據本發明另一實施例，一 1-位單元電路可應用於一管線模擬數字轉換器 中。該1-位單元電路具有一參考緩衝器，用以提供一參考電壓；一取樣及電荷轉移電路，用 以接收一輸入信號以產生一輸出信號；以及一傾卸(dump)電路，其用以傾卸該參考電壓； 其中該參考緩衝器是依該輸入信號以選擇性地連接至該取樣及電荷轉移電路或該傾卸電 路。


為使能進一步了解本發明的結構、特徵及其目的，下面將配合附圖對本發明的較 佳具體實施例作詳細說明，其中圖1為一示意圖，其繪示一現有的管線模擬數字轉換器的1-位單元的典型架構。圖2a為一示意圖，其繪示該現有的1-位單元在取樣階段的組態。圖2b為一示意圖，其繪示該現有的1-位單元在電荷轉移階段的組態。圖3a和圖3b為一示意圖，其繪示本發明1_位單元一較佳實施例的電路圖，其中該ι-位單元使用一與信號無關的參考電壓負載電路。圖4a為一示意圖，其繪示圖3的1_位單元在取樣階段第一半期間的組態。圖4b為一示意圖，其繪示圖3的1-位單元在取樣階段第二半期間的組態。圖4c為一示意圖，其繪示圖3的1-位單元在電荷轉移階段的組態。圖5為一示意圖，其繪示根據本發明一較佳實施例的兩個1-位單元的級聯 (cascade)電路圖。
具體實施例方式請參照圖3a 圖3b，其繪示本發明1_位單元一較佳實施例的電路圖，其中該 1-位單元使用一與信號無關的參考電壓負載電路。該1-位元的模擬數字轉換程程序在一 轉換期間包括一取樣階段第一半期間、一取樣階段第二半期間及一電荷轉移階段。如圖3a 所示，該1-位單元ADC充當一取樣及電荷轉移電路，其包括一運算跨導放大器(OTA) 301、六 個匹配電容302 307、八個取樣階段開關308 315、七個電荷轉移階段開關316 322、 二個多路復用器323和324、二個閂鎖比較器337和338以及一個參考電壓緩衝器339。如 圖3b所示，該1-位單元的一傾卸(dump)電路包括二個多路復用器330和336、二個匹配 電容325和331，四個取樣階段開關326 327和332 333，以及四個電荷轉移階段開關 328 329 和 334 335。在該1-位單元電路中，該OTA 301，其具有一正輸入端、一負輸入端、一正輸出端 和一負輸出端，用以依一輸入信號Vin產生一剩餘輸出信號Vout，其中該剩餘輸出信號Vout 是由一正輸出信號Voutp和一負輸出信號Voutn組成，且輸入信號Vin是由一正輸入信號 Vinp和一負輸入信號Vinn組成。該八匹配電容302 307，325和331執行功能如下在該電路中，電容302、303可視為一第一電容而電容305、306可視為一第二電容。 該第一電容和該第二電容可視為一第一對電容；電容304、307可視為一第二對電容；而電 容325、331可視為一第三對電容，其中，該第一對電容用以保持該輸入信號的取樣電壓，第 二對電容用以保持一差動電壓的取樣電壓，而該差動電壓是一參考電壓與一輸出共模參考 地的組合中之一選項，及該第三對電容用以在該參考電壓未被選擇以對該第二對電容充電 時，充當該參考電壓的一傾卸電路。該第一電容，包括均依一預定電容值實現的電容302和303，用以保持該正輸入信 號Vinp的一取樣電壓。該電容304，依該預定電容值實現，用以保持一電壓，而該電壓是一 正參考電壓Vrefp、一負參考電壓Vrefn和該輸出共模參考地的組合中之一選項。該第二電容，包括均依一預定電容值實現的電容305和306，用以保持該負輸入信 號Virm的一取樣電壓。該電容307，依該預定電容值實現，用以保持一電壓，而該電壓是該 正參考電壓Vrefp，該負參考電壓Vrefn和該輸出共模參考地的組合中之一選項。該電容325，依該預定電容值實現，用以在該多路復用器323的輸出電壓和該多路 復用器324的輸出電壓均連接至該輸出共模參考地時，提供該正參考電壓Vrefp —傾卸負 載。該電容331，依該預定電容值實現，用以在該多路復用器323的輸出電壓和該多路 復用器324的輸出電壓均連接至該輸出共模參考地時，提供該負參考電壓Vrefn —傾卸負載。
該12個取樣階段開關308 315，326 327和332 333在取樣階段執行功能 如下這些開關308和309用以取樣該正輸入信號Vinp以將其存放於這些電容302和 303中。該開關310用以連接該電容304的底極板至一輸入共模參考地，而該開關311用以 連接該電容304的頂極板至該多路復用器323的輸出。這些開關312和313用以取樣該負輸入信號Virm以將其存放於這些電容305和 306中。該開關314用以連接該電容307的底極板至該輸入共模參考地，而該開關315用以 連接該電容307的頂極板至該多路復用器324的輸出。該開關326用以連接該電容325的 底極板至該輸入共模參考地，而該開關327用以連接該電容325的頂極板至該多路復用器 330的輸出。該開關332用以連接該電容331的底極板至該輸入共模參考地，而該開關333 用以連接該電容331的頂極板至該多路復用器336的輸出。該11個電荷轉移階段開關316 322、328 329和334 335在電荷轉移階段 執行功能如下該開關316用以互連這些電容302、303、305和306的頂極板。該開關317用以連 接這些電容302、303的底極板至該OTA 301的負輸入端。該開關318用以連接該電容304 的底極板至該OTA 301的負輸入端。該開關319用以連接該電容304的底極板至該OTA 301 的正輸出端。該開關320用以連接這些電容305、306的底極板至該OTA 301的正輸入端。 該開關321用以連接該電容307的底極板至該0TA301的正輸入端。該開關322用以連接 該電容307的頂極板至該OTA 301的負輸出端。因此，這些電容302 307和該OTA 301 共同組成一負反饋電路，以在該電荷轉移階段產生該剩餘輸出信號Vout。此外，該開關328 用以連接該電容325的底極板至該輸入共模參考地，而該開關329用以連接該電容325的 頂極板至該輸出共模參考地。該開關334用以連接該電容331的底極板至該輸入共模參考 地，而該開關335用以連接該電容331的頂極板至該輸出共模參考地。該多路復用器323用以依二選擇信號bp&e及bn&e自該負參考電壓Vrefn、該正 參考電壓Vrefp和該輸出共模參考地的組合中擇一以提供一第一多路復用器輸出電壓，其 中bp&e是一正位號bbp和一時脈信號e的邏輯_及，bn&e是一負位信號bn和該時脈信號 e的邏輯-及，而該時脈信號e的上升緣是該取樣階段第一半期間和第二半期間的分界點。當bp&e = 0且bn&e = 0，該第一多路復用器輸出電壓連接至該輸出共模參考地； 當bp&e = 0且bn&e = 1，該第一多路復用器輸出電壓連接至該正參考電壓Vrefp ；當bp&e =1且bn&e = 0，該第一多路復用器輸出電壓連接至該負參考電壓Vrefn。因此，該第一多 路復用器輸出電壓在該取樣階段的第一半期間連接至該輸出共模參考地，而在該取樣階段 的第二半期間是依bp&e及bn&e自該負參考電壓Vrefn、該正參考電壓Vrefp和該輸出共模 參考地的組合中擇一以與其連接。該多路復用器324用以依bp&e及bn&e自該負參考電壓Vrefn、該正參考電壓 Vrefp和該輸出共模參考地的組合中擇一以提供一第二多路復用器輸出電壓。當bp&e = 0 且bn&e = 0，該第二多路復用器輸出電壓連接至該輸出共模參考地；當bp&e = 0且bn&e = 1，該第二多路復用器輸出電壓連接至該負參考電壓Vrefn;以及當bp&e = 1且bn&e = 0， 該第二多路復用器輸出電壓連接至該正參考電壓Vrefp。因此，該第二多路復用器輸出電壓 在該取樣階段的第一半期間連接至該輸出共模參考地，而在該取樣階段的第二半期間是依bp&e及bn&e自該負參考電壓Vrefn、該正參考電壓Vrefp和該輸出共模參考地的組合中擇 一以與其連接。該多路復用器330用以依一選擇信號e& (bp+bn)自該正參考電壓Vrefp和該輸 出共模參考地的組合中擇一以提供一第三多路復用器輸出電壓。當e& (bp+bn) =0，該 第三多路復用器輸出電壓連接至該輸出共模參考地；當e& (bp+bn) = 1，該第三多路復 用器輸出電壓連接至該正參考電壓Vrefp。因此，該第三多路復用器輸出電壓在該取樣階段 的第一半期間連接至該輸出共模參考地，而在該取樣階段的第二半期間是依e& (bp+bn) 自該正參考電壓Vrefp和該輸出共模參考地的組合中擇一以與其連接。該多路復用器336用以依該選擇信號e& (bp+bn)自該負參考電壓Vrefn和該輸 出共模參考地的組合中擇一以提供一第四多路復用器輸出電壓。當e& (bp+bn) =0，該 第四多路復用器輸出電壓連接至該輸出共模參考地；當e& (bp+bn) = 1，該第四多路復 用器輸出電壓連接至該負參考電壓Vrefn。因此，該第四多路復用器輸出電壓在該取樣階段 的第一半期間連接至該輸出共模參考地，而在該取樣階段的第二半期間是依e& (bp+bn) 自該負參考電壓Vrefn和該輸出共模參考地的組合中擇一以與其連接。該閂鎖比較器337，其具有一第一正比較輸入端、一第一負比較輸入端和一第一比 較輸出端，用以在該時脈e的上升緣依該輸入信號Vin和一第一參考電壓Vref/4的電壓比 較以產生該正位信號bp，其中該Vref等於該Vrefp與該Vrefn之間的電壓差。該閂鎖比較器338，其具有一第二正比較輸入端、一第二負比較輸入端和一第二比 較輸出端，用以在該時脈e的上升緣依該輸入信號Vin和一第二參考電壓-Vref/4的電壓 比較以產生該負位信號bn，其中當Vin介於-Vref/4和Vref/4之間時，(bp，bn)為(0,0)； 當 Vin 小於-Vref/4 時，(bp，bn)為(0,1)；以及當 Vin 大於 Vref/4 時，(bp，bn) % (l,0)o該參考電壓緩衝器339用以提供該Vrefp及該Vrefn，且該參考電壓緩衝器339可 為一 OTA或一低輸出阻抗放大器。根據本發明一較佳實施例的1-位單元電路在該取樣階段第一半期間的組態、在 該取樣階段第二半期間的組態和在該電荷轉移階段的組態，是示於圖4a 圖4c。請參照圖4a，其繪示圖3的1_位單元在該取樣階段第一半期間的組態。如圖4a 所示，這些電容302和303的頂極板連接至該Vin的正端，這些電容305和306的頂極板連 接至該Vin的負端，而這些電容302、303、305和306的底極板均連接至該輸入共模參考地。 這些電容304、307的底極板連接至該輸入共模參考地，該電容304的頂極板連接至一第一 參考接點，其中該第一參考接點，位於該多路復用器323的輸出端，在該取樣階段第一半期 間是依bp&e及bn&e而被連接至該輸出共模參考地，而該電容307的頂極板連接至一第二 參考接點，其中該第二參考接點，位於該多路復用器324的輸出端，在該取樣階段第一半期 間是依bp&e及bn&e而被連接至該輸出共模參考地。這些電容325、331的底極板連接至該 輸入共模參考地，而這些電容325、331的頂極板是分別連接至這些多路復用器330、336的 輸出端，其中這些多路復用器330、336的輸出端均依e& (bp+bn)而連接至該輸出共模參 考地。在該取樣階段第一半期間終了時，該閂鎖比較器337產生該正位信號bp而該閂鎖比 較器338產生該負位信號bn。圖4b繪示圖3的1-位單元在該取樣階段第二半期間的組態。如圖4b所示，這些 電容302和303的頂極板連接至該Vin的正端，這些電容305和306的頂極板連接至該Vin的負端，而這些電容302、303、305和306的底極板均連接至該輸入共模參考地。該電容304 的頂極板連接至該第一參考接點，其中該第一參考接點，位於該多路復用器323的輸出端， 是依bp&e及bn&e而自該負參考電壓Vrefn、該正參考電壓Vrefp和該輸出共模參考地的組 合中擇一與其連接。該電容307的頂極板連接至該第二參考接點，其中該第二參考接點，位 於該多路復用器324的輸出端，是依bp&e及bn&e而自該負參考電壓Vrefn、該正參考電壓 Vrefp和該輸出共模參考地的組合中擇一與其連接。該電容304和該電容307的頂極板電 壓差因此等於一第一差動電壓(bn-bp)*Vref。該電容325的底極板連接至該輸入共模參 考地，而該電容325的頂極板連接至該多路復用器330的輸出，其中該多路復用器330的輸 出，是依e& (bp+bn)而自該正參考電壓Vrefp和該輸出共模參考地的組合中擇一與其連 接。該電容331的底極板連接至該輸入共模參考地，而該電容331的頂極板連接至該多路 復用器336的輸出，其中該多路復用器336的輸出，是依e& (bp+bn)而自該負參考電壓 Vrefn和該輸出共模參考地的組合中擇一與其連接。該電容325和該電容331的頂極板電 壓差因此等於一第二差動電壓(l-bn-bp)*Vref。可以證明，無論(bp，bn)的組合值為何， 該第一差動電壓(bn-bp)*Vref的絕對值與該第二差動電壓(1-bn-bp) *Vref的絕對值的總 和恆等於Vref。圖4c繪示圖3的1-位單元在該電荷轉移階段的組態。在該電荷轉移階段，這些 電容302 303、305 306的頂極板連接在一起，這些電容302 303的底極板連接至該 OTA 301的負輸入端，而這些電容305 306的底極板連接至該OTA 301的正輸入端；該電 容304的底極板連接至該OTA 301的負輸入端，該電容304的頂極板連接至該OTA 301的 正輸出端，該電容307的底極板連接至該OTA 301的正輸入端，該電容307的頂極板連接至 該OTA 301的負輸出端；這些電容325、331的底極板連接至該輸入共模參考地，而這些電容 325,331的頂極板連接至該輸出共模參考地。在這一階段，該Vref未被使用，而由於該OTA 301的負反饋虛擬接地，在這些電容302 307中的電荷將重分配以產生該剩餘輸出信號 Vout = 2 X Vin- (bp-bn) XVref0請參照圖5，其繪示根據本發明一較佳實施例的兩個1-位單元的級聯(cascade) 電路圖。如圖5所示，1-位單元510的剩餘輸出連接至1-位單元520的輸入，該1-位單元 510產生一正位號bbpl和一負位信號bnl，以及該1-位單元520產生一正位號bbp2和一 負位信號bn2。在一 η位線轉換器器中，η >2，在每個時脈階段會有一個以上的單元使用該 參考電壓(如果η是偶數，會有η/2個單元使用該參考電壓；如果η為奇數，則會有(η+1) /2 和(η-1)/2個單元輪流使用該參考電壓)。在所有時脈相位的第二半期間，Vref均未被使 用，即Vref未被使用於該單元510 (以及所有其它未繪於圖中的奇數單元)，也未被使用於 該單元520(以及所有其它未繪於圖中的偶數單元)。這使得該參考電壓可為具一半時脈相 位延遲的另一組單元分享，以建立一個4倍時間交織的ADC。現有技術無法實現此功能，倒不是因為參考電壓被用在每個時脈周期的整個期 間，而是因為各1-位單元的參考緩衝器和OTA會造成級聯穩定(cascade settling)延遲。 例如，若該參考緩衝器在某一時脈相位的一半時，突然新增一個額外負載，則其將產生一突 波，且該突波會傳播到所有處於趨穩過程中的ι-位單元，而大大推遲其最終穩定。事實上，本發明的新穎設計只在每個時脈相位的一半時間裡使用該參考電壓，而 汲自該參考電壓的最大電流(或負載)會維持不變。這一事實，加上放寬的參考電壓趨穩要
11求，使4倍的時間交織ADC變成可能。總之，根據本發明，無論bp及bn的值為何，該正參考 電壓Vrefp在該取樣階段第二半期間均會有具固定初始電荷的一負載電容，而該負載電容 在bp&e = 0及bn&e = 1時可為該電容304，在bp&e = 1及bn&e = 0時可為該電容307， 而在bp&e = 0及bn&e = 0 (即，e& (bp+bn) = 1)時可為該電容325 ；以及無論bp及bn 的值為何，該負參考電壓Vrefn在該取樣階段第二半期間均會有具固定初始電荷的一負載 電容，而該負載電容在bp&e = 0及bn&e = 1時可為該電容307，在bp&e = 1及bn&e = 0 時可為該電容304，而在bp&e = 0及bn&e = 0(即，e& (bp+bn) = 1)時可為該電容331。因此，一第一差動電壓的絕對值與一第二差動電壓的絕對值的總和會等於在該取 樣階段第二半期間終了時該參考電壓Vref的一最終決定電壓，其中該第一差動電壓是該 第一多路復用器輸出電壓與該第二多路復用器輸出電壓的電壓差，而該第二差動電壓是該 第三多路復用器輸出電壓與該第四多路復用器輸出電壓的電壓差，其中該參考電壓Vref 等於該正參考電壓Vrefp與該負參考電壓Vrefn之間的電壓差；而在這些電容304、307與 該正參考電壓Vrefp、該負參考電壓Vrefn間的連接因(bp，bn) = (0,0)而被這些多路復 用器323、324隔開時，這些電容325、331即可分別作為該正參考電壓Vrefp和該負參考電 壓Vrefn的一傾卸電路。是故，本發明所揭乃一新穎的1-位單元。該新穎的1-位單元確保該參考緩衝器 在每個時脈周期所提供的電荷量與目前在進行轉換的信號無關。此外，假設該時脈的最低 抖動(jitter)已符合考量高頻輸入信號取樣噪聲時的要求，則該新穎的1-位單元即可確 保該參考緩衝器具一固定負載及一固定決定時間，從而確保一固定的決定電壓，即使該決 定電壓未完全驅穩；而，現有在負載與輸入信號有關的情況下，完全趨穩是其保證固定最終 電壓值的唯一出路。此外，如眾所周知的，1-位單元的群延遲關係到管線轉換器的數據傳輸速率，即一 較短的群延遲會有較高的數據傳輸速率；而群延遲也關係到總轉換延遲，即信號取樣和全 η-位數碼交付的時間間隔，這在一些像自動增益控制(Automatic GainContro 1,AGC)或其 它閉迴路系統應用中是極為重要的。本發明該1-位單元保留了基本的1-時脈相位群延遲，即在前單元的一舊剩餘被 取樣正好一個時脈相位後，一新剩餘輸出即被傳送至下一單元，因此它可以提供一最小的 群延遲，一最小總轉換延遲，從而提供一高數據傳輸率。本發明因此具有以下優點首先，該第二對電容的決定電壓不需等於該參考電壓Vref，所以該參考緩衝器的 速度要求可被放寬，從而減少該參考緩衝器的功率需求。第二，因為在該取樣階段第二半期間，該參考電壓Vref會有一對依一預定電容值 實現的電容，且該對電容具有固定初始電量，故該參考電壓Vref所提供的總電量為一常 數，亦即該參考電壓Vref所提供的總電量與輸入信號無關。即使在這些電容間存在著不匹 配，例如 0. 1%，本案從該參考電壓Vref取出的電量其變異將為 0. 1% X該預定電容 值XVref/2，仍遠小於現有的0. 75XCsXVref/2。本發明的設計確保該參考緩衝器的最終 輸出電壓保持恆定，從而避免了該輸入信號的任何取樣幹擾，並大大提高了 ADC操作的線 性度。第三，相對於現有1-位單元電路，本發明該參考緩衝器的電壓決定不會干擾OTA 的電壓決定(無級聯穩定延遲問題)，從而可避免拖累任一單元的電壓決定時間。
第四，因該參考緩衝器只用於一半的時間，故即使在考量最佳功率和面積下對ADC 採縮減設計(scaling down design)，以由第1 (MSB最高有效位)單元逐步縮減至最後(LSB 最低有效位)單元，本發明仍可在相同功率之下，使該參考緩衝器供另一時移半個時脈周 期的模擬數字轉換器共享，而建立一 4倍交織模擬數字轉換器。最後，本發明1-位單元的新穎設計在只有1時脈相位群延遲下提供了與信號無關 的參考電壓負載。所以經由本發明一較佳實施例實現管線模擬數字轉換器的1-位單元電路，即可 呈現一種新穎的管線模擬數字轉換器。本發明的架構比現有電路節省更多的功耗且可用以 建立一個4倍交織的ADC，故本發明的貢獻確實值得授予發明專利。上述所揭示的是較佳實施例，舉凡局部的變更或修飾而源於本發明的技術思想而 為熟悉該項技術的人員所易於推知者，俱不脫本發明的專利權範疇。綜上所述，本發明無論就目的、手段與功效，在在顯示其迥異於現有技術，且其首 先發明合於實用，亦在在符合發明的專利要件，懇請貴審查委員明察，並祈早日賜予專利， 以嘉惠社會，實感德便。
1權利要求
一用於管線模擬數字轉換器的1 位單元電路，其在一轉換周期中具有一取樣階段及一電荷轉移階段，該取樣階段包括一第一半期間及一第二半期間，該1 位單元電路包含一差動放大器，具有一正輸入端、一負輸入端、一正輸出端及一負輸出端，該差動放大器利用該正輸出端及該負輸出端輸出一剩餘輸出信號；一第一電容，具有一第一極板和一第二極板及一第二電容，該第二電容具有一第三極板和一第四極板，其中，在該取樣階段，該第一極板連接至一正輸入信號，該第三極板連接至一負輸入信號，及該第二極板和該第四極板均連接至一輸入共模參考地，而在該電荷轉移階段，該第一極板連接至該第三極板，該第二極板連接至該差動放大器的該負輸入端，及該第四極板連接至該差動放大器的該正輸入端；以及一第三電容，具有一第五極板和一第六極板及一第四電容，該第四電容具有一第七極板和一第八極板，其中，在該取樣階段的該第一半期間，該第五極板和該第七極板均連接至一輸出共模參考地，及該第六極板和該第八極板均連接至該輸入共模參考地；在該取樣階段的該第二半期間，該第五極板連接至一第一參考接點，該第七極板連接至一第二參考接點，及該第六極板與該第八極板均連接至該輸入共模參考地；以及在該電荷轉移階段，該第五極板連接至該差動放大器的該正輸出端，該第六極板連接至該差動放大器的該負輸入端，該第七極板連接至該差動放大器的該負輸出端，及該第八極板連接至該差動放大器的該正輸入端；其中，該第一參考接點的電壓與該第二參考接點的電壓是依一輸入電壓和一參考電壓而決定，而該輸入電壓為該正輸入信號與該負輸入信號的電壓差。
2.根據權利要求1所述的1-位單元電路，其特徵在於，還包含一第一多路復用器和 一第二多路復用器，用以依該輸入電壓和該參考電壓以分別自一正參考電壓、一負參考電 壓和該輸出共模參考地的一輸出共模電壓中擇一，以耦接至該第一參考接點及該第二參考 接點。
3.根據權利要求2所述的1-位單元電路，其特徵在於，當該輸入電壓大於該參考電壓 的正四分之一時，該正參考電壓被選擇以耦接該第二參考接點，且該負參考電壓被選擇以 耦接該第一參考接點；當該輸入電壓小於該參考電壓的負四分之一時，該正參考電壓被選 擇以耦接該第一參考接點，且該負參考電壓被選擇以耦接該第二參考接點；以及當該輸入 電壓介於該參考電壓的正四分之一與負四分之一間時，該輸出模電壓被選擇以耦接該第一 參考接點及該第二參考接點。
4.根據權利要求3所述的1-位單元電路，其特徵在於，還包含一第五電容，具有一第九極板和一第十極板，其中當該輸入電壓介於該參考電壓的正 四分之一與負四分之一間時，該第九極板連接至該輸入共模參考地，且該第十極板連接至 該正參考電壓，否則該第十極板連接至該輸出共模電壓；以及一第六電容，具有一第十一極板和一第十二極板，其中當該輸入電壓介於該參考電壓 的正四分之一與負四分之一間時，該第十一極板連接至該輸入共模參考地，且該第十二極 板連接至該負參考電壓，否則該第十二極板連接至該輸出共模參考地；其中該第三電容、該第四電容、該第五電容及該第六電容是根據一電容值而實現。
5.根據權利要求4所述的1-位單元電路，其特徵在於，還包含一參考緩衝器，其用以提供該正參考電壓及該負參考電壓。
6.根據權利要求5所述的1-位單元電路，其特徵在於，該參考緩衝器為該管線模擬數 字轉換器的另一 1-位單元電路所共享。
7.根據權利要求2所述的1-位單元電路，其特徵在於，還包含一第一比較器，具有一第一正比較輸入端、一第一負比較輸入端及一第一比較輸出端， 該第一比較器用以比較該輸入電壓與一第一臨界電壓，以產生一正位信號，其中該輸入電 壓耦接至該第一正比較輸入端，及該第一臨界電壓耦接至該第一負比較輸入端；以及一第二比較器，具有一第二正比較輸入端，一第二負比較輸入端及一第二比較輸出端， 該第二比較器用以比較該輸入電壓與一第二臨界電壓，以產生一負位信號，其中該輸入電 壓耦接至該第二負比較輸入端，及該第二臨界電壓耦接至該第二正比較輸入端。
8.根據權利要求7所述的1-位單元電路，其特徵在於，該第一臨界電壓為該參考電壓 的四分之一，該第二臨界電壓為該參考電壓的負四分之一，且該參考電壓是該正參考電壓 與該負參考電壓的電壓差。
9.一種用於管線模擬數字轉換器的1-位單元電路，在一轉換周期中包括一取樣階段 及一電荷轉移階段，該取樣階段包括一第一半期間及一第二半期間，該1-位單元電路包 含一差動放大器，具有一對差動輸入端和一對差動輸出端，用以於該對差動輸出端上輸 出一差動剩餘輸出信號；一第一對電容，具有一對第一頂極板和一對第一底極板，其中在該取樣階段，該對第一 頂極板連接一差動輸入信號，且該對第一底極板連接至一輸入共模參考地，而在該電荷轉 移階段，該對第一頂極板是互相連接，且該對第一底極板連接至該差動放大器的該對差動 輸入端；以及一第二對電容，具有一對第二頂極板和一對第二底極板，其中在該取樣階段的該第一 半期間，該對第二頂極板連接至一輸出共模參考地，且該對第二底極板連接至該輸入共模 參考地；在該取樣階段的該第二半期間，該對第二頂極板連接至一對參考接點，且該對第二 底極板連接至該輸入共模參考地；以及在該電荷轉移階段，該對第二頂極板連接至該差動 放大器的該對差動輸出端及該對第二底極板連接至該差動放大器的該對差動輸入端；其中該對參考接點的電壓是依一參考電壓及該差動輸入信號的一輸入電壓而決定。
10.根據權利要求9所述的1-位單元電路，其特徵在於，還包含一對多路復用器，其用 以依該輸入電壓及該參考電壓分別自一正參考電壓、一負參考電壓及該輸出共模參考地的 一輸出共模電壓中擇一以耦接至該對參考接點。
11.根據權利要求10所述的1-位單元電路，其特徵在於，還包含一第三對電容，其具有 一對第三頂極板和一對第三底極板，其中當該輸入電壓介於該參考電壓的正四分之一與負 四分之一間時，該對第三底極板連接至該輸入共模參考地，且該對第三頂極板分別連接至 該正參考電壓及該負參考電壓，否則該對第三頂極板均連接至該輸出共模電壓；其中該第 二對電容及該第三對電容是依一電容值而實現。
12.根據權利要求11所述的1-位單元電路，其特徵在於，還包含一參考緩衝器，用以提 供該正參考電壓及該負參考電壓。
13.一種用於管線模擬數字轉換器的1-位單元電路，該1-位單元電路包含一參考緩衝器，用以提供一參考電壓；一取樣及電荷轉移電路，用以接收一輸入信號以產生一輸出信號；以及一傾卸電路，用以傾卸該參考電壓；其中該參考緩衝器是根據該輸入信號選擇性地連接至該取樣及電荷轉移電路或該傾 卸電路。
14.根據權利要求13所述的1-位單元電路，其特徵在於，其在一周期中具有一取樣階 段及一電荷轉移階段，該取樣階段包括一第一半期間及一第二半期間，其中該取樣及電荷 轉移電路包含一差動放大器，其具有一對差動輸入端和一對差動輸出端，用以輸出該輸出信號；一第一對電容，其具有一對第一頂極板和一對第一底極板，其中在該取樣階段，該對第 一頂極板連接該輸入信號，且該對第一底極板連接至一輸入共模參考地，而在該電荷轉移 階段，該對第一頂極板是互相連接，且該對第一底極板連接至該差動放大器的該對差動輸 入端；以及一第二對電容，其具有一對第二頂極板和一對第二底極板，其中在該取樣階段的該第 一半期間，該對第二頂極板連接至一輸出共模參考地，且該對第二底極板連接至該輸入共 模參考地；在該取樣階段的該第二半期間，該對第二頂極板連接至一對參考接點，且該對第 二底極板連接至該輸入共模參考地；以及在該電荷轉移階段，該對第二頂極板連接至該差 動放大器的該對差動輸出端，而該對第二底極板連接至該差動放大器的該對差動輸入端；其中耦接至該對參考接點的電壓是依該參考電壓及該輸入信號的一輸入電壓而決定。
15.根據權利要求14所述的1-位單元電路，其特徵在於，該傾卸電路包含一第三對 電容，具有一對第三頂極板和一對第三底極板，其中在該取樣階段的該第二半期間，若該對 第二頂極板未連接至該參考緩衝器，則該對第三底極板即連接至該輸入共模參考地，且該 對第三頂極板連接至該參考緩衝器；其中該第二對電容及該第三對電容是依一電容值而實 現。
全文摘要
本發明揭露一種用於管線模擬數字轉換器的1-位單元(cell)電路，該1-位單元電路包含一參考緩衝器，其用以提供一參考電壓；一取樣及電荷轉移接收電路，其用以接收一輸入信號以產生一輸出信號；以及一傾卸電路，其用以傾卸該參考電壓；其中該參考緩衝器根據該輸入信號選擇性地連接至該取樣及電荷轉移電路或該傾卸電路。
文檔編號H03M1/12GK101931410SQ20091016579
公開日2010年12月29日 申請日期2009年8月10日 優先權日2009年6月23日
發明者勃尼特·居涅堤 申請人:晨星軟體研發(深圳)有限公司;晨星半導體股份有限公司