鰭式場效應電晶體的形成方法與流程

2023-10-20 19:58:47

本發明涉及半導體技術領域，特別涉及一種鰭式場效應電晶體的形成方法。

背景技術：

隨著半導體工藝技術的不斷發展，工藝節點逐漸減小，後柵(gate-last)工藝得到了廣泛應用，來獲得理想的閾值電壓，改善器件性能。但是當器件的特徵尺寸(cd，criticaldimension)進一步下降時，即使採用後柵工藝，常規的mos場效應管的結構也已經無法滿足對器件性能的需求，鰭式場效應電晶體(finfet)作為常規器件的替代得到了廣泛的關注。

為了進一步提高鰭式場效應電晶體的性能，應力工程被引入電晶體的製程中，在鰭部兩端刻蝕形成源漏凹槽後，在所述源漏凹槽內外延形成sige或sip等應力材料作為源漏材料，對電晶體的溝道區域施加應力，從而提高溝道區域內的載流子遷移率，進而提高形成的鰭式場效應電晶體的性能。

現有技術在形成鰭式場效應電晶體的過程中，為了提高多晶矽柵極的圖形均勻性，在形成橫跨鰭部的柵極同時，還會在淺溝槽隔離結構上形成與柵極平行的偽柵極，然後再在鰭部兩端形成源漏凹槽。由於現有技術中，鰭部之間的淺溝槽隔離結構的高度低於鰭部高度，導致在鰭部兩端形成的源漏凹槽的一側沒有側壁，在所述源漏凹槽內外延形成應力材料時，所述應力材料容易發生坍塌等問題，導致應力材料的應力釋放，從而對電晶體溝道區域施加的應力效果變差。且源漏凹槽內的應力層，容易與淺溝槽隔離結構表面的偽柵極之間發生橋連，影響形成的鰭式場效應電晶體的性能。

現有技術形成的鰭式場效應電晶體的性能有待進一步的提高。

技術實現要素：

本發明解決的問題是提供一種鰭式場效應電晶體的形成方法，提高形成的鰭式場效應電晶體的性能。

為解決上述問題，本發明提供一種鰭式場效應電晶體的形成方法，包括：提供半導體襯底，所述半導體襯底上具有若干鰭部和位於所述鰭部頂部的掩膜層，相鄰鰭部之間具有與鰭部平行排列的第一凹槽和與鰭部垂直排列的第二凹槽，所述第一凹槽和第二凹槽相交；在第一凹槽和第二凹槽內形成隔離層，隔離層表面與掩膜層表面齊平；對所述隔離層進行第一回刻蝕，使所述隔離層的表面低於鰭部頂部表面；對所述掩膜層進行刻蝕，暴露出鰭部兩端的部分表面；形成第一圖形化掩膜層，所述第一圖形化掩膜層暴露出所述鰭部未被掩膜層覆蓋的兩端表面；以第一圖形化掩膜層為掩膜，刻蝕所述鰭部，在所述鰭部兩端形成圓角；去除所述第一圖形化掩膜層之後，形成第二圖形化掩膜層，所述第二圖形化掩膜層覆蓋第二凹槽內的隔離層；以所述第二圖形化掩膜層為掩膜，對所述隔離層進行第二回刻蝕，使第二凹槽內的隔離層高於其他區域內的隔離層表面；去除所述掩膜層，形成橫跨鰭部的柵極以及位於第二凹槽內的隔離層表面的偽柵極，所述偽柵極與柵極平行；在所述柵極和偽柵極的側壁表面形成側牆。

可選的，對所述掩膜層進行刻蝕，暴露出的鰭部兩端的表面寬度為1nm～3nm。

可選的，採用各向同性刻蝕工藝刻蝕所述掩膜層。

可選的，所述各向同性刻蝕工藝為溼法刻蝕工藝。

可選的，所述掩膜層的材料為氮化矽。

可選的，所述溼法刻蝕工藝採用的刻蝕溶液為磷酸溶液。

可選的，對所述隔離層進行第一回刻蝕後，所述隔離層的表面與鰭部頂部表面之間的距離為2nm～6nm。

可選的，採用幹法刻蝕工藝刻蝕所述鰭部，在所述鰭部兩端形成圓角。

可選的，所述圓角的深度為1nm～6nm。

可選的，所述柵極和偽柵極表面還具有硬掩膜層。

可選的，所述柵極和偽柵極的形成方法包括：在所述半導體襯底上形成柵極材料層，所述柵極材料層覆蓋隔離層和鰭部；在所述柵極材料層表面形 成硬掩膜層；以所述硬掩膜層對所述柵極材料層進行圖形化，形成橫跨鰭部的柵極以及位於第二凹槽內的隔離層表面的與所述柵極平行的偽柵極。

可選的，還包括：在形成所述柵極材料層之前，在所述半導體襯底上形成覆蓋隔離層和鰭部的柵介質層。

可選的，所述側牆填充滿鰭部與偽柵極之間的間隙。

可選的，所述側牆的厚度大於鰭部與偽柵極之間的間隙寬度。

可選的，所述側牆的形成方法包括：形成覆蓋所述硬掩膜層、柵極和偽柵極的側牆材料層；採用無掩膜刻蝕工藝，對所述側牆材料層進行刻蝕，形成所述側牆。

可選的，還包括：刻蝕柵極兩側的鰭部，形成源漏凹槽；在所述源漏凹槽內形成應力層，作為源漏極。

可選的，所述應力層的材料為sige或sip。

可選的，所述在第一凹槽和第二凹槽內形成隔離層的方法包括：形成填充滿第一凹槽、第二凹槽且覆蓋掩膜層的隔離材料層；以所述掩膜層作為停止層，對所述隔離材料層進行平坦化，使所述隔離材料層的表面與掩膜層表面齊平，形成隔離層。

可選的，採用可流動性化學氣相沉積工藝形成所述隔離材料層。

與現有技術相比，本發明的技術方案具有以下優點：

本發明的技術方案在半導體襯底上形成隔離層，所述隔離層填充滿第一凹槽、第二凹槽且表面與鰭部表面的掩膜層齊平；然後對隔離層進行第一回刻蝕，使隔離層表面低於鰭部頂部表面；再對掩膜層進行刻蝕，暴露出鰭部兩端的部分表面；然後對鰭部兩端表面進行刻蝕，形成圓角；然後對第二凹槽內的隔離層進行第二回刻蝕，暴露出鰭部的部分側壁；再形成橫跨鰭部的柵極，以及位於隔離層表面與柵極平行排列的偽柵極；然後在所述偽柵極和柵極側壁表面形成側牆。由於所述偽柵極下方的隔離層未進行第二回刻蝕，所以，所述偽柵極的底面位置與鰭部頂部之間的距離較小，所以，所述鰭部與偽柵極之間的間隙也較小，所述側牆可以填充滿所述間隙；並且，由於鰭 部兩端通過刻蝕形成有圓角，使得所述鰭部與偽柵極之間的間隙的底部寬度增大，有利於提高所述側牆在所述間隙內的填充質量。

進一步的，刻蝕所述柵極兩側的鰭部，形成源漏凹槽；在所述源漏凹槽內形成應力層，作為源漏極。由於所述鰭部兩端與偽柵極之間形成有側牆，且偽柵極側壁表面的側牆位於部分鰭部上方，作為刻蝕鰭部形成源漏凹槽的掩膜，從而使得形成源漏凹槽之後，在所述源漏凹槽內形成應力層時，應力層能夠在源漏凹槽兩端側壁同時外延生長，能保持較好的形貌，從而避免發生應力釋放問題，從而可以提高形成的鰭式場效應電晶體的性能。

所述源漏凹槽四面均有側壁，在形成源漏極時，應力層在外延過程中，受到四周側壁的限制，不會發生坍塌等問題，能保持較好的形貌，從而避免發生應力釋放問題，從而可以提高形成的鰭式場效應電晶體的性能。

附圖說明

圖1是本發明的一個實施例的鰭式場效應電晶體的結構示意圖；

圖2至圖19是本發明的另一實施例的鰭式場效應電晶體的形成過程的結構示意圖。

具體實施方式

如背景技術中所述，現有技術形成的鰭式場效應電晶體的性能有待進一步的提高。

請參考圖1，為本發明的一個實施例的鰭式場效應電晶體的結構示意圖。所述鰭式場效應電晶體的結構中，沿鰭部10長度方向上排列的相鄰的鰭部10兩端之間通過淺溝槽隔離結構20進行隔離，為了獲得一定的鰭部高度，淺溝槽隔離結構20的表面低於鰭部10的表面。在形成橫跨鰭部10的多晶矽柵極21過程中，為了提高多晶矽柵極21的圖形均勻性，通常會在沿鰭部10長度方向上排列的相鄰鰭部10之間的淺溝槽隔離結構20表面形成偽多晶矽柵極22，由於淺溝槽隔離結構20的表面低於鰭部10的頂部表面，導致偽多晶矽柵極22的底部也低於鰭部10頂部表面。在位於多晶矽柵極21兩側的鰭部10內形成源漏凹槽的過程中，在鰭部兩端形成的源漏凹槽在遠離柵極的一側沒有側壁，在所述源漏凹槽內外延形成應力材料時，所述應力材料沿晶格生長，使得靠近 柵極一側的應力材料外延生長的較快，形成表面傾斜的應力層，所述應力層11對電晶體溝道區域施加的應力效果下降，且所述應力層11也容易與偽多晶矽柵極22之間發生橋連，影響形成的鰭式場效應電晶體的性能。

本發明的實施例中，在未回刻蝕的淺溝槽隔離結構表面形成偽柵極，避免後續在形成源漏凹槽的過程中，對源漏凹槽的形貌造成影響。

為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

請參考圖2和圖3，提供半導體襯底100，所述半導體襯底100上具有若干鰭部101和位於所述鰭部101頂部的掩膜層200，相鄰鰭部101之間具有與鰭部101平行排列的第一凹槽102和與鰭部101垂直排列的第二凹槽103，所述第一凹槽102和第二凹槽103相交。圖3為俯視示意圖，圖2為沿圖3中割線aa』的剖面示意圖。

所述半導體襯底100的材料包括矽、鍺、鍺化矽、砷化鎵等半導體材料，所述半導體襯底100可以是體材料也可以是複合結構如絕緣體上矽。本領域的技術人員可以根據半導體襯底100上形成的半導體器件選擇所述半導體襯底100的類型，因此所述半導體襯底的類型不應限制本發明的保護範圍。

本實施例中，所述鰭部101的形成方法包括：採用自對準雙圖形工藝刻蝕半導體襯底100，以所述掩膜層200為掩膜，刻蝕所述半導體襯底100形成平行排列的連續的長條狀鰭部圖形，以及相鄰鰭部圖形之間的第一凹槽102；然後再刻蝕所述鰭部圖形，將所述長條狀的鰭部圖形沿垂直鰭部圖形的方向斷開，形成鰭部101以及第二凹槽103。採用自對準雙圖形工藝可以形成寬度較小的鰭部101，以提高所述半導體結構的集成度。在本發明的其他實施例中，也可以直接刻蝕所述半導體襯底100，形成所述鰭部101。

本實施例中，所述掩膜層200的材料為氮化矽。本發明的其他實施例中，所述掩膜層200與鰭部101頂部表面之間還可以形成有氧化矽層，所述氧化矽層可以提高掩膜層200與鰭部101頂部之間的粘附性。

在形成所述鰭部101之後，還可以在所述第一凹槽102、第二凹槽103內壁表面形成墊氧化層，以提高後續在第一凹槽102、第二凹槽103內形成的隔 離層的質量。所述墊氧化層的材料為氧化矽，可以採用原位水汽生成工藝形成所述墊氧化層，還可以採用幹氧氧化或溼氧氧化工藝對所述第一凹槽102、第二凹槽103的內壁表面進行氧化，形成墊氧化層。

請參考圖4，在第一凹槽102和第二凹槽103(請參考圖3)內形成隔離層104，隔離層104表面與掩膜層200表面齊平。圖4為沿垂直鰭部101長度方向的剖面示意圖。

所述在第一凹槽102和第二凹槽103內形成隔離層104的方法包括：形成填充滿第一凹槽102、第二凹槽103且覆蓋掩膜層200的隔離材料層；以所述掩膜層200作為停止層，對所述隔離材料層進行平坦化，使所述隔離材料層的表面與掩膜層200表面齊平，形成隔離層104。

可以採用化學氣相沉積工藝、高密度等離子體沉積工藝、可流動性化學氣相沉積工藝、等離子體增強化學氣相沉積工藝或高深寬比沉積工藝等形成所述隔離材料層。本實施例中，採用可流動性化學氣相沉積工藝(fcvd)形成所述隔離材料層。所述可流動性化學沉積工藝的反應物包括介質材料前驅物和工藝前驅物。所述介質材料前驅物具有可流動性和一定的粘度，包括矽烷、二矽烷、甲基矽烷、二甲基矽烷、三甲基矽烷等。本實施例中採用的介質材料前驅物為三甲基矽烷。所述工藝前驅物包括含氮的前驅物，例如h2和n2混合氣體、n2、nh3、nh4oh、no、n2o等，還可以包括含氫的化合物、含氧的化合物，例如h2、h2和n2混合氣體、o3、o2、h2o2、h2o中的一種或多種氣體。所述工藝前驅物可以被等離子體化。本實施例中採用的工藝前驅物為nh3。所述介質材料前驅物和工藝前驅物反應形成氮矽化物，然後在含氧氣體內退火，形成固化的氧化矽層，作為隔離材料層。

本實施例中，半導體襯底100的溫度在進行fcvd過程中被保持在預定的溫度範圍內，以確保反應物的流動性。在本實施例中，所述半導體襯底100溫度小於100℃，可以是30℃或80℃。

在形成所述隔離材料層之前，還可以在所述第一凹槽102、第二凹槽103內壁表面形成墊氧化層。所述墊氧化層可以避免隔離材料層與第一凹槽102、第二凹槽103內壁的材料晶格不匹配而造成較大應力，同時可以修復在刻蝕 形成第一凹槽102、第二凹槽103的過程中，對第一凹槽102、第二凹槽103內壁表面造成的損傷。

採用化學機械研磨工藝，以所述掩膜層200作為停止層，對所述隔離材料層進行平坦化處理，去除位於掩膜層200表面的隔離材料層，使所述隔離材料層的表面與掩膜層200表面齊平。

請參考圖5至圖7，對所述隔離層104進行第一回刻蝕，使所述隔離層104的表面低於鰭部101頂部表面。圖7為對所述隔離層104進行第一回刻蝕之後的俯視示意圖；圖5為圖7中沿割線aa』的剖面示意圖；圖7為圖6中虛線框中區域沿割線bb』的剖面示意圖。

採用幹法刻蝕工藝，對所述隔離層104進行第一回刻蝕。所述幹法刻蝕工藝採用的刻蝕氣體可以是cf4、c3h8、cfh3等含氟氣體。所幹法刻蝕工藝對隔離層104具有較高的刻蝕選擇性。在本發明的其他實施例中，還可以採用溼法刻蝕工藝，對所述隔離層104進行刻蝕，所述溼法刻蝕工藝採用的刻蝕溶液可以是hf溶液。

對所述隔離層104進行第一回刻蝕之後，所述隔離層104的表面與鰭部101頂部表面之間的距離為2nm～6nm，暴露出鰭部101的部分側壁，便於後續對鰭部101的兩端表面進行刻蝕，形成圓角。

請參考圖8，對所述掩膜層200(請參考圖6)進行刻蝕，暴露出鰭部101長度方向上的兩端的部分表面。

本實施例中，對所述掩膜層200(請參考圖6)進行各向同性刻蝕，使掩膜層200的各個方向上均受到刻蝕，形成刻蝕後的掩膜層200a，使得刻蝕後的掩膜層200a的高度、寬度和長度尺寸與刻蝕前相比均有所下降。在沿鰭部101的長度方向上，使得掩膜層200a的寬度縮小，暴露出鰭部101的兩端表面。所述各向同性刻蝕工藝可以為溼法刻蝕工藝，具體的，所述溼法刻蝕工藝選擇對掩膜層200具有較高選擇性的刻蝕溶液，本實施例中，所述溼法刻蝕工藝採用的刻蝕溶液為磷酸溶液，對掩膜層200具有較高的刻蝕速率，而不會對隔離層104以及鰭部101造成損傷。在本發明的其他實施例中，所述各向同性刻蝕工藝還可以是氣相刻蝕工藝，採用對掩膜層200具有較高刻蝕 速率的氣體，通過熱運動，與掩膜層200的材料發生反應，產生揮發性物質，以實現對所述掩膜層200的各向同性刻蝕，所述刻蝕氣體可以是含氟氣體，例如sf6。

暴露出的鰭部101長度方向上的兩端的表面寬度為1nm～3nm，便於後續對鰭部101的兩端進行刻蝕，形成圓角。本實施例中，暴露出的鰭部101長度方向上的兩端的表面寬度為2nm。如果鰭部101兩端暴露的表面寬度不能過大，會導致後續對鰭部101進行刻蝕之後，鰭部101的長度過小，有源區面積過小，影響形成的鰭式場效應電晶體的性能。

請參考圖9和圖10，形成第一圖形化掩膜層，所述第一圖形化掩膜層暴露出鰭部101長度方向上的未被掩膜層200a覆蓋的鰭部101兩端表面。圖10為形成所述第一圖形化掩膜層後的俯視示意圖，圖9為圖10中虛線框區域沿割線bb』方向的剖面示意圖。

本實施例中，所述第一圖形化掩膜層包括：有機介質層201和光刻膠層202。所述第一圖形化掩膜層的形成方法包括：在所述隔離層104、掩膜層200和鰭部101表面形成表面平坦的有機介質材料層，然後在所述有機介質材料層表面形成光刻膠，對所述光刻膠進行曝光顯影，形成具有第一圖形的光刻膠層202，然後以所述光刻膠層為掩膜，刻蝕所述有機介質材料層，將第一圖形傳遞至有機介質材料層內，形成有機介質層201。在本發明的其他實施例中，所述第一圖形化掩膜層也可以是單層的光刻膠層。

所述第一圖形化掩膜層橫跨鰭部101，暴露出鰭部101的兩端。本實施例中，所述第一圖形化掩膜層的寬度與掩膜層200a的寬度一致。

由於本實施例中，對掩膜層200採用各向同性刻蝕工藝，不僅暴露出鰭部101長度方向上的兩端表面，還暴露出鰭部101寬度方向上的部分表面，所述圖形化掩膜層橫跨鰭部101，使得僅有鰭部101長度方向上的兩端表面暴露。

請參考圖11，以所述第一圖形化掩膜層為掩膜，刻蝕所述鰭部101，在所述鰭部101兩端形成圓角。

具體的採用幹法刻蝕工藝，以所述第一圖形化掩膜層為掩膜，對所述鰭 部101進行刻蝕，使得鰭部101兩端未被覆蓋部分的高度下降至隔離層104表面，形成圓角，所述鰭部101被刻蝕位置表面呈圓弧狀。

本實施例中，所述幹法刻蝕工藝採用的刻蝕氣體為hbr和cl2的混合氣體作為刻蝕氣體，o2作為緩衝氣體，其中hbr的流量為50sccm～1000sccm，cl2的流量為50sccm～1000sccm，o2的流量為5sccm～20sccm，壓強為5mtorr～50mtorr，功率為400w～750w，o2的氣體流量為5sccm～20sccm，溫度為40℃～80℃，偏置電壓為100v～250v。

所述圓角的深度為1nm～6nm。

請參考圖12，去除所述第一圖形化掩膜層。

本實施例中，採用溼法刻蝕工藝去除所述光刻膠層202和有機介質層201。在本發明的其他實施例中，也可以採用幹法刻蝕工藝去除所述第一圖形化掩膜層，例如灰化工藝。

去除所述第一圖形化掩膜層之後，暴露出掩膜層200a的表面，以及相鄰鰭部101之前的隔離層104的表面。

請參考圖13和圖14，形成第二圖形化掩膜層300，所述第二圖形化掩膜層300覆蓋第二凹槽103(請參考圖3)內的隔離層104；以所述第二圖形化掩膜層300為掩膜，對所述隔離層104進行第二回刻蝕，使第二凹槽內的隔離層104表面高於其他區域內的隔離層104表面。圖13為圖14虛線框區域沿割線bb』的剖面示意圖。

所述第二圖形化掩膜層300覆蓋第二凹槽內的隔離層104，暴露出沿垂直鰭部101長度方向排列的相鄰鰭部101之間的隔離層104表面。在對所述隔離層104進行刻蝕的過程中，所述第二圖形化掩膜層300覆蓋的隔離層104不被刻蝕，而位於沿垂直鰭部101長度方向排列的相鄰鰭部101之間的隔離層104則受到刻蝕，高度下降，暴露出鰭部101的部分側壁，便於後續形成橫跨鰭部101的柵極，使得柵極覆蓋鰭部101的部分側壁。

採用幹法刻蝕工藝，對所述隔離層104進行第二回刻蝕。所述幹法刻蝕工藝採用的刻蝕氣體可以是cf4、c3h8、cfh3等含氟氣體。所幹法刻蝕工藝對隔離層104具有較高的刻蝕選擇性。在本發明的其他實施例中，還可以採 用溼法刻蝕工藝，對所述隔離層104進行刻蝕，所述溼法刻蝕工藝採用的刻蝕溶液可以是hf溶液。

由於所述第二圖形化掩膜層300覆蓋第二凹槽內的隔離層104，使得與鰭部101平行排列的第二凹槽內的隔離層104未被刻蝕，所述第二凹槽內的隔離層104的表面高於其他區域的隔離層104表面。

請參考圖15和圖16，去除所述掩膜層200a，形成橫跨鰭部101的柵極302a以及位於第二凹槽內的隔離層表面的偽柵極302b，所述偽柵極302b與柵極302a平行。圖15為圖16虛線框區域沿割線bb』的剖面示意圖。

採用溼法刻蝕工藝去除所述掩膜層200a，所述溼法刻蝕工藝採用的刻蝕溶液為磷酸溶液。去除所述掩膜層200a之後，暴露出鰭部101的表面。

本實施例中，所述柵極302a和偽柵極302b表面還具有硬掩膜層，所述硬掩膜層包括：有機介質層303、位於有機介質層303表面的氧化矽層304、位於氧化矽層304表面的氮化矽層305。

所述柵極302a和偽柵極302b的形成方法包括：在所述半導體襯底100上形成柵極材料層，所述柵極材料層覆蓋隔離層104和鰭部101；在所述柵極材料層表面形成硬掩膜層；以所述硬掩膜層為掩膜，對所述柵極材料層進行圖形化，形成橫跨鰭部101的柵極302a以及位於第二凹槽內的隔離層104表面的與所述柵極302a平行的偽柵極302b。本實施例中，在形成所述柵極材料層之後，還包括對所述柵極材料層進行平坦化，使得所述柵極材料層的表面平坦。

本實施例中，在形成所述柵極302a和偽柵極302b之前，還包括在所述鰭部101、隔離層104表面形成柵介質層301，所述柵介質層301的材料為氧化矽，可以採用原子層沉積工藝或化學氣相沉積工藝等方法形成。

所述偽柵極302b的寬度略小於隔離層104的頂部寬度，所以所述鰭部101與偽柵極302b之間具有間隙。由於所述偽柵極302b下方的隔離層104未進行第二回刻蝕，所以，所述偽柵極202b的底面位置與鰭部101頂部之間的距離較小，所以，所述鰭部101與偽柵極302b之間的間隙也較小，後續可以通過側牆填充滿所述間隙。

請參考圖17，形成覆蓋所述硬掩膜層、柵極302a和偽柵極302b的側牆材料層306。

所述側牆材料層306的材料為氮化矽，可以採用化學氣相沉積工藝形成所述側牆材料層306。

所述側牆材料層306的厚度大於鰭部101與偽柵極302b之間的間隙寬度，從而所述側牆材料層306填充滿鰭部101與偽柵極302b之間的間隙。由於所述鰭部101兩端具有圓角，使得所述鰭部101與偽柵極302b之間的間隙的底部寬度增大，有利於提高所述側牆材料層306在所述間隙內的填充質量。

請參考圖18，對所述側牆材料層306(請參考圖17)進行刻蝕，形成所述側牆307。

採用無掩膜刻蝕工藝對所述側牆材料層306進行刻蝕，去除位於硬掩膜層頂部、隔離層表面以及鰭部表面的側牆材料層，形成覆蓋硬掩膜層側壁、柵極302a側壁以及偽柵極302b側壁的側牆307。所述側牆307在後續工藝中保護所述柵極302a和偽柵極302b的側壁。

所述側牆307填充滿鰭部101與偽柵極302b之間的間隙。

請參考圖19，刻蝕所述柵極302a兩側的鰭部101，形成源漏凹槽；在所述源漏凹槽內形成應力層，作為源漏極308。

根據待形成的鰭式場效應電晶體的類型不同，可以採用具有不同類型應力的應力層。當待形成鰭式場效應電晶體為p型電晶體時，所述應力層的材料為p型摻雜的sige，可以對電晶體的溝道區域提供壓應力，提高空穴載流子的遷移率；當待形成的鰭式場效應電晶體為n型電晶體時，所述應力層的材料為n型摻雜的sip，可以對所述電晶體的溝道區域提供張應力，提高電子載流子的遷移率。可以採用選擇性外延工藝形成所述源漏極。

由於所述鰭部101兩端與偽柵極302b之間形成有側牆307，且偽柵極302b側壁表面的側牆位於部分鰭部101上方，作為刻蝕鰭部101形成源漏凹槽的掩膜，從而使得形成源漏凹槽，並且在所述源漏凹槽內形成應力層時，應力層能夠在源漏凹槽兩端側壁同時外延生長，能保持較好的形貌，從而避免發生應力釋放問題，從而可以提高形成的鰭式場效應電晶體的性能。

雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為準。