一種靜電保護觸發電路的製作方法與工藝
2023-12-11 17:15:02
本發明涉及集成電路製造領域，特別是涉及一種靜電保護觸發電路。
背景技術：
靜電是一種客觀的自然現象，產生的方式多種，如接觸、摩擦、電器間感應等。靜電的特點是長時間積聚、高電壓、低電量、小電流和作用時間短的特點。靜電在多個領域造成嚴重危害。摩擦起電和人體靜電是電子工業中的兩大危害，常常造成電子電器產品運行不穩定，甚至損壞。ESD(Electro-Staticdischarge)的意思是「靜電釋放」。ESD是20世紀中期以來形成的以研究靜電的產生、危害及靜電防護等的學科，國際上習慣將用於靜電防護的器材統稱為ESD。傳統靜電保護觸發電路結構(如圖1所示)，使用R和C匹配的觸發電路，在靜電保護時，其電容處於充電狀態而產生電流，流經下方電阻抬高觸發輸出端的電壓，形成觸發源。此結構雖然簡單，但是電容和電阻的匹配固定，在不同頻率的靜電進入時，無法提供穩定的觸發源給保護器件，易導致保護器件的洩放電流能力不穩定，造成器件損毀。
技術實現要素：
本發明要解決的技術問題是提供一種利用已有CMOS器件實現具有低觸發電壓，高電流洩放能力的靜電保護觸發電路，能為靜電保護器件提供穩定、快速的觸發源。為解決上述技術問題本發明的靜電保護觸發電路，包括：第一開關電路、第二開關電路、第一PMOS管、第二PMOS管和第一NMOS管；第一PMOS管和第二PMOS管的源極接靜電進入端，第一PMOS管的柵極接地，第一PMOS管的漏極與第一開關電路的輸出端、第二PMOS管的柵極和第二NMOS管的柵極相連；第一開關電路的輸入端、第一NMOS管的源極和第二開關電路的輸出端均接地；第一NMOS管的漏極、第二PMOS管的漏極與第二開關電路的輸入端相連，作為本電路的觸發輸出端接N型ESD保護器件的柵極/襯底端。其中，第一開關電路、第二開關電路分別是由至少2個串聯的二極體構成的二極體串，各二極體串中第一二極體的陰極分別作為第一開關電路、第二開關電路的輸出端，各二極體串中最末一個二極體的陽極分別作為第一開關電路、第二開關電路的輸入端，各二極體串中第N個二級管陰極接第N-1個二極體的陽極，第N個二級管陽極接第N+1個二極體的陰極，N≥2。其中，第一開關電路、第二開關電路是由至少2個源柵極短接的PMOS管串聯構成的PMOS管串，各PMOS管串中第一個PMOS管源柵極短接端作為第一開關電路、第二開關電路的輸出端，各PMOS管串中最末一個PMOS管的漏極作為第一開關電路、第二開關電路的輸入端，各PMOS管串中第N個PMOS管源的柵極短接端接第N-1個PMOS管的漏極，第N個PMOS管的漏極接第N+1個PMOS管的源柵極短接端，N≥2。本發明的靜電保護觸發電路具有低觸發電壓，高電流洩放能力，能為 靜電保護器件提供穩定、快速的觸發源。附圖說明下面結合附圖與具體實施方式對本發明作進一步詳細的說明：圖1是一種傳統靜電保護觸發電路的示意圖。圖2是本發明靜電保護觸發電路的示意圖。圖3是本發明靜電保護觸發電路第一實施例的示意圖。圖4是本發明靜電保護觸發電路第二實施例的示意圖。具體實施方式如圖2所示，本發明的靜電保護觸發電路包括：第一開關電路、第二開關電路、第一PMOS管、第二PMOS管和第一NMOS管；第一PMOS管和第二PMOS管的源極接靜電進入端，第一PMOS管的柵極接地，第一PMOS管的漏極與第一開關電路的輸出端、第二PMOS管的柵極和第二NMOS管的柵極相連；第一開關電路的輸入端、第一NMOS管的源極和第二開關電路的輸出端均接地；第一NMOS管的漏極、第二PMOS管的漏極與第二開關電路的輸入端相連，作為本電路的觸發輸出端接N型ESD保護器件的柵極/襯底端。如圖3所示，本發明第一實施例包括：第一開關電路、第二開關電路、第一PMOS管、第二PMOS管和第一NMOS管；第一PMOS管和第二PMOS管的源極接靜電進入端，第一PMOS管的柵極接地，第一PMOS管的漏極與第一開關電路的輸出端、第二PMOS管的柵極和第二NMOS管的柵極相連；第一開關電路的輸入端、第一NMOS管的源極和第二開關電路的輸出端均接地；第一NMOS管的漏極、第二PMOS管的漏極與第二開關電路的輸入端相連，作為本電路的觸發輸出端接N型ESD保護器件的柵極/襯底端。第一開關電路、第二開關電路分別是由2個陰陽極串聯的PN二極體構成的二極體串；第一開關電路(二極體串)中第一個二極體的陰極作為第一開關電路的輸出端，其陽極接本二極體串中第二個二極體的陰極，該二極體串中第二個二極體的陽極作為第一個開關電路的輸入端；第二開關電路(二極體串)中第一個二極體的陰極作為第二開關電路的輸出端，其陽極接本二極體串中第二個二極體的陰極，該二極體串中第二個二極體的陽極作為第二個開關電路的輸入端。由多個二極體組成二極體串時，其連接方式與第一實施例相同，各二極體串中第一二極體的陰極作為開關電路的輸出端，各二極體串中最末一個二極體的陽極作為關電路的輸入端，第N個二級管陰極接第N-1個二極體的陽極，第N個二級管陽極接第N+1個二極體的陰極，N≥2。其中，第一PMOS管和第一開關電路構成本靜電保護觸發電路的第一級電路。第二PMOS管和第一NMOS管構成本靜電保護觸發電路的第二級電路。第二開關電路構成本靜電保護觸發電路的第三級電路。正常工作時，第一PMOS管處於開啟狀態，而第一二極體串(第一開關電路)的耐壓超過工作電壓，因此處於PN結反偏的關斷狀態，因此第一級 電路輸出高電位到第二級電路，導致第二PMOS管處於關斷狀態，第一NMOS管處於開啟導通狀態，因此輸出低電位到第三級電路，但第三級電路的第二二極體串(第二開關電路)PN結正偏需要達到nX0.7V，而此時的低電位無法開啟第二二極體串(第二開關電路)，最終本發明觸發輸出端輸出低電位到靜電保護器件的柵極或者襯底，能確保靜電保護器件在電路正常工作時處於關斷狀態。當有靜電來臨時，第一PMOS管仍處於開啟狀態，而第一二級管串(第一開關電路)在靜電來臨時，陰極電壓會超過反偏耐壓而發生擊穿，由於二極體串擊穿後電阻很低，導致輸出到第二級電路N/PMOS管柵極的電壓為低，顯而易見第二級電路輸出到第三級電路的電壓為高，作為第三級電路的第二二極體串(第二開關電路)此時會起到限壓作用，保證本發明觸發輸出端的電壓不會高於第二二極體串(第二開關電路)的正嚮導通電壓，能提供了一個穩定的觸發源。如圖4所示，本發明第二實施例包括：第一開關電路、第二開關電路、第一PMOS管、第二PMOS管和第一NMOS管；第一PMOS管和第二PMOS管的源極接靜電進入端，第一PMOS管的柵極接地，第一PMOS管的漏極與第一開關電路的輸出端、第二PMOS管的柵極和第二NMOS管的柵極相連；第一開關電路的輸入端、第一NMOS管的源極和第二開關電路的輸出端均接地；第一NMOS管的漏極、第二PMOS管的漏極與第二開關電路的輸入端相連，作為本電路的觸發輸出端接N型ESD保護器件的襯底端；本實施例中，第一開關電路、第二開關電路分別是由2個源柵極短接 的PMOS管串聯構成的PMOS管串；第一開關電路(PMOS管串)中第一個PMOS管源柵極短接端作為第一開關電路的輸出端，其漏極接本PMOS管串第二PMOS管源柵短接端，本PMOS管串第二PMOS管漏極作為第一開關電路的輸入端；第二開關電路(PMOS管串)中第一個PMOS管源柵極短接端作為第二開關電路的輸出端，其漏極接本PMOS管串第二PMOS管源柵短接端，本PMOS管串第二PMOS管漏極作為第二開關電路的輸入端。由多個PMOS管組成PMOS串時，其連接方式與第二實施例相同，各PMOS管串中第一個PMOS管源柵極短接端作為開關電路的輸出端，各PMOS管串中最末一個PMOS管的漏極作為開關電路的輸入端，各PMOS管串中第N個PMOS管源的柵極短接端接第N-1個PMOS管的漏極，第N個PMOS管的漏極接第N+1個PMOS管的源柵極短接端，N≥2。以上通過具體實施方式和實施例對本發明進行了詳細的說明，但這些並非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護範圍。