Tft基板及tft基板的製造方法

2024-02-21 01:39:15

專利名稱：Tft基板及tft基板的製造方法
技術領域：
本發明涉及在液晶顯示裝置或有機EL發光裝置等中使用的TFT基板 及其製造方法。
背景技術：
LCD (液晶顯示裝置)或有機EL顯示裝置從顯示性能、節省能源等 緣由出發而被廣泛利用。這些尤其作為行動電話或PDA (面向個人便攜信 息終端)、個人計算機或筆記本計算機、電視等顯示裝置變為主流。在這 些顯示裝置中通常使用TFT基板。例如，液晶顯示裝置在TFT基板與對置基板之間填充有液晶等顯示材 料。此外，該顯示材料選擇性地按像素施加電壓。此處，TFT基板為配置 有由半導體薄膜(也稱為半導體膜)等構成的TFT (薄膜電晶體)的基板。 通常，TFT基板陣列狀地配置TFT，因此也稱為"TFT陣列基板"。而且，在用於液晶顯示裝置等的TFT基板中，TFT與液晶顯示裝置的 畫面的1像素的組(其稱為1單元)在玻璃基板上橫豎地配設。TFT基板 中，在玻璃基板上，柵極配線例如在橫向上等間隔地配置，源極配線或漏 極配線的一方在橫向上等間隔地配置。此外，在構成各像素的上述單元中 分別設置源極配線或漏極配線的另一方、柵電極、源電極及漏電極。作為該TFT基板的製造方法通常已知有使用5片掩模的5片掩模過程 (maskprocess)、或利用半色調曝光技術使用4片掩模的4片掩模過程等。 然而，在此種TFT基板的製造方法中，通過使用5片或4片掩模，其 製造過程需要較多的工序。例如，4片掩模過程需要35步驟(工序)，5 片掩模過程需要超過40步驟(工序)。如此地，工序數變多，有製造成品 率降低之虞。此外，如果工序數多，工序變得複雜，有製造成本增大之虞。(使用5片掩模的製造方法)圖69是用於說明現有例的TFT基板的製造方法的概略圖，(a)表示 形成有柵電極剖面圖。(b)表示形成有蝕刻停止器的剖面圖。(c)表示形 成有源電極及漏電極的剖面圖。(d)表示形成有層間絕緣膜的剖面圖。(e) 表示形成有像素電極的剖面圖。圖69 (a)中，在玻璃基板9210上使用第一掩模(未圖示)，形成柵 電極9212。目卩，首先在玻璃基板9210上利用濺射堆積金屬(例如，Al(鋁) 等)。接下來，使用第一掩模，利用光刻法形成抗蝕劑。然後，通過蝕刻 成規定的形狀，形成柵電極9212，且灰化抗蝕劑。其次，如圖69 (b)所示，在玻璃基板9210及柵電極9212上依次疊 層由SiN膜(氮化矽膜)構成的柵絕緣膜9213，及a-Si:H(i)膜9214。接 下來，堆積作為溝道保護層的SiN膜(氮化矽膜)。然後，使用第二掩模 (未圖示)利用光刻法形成抗蝕劑。接下來，使用CHF氣體，SiN膜被幹 蝕刻為規定的形狀，從而形成蝕刻停止器215，且灰化抗蝕劑。其次，如圖69 (c)所示，在a-Si:H(i)膜9214及蝕刻停止器9215上 堆積a-Si:H(n)膜9216。接下來，在其上使用真空蒸鍍或濺射法堆積Cr(鉻) /Al 二層膜。接下來，使用第三掩模(未圖示)利用光刻法形成抗蝕劑。 然後，蝕刻Cr/Al二層膜，形成規定形狀的源電極9217a及漏電極9217b。 此時，對Al進行使用了 H3PCVCH3COOH-HN03的光刻，此外，對Cr進 行使用硝酸第二鈰銨水溶液的光刻。接下來對a-Si:H膜(9216及9214) 進行使用了 CHF氣體的幹蝕刻和使用了聯氨水溶液(NH2NH2*H20)的 溼蝕刻，形成規定形狀的a-Si:H(n)膜9216及a-Si:H(i)膜9214，且灰化抗 蝕劑。其次，如圖69 (d)所示，在形成透明電極9219之前，在柵極絕緣膜 9213、蝕刻停止器9215、源電極9217a及漏電極9217b上堆積層間絕緣膜 9218。接下來，使用第四掩模(未圖示)，利用光刻法形成抗蝕劑。然後， 蝕刻層間絕緣膜9218，並形成用於使透明電極9219與源電極9217a電連 接的通孔9218a，並灰化抗蝕劑。其次，如圖69 (e)所示，在形成有源電極9217a及漏電極9217b的 圖案的區域層間絕緣膜9218上利用濺射法堆積以氧化銦和氧化鋅為主成分的非晶質透明導電膜。接下來，使用第五掩模(未圖示)，利用光刻法 形成抗蝕劑。然後，對非晶質透明導電膜使用草酸約4重量％的水溶液作為蝕刻劑進行光刻。接下來，非晶質導電膜形成與源電極9217a電連接的 形狀，並灰化抗蝕劑。由此，形成透明電極9219。如此地，根據本現有例的TFT基板的製造方法，需要5片掩模。 (使用3片掩模的製造方法)作為改良上述現有技術的技術，提出了減少掩模的數量(例如從5片 減到3片)，並以進一步消減製造工序的方法來製造TFT基板的技術。例 如，在下述專利文獻1~7中記載有使用了 3片掩模的TFT基板的製造方法。專利文獻h日本國特開2004-317685號公報專利文獻2:日本國特開2004-319655號公報專利文獻3:日本國特開2005-017669號公報專利文獻4:日本國特開2005-019664號公報專利文獻5:日本國特開2005-049667號公報專利文獻6:日本國特開2005-106881號公報專利文獻7:日本國特開2005-108912號公報但是，上述專利文獻1~7中記載的使用了 3片掩模的TFT基板的製造 方法需要柵極絕緣膜的陽極氧化工序等，是非常煩雜的製造過程。因此， 存在上述TFT基板的製造方法是實際應用困難的技術的問題。此外，在實際的生產線中，期望可使生產率及品質提高的實用的技術。發明內容本發明鑑於所述問題，目的在於提供一種通過削減製造工序的工序 數，可大幅地降低製造成本的TFT基板及TFT基板的製造方法。為達到該目的，本發明的TFT基板具備基板；在該基板的上方形成 有柵電極及柵極配線；至少在所述柵電極及所述柵極配線的上方形成有柵 極絕緣膜；至少在所述柵電極的上方的所述柵極絕緣膜的上方形成有第一 氧化物層；在所述第一氧化物層的上方形成有第二氧化物層，其中，利用 所述第二氧化物層至少形成像素電極。而且，上述"……的上方"具有"(從表面離開)……之上"，和"(與表面接觸)……之上"兩方面的意思。在各實施方式中記載任意優選的。 此外，優選利用所述第二氧化物層形成所述像素電極、源電極及漏電極、源極配線及漏極配線。此外，優選所述像素電極由所述第一氧化物層和所述第二氧化物層構成。此外，優選所述第一氧化物層為n型氧化物半導體層，所述第二氧化 物層為氧化物導電體層。此外，本發明的TFT基板的製造方法，包括在基板的上方使用第一 掩模形成柵電極及柵極配線的工序；在所述基板、所述柵電極及所述柵極 配線的上方依次疊層柵極絕緣膜、第一氧化物層、第二氧化物層及抗蝕劑 的工序；使用第二掩模，通過半色調曝光，將所述抗蝕劑形成為規定的形 狀的工序；選擇性地蝕刻所述第一氧化物層和所述第二氧化物層，從而形 成源極配線、漏極配線及像素電極的工序；將所述抗蝕劑再形成為規定的 形狀的工序；選擇性地蝕刻所述第二氧化物層，從而形成源電極、漏電極 及溝道部的工序；選擇性地蝕刻所述柵極絕緣膜，從而形成柵極配線襯墊 的工序。此外，本發明的TFT基板的製造方法包括在基板的上方使用第一 掩模形成柵電極及柵極配線的工序；在所述基板、所述柵電極及所述柵極 配線的上方依次疊層柵極絕緣膜、第一氧化物層、第二氧化物層及抗蝕劑 的工序；使用第二掩模，通過半色調曝光，將所述抗蝕劑形成為規定的形 狀的工序；蝕刻所述第一氧化物層、所述第二氧化物層、和所述柵極絕緣 膜，從而形成源極配線、漏極配線、像素電極及柵極配線襯墊的工序；將 所述抗蝕劑再形成為規定的形狀的工序；選擇性地蝕刻所述第二氧化物 層，從而形成源電極、漏電極及溝道部的工序。此外，優選在所述源極配線、所述漏極配線、所述源電極及所述漏電 極的上方使用第三掩模，形成輔助配線或輔助電極的工序。為達到上述目的，本發明的TFT基板具備保護用絕緣膜，該保護用絕 緣膜在所述像素電極、源電極*漏極配線襯墊及柵極配線襯墊露出的狀態 下，在所述柵電極及柵極配線的上方及源極配線、漏極配線、源電極及漏 電極的上方形成，且利用所述第二氧化物層，形成有所述源極配線、漏極配線、源電極、漏電極及像素電極。如此，溝道部的第一氧化物層的上部被保護用絕緣膜保護，因此TFT 基板能夠長期穩定地工作。此外，通過在製造時使用的掩模的削減及製造 工序的削減，能夠實現生產效率的提高及製造原價的成本降低。進而，因為形成有保護用絕緣膜，因此通過在TFT基板上設置有機EL材料、電極 及保護膜，能夠容易地得到有機電場發光裝置。而且，源 漏極配線襯墊是指源極配線襯墊或漏極配線襯墊。此外，優選所述第一氧化物層為n型氧化物半導體層，且所述第二氧 化物層為氧化物導電體層。如此，通過使用氧化物半導體層作為TFT的活性層，流過電流且穩定， 對利用電流控制工作的有機電場發光裝置有用。此外，能夠容易地形成溝 道部、源電極及漏電極。此外，優選所述像素電極由所述第一氧化物層和第二氧化物層的疊層 膜形成。如此，能夠將疊層膜形成透明，因此能夠防止光導致的誤動作。 此外，優選至少在所述第二氧化物層的基板側形成有所述第一氧化物層。如此，能夠將第二氧化物層及第一氧化物層形成透明，因此能夠防止 光導致的誤動作。此外，優選在所述源極配線、漏極配線、源電極、漏電極及像素電極 的至少一個上形成有輔助導電層。如此，能夠降低各配線或電極的電阻，能夠使可靠性提高，並能抑制 能量效率的降低。此外，優選所述第一氧化物層及所述第二氧化物層的能隙在3.0eV以上。如此，通過將能隙形成為3.0eV以上，能夠防止光導致的誤動作。而 且，通常能隙在3.0eV以上即可，但優選3.2eV以上，最優選3.4eV以上。 如此，通過增大能隙，能夠更可靠地防止光導致的誤動作。此外，本發明的TFT基板的製造方法，包括在基板上使用第一掩模形成柵電極及柵極配線的工序；在所述基板、所述柵電極及所述柵極配線上依次疊層柵極絕緣膜、第一氧化物層、第二 氧化物及第二抗蝕劑，並使用第二掩模，將所述第二抗蝕劑形成為規定的 形狀的工序；使用所述第二抗蝕劑，蝕刻所述第二氧化物層，從而形成源 極配線、漏極配線、源電極、漏電極及像素電極的工序；在所述第一氧化 物層、源極配線、漏極配線、源電極、漏電極及像素電極上依次疊層保護 用絕緣膜及第三抗蝕劑，並利用半色調曝光將所述第三抗蝕劑形成為規定的形狀的工序；使用所述第三抗蝕劑蝕刻柵極配線襯墊上的所述保護用絕 緣膜及第一氧化物層的工序；再形成所述第三抗蝕劑後，使用該第三抗蝕 劑，選擇性地蝕刻所述像素電極及源電極 漏極配線用襯墊上的所述保護 用絕緣膜，及所述柵極配線襯墊上的所述柵極絕緣膜，並使所述像素電極、 源電極 漏極配線用襯墊及柵極配線襯墊露出的工序。如此，本發明作為TFT基板的製造方法有效。使用三片掩模能夠製造 具有保護用絕緣膜的TFT基板，且掩模被削減，製造工序被削減。由此， 能夠實現生產效率的提高及製造原價的成本降低。此外，因為溝道部的第 一氧化物層的上部被保護用絕緣膜保護，因此TFT基板能夠長期穩定地工 作。此外，本發明的TFT基板的製造方法，包括在基板上使用第一掩模 形成柵電極及柵極配線的工序；在所述基板、柵電極及柵極配線上依次疊 層柵極絕緣膜、第一氧化物層、第二氧化物、輔助導電層及第二抗蝕劑， 並利用半色調曝光，將所述第二抗蝕劑形成為規定的形狀的工序；使用所 述第二抗蝕劑，蝕刻所述輔助導電層及第二氧化物層，從而形成源極配線、 漏極配線、源電極、漏電極及像素電極，並形成由所述輔助導電層構成的 輔助配線及輔助電極的工序；再形成所述第二抗蝕劑後，使用該第二抗蝕 劑，選擇性地蝕刻所述像素電極上的所述輔助導電層，使所述像素電極露 出的工序；在所述第一氧化物層及像素電極上、及形成在所述源極配線、 漏極配線、源電極及漏電極上的所述輔助導電層上，依次疊層保護用絕緣 膜及第三抗蝕劑，並利用半色調曝光將所述第三抗蝕劑形成為規定的形狀 的工序；使用所述第三抗蝕劑蝕刻所述柵極配線襯墊上的所述保護用絕緣 膜及第一氧化物層的工序；再形成所述第三抗蝕劑後，使用該第三抗蝕劑， 選擇性地蝕刻所述像素電極及源電極，漏極配線用襯墊上的所述保護用絕緣膜，及所述柵極配線襯墊上的所述柵極絕緣膜，從而使所述像素電極、 源電極 漏極配線用襯墊及柵極配線襯墊露出的工序。如此，使用三片掩模能夠製造具有保護用絕緣膜的TFT基板，且掩模 被削減，製造工序被削減。由此，能夠實現生產效率的提高及製造原價的 成本降低。此外，因為溝道部的第一氧化物層的上部被保護用絕緣膜保護，因此TFT基板能夠長期穩定地工作。此外，因為能夠降低各配線或電極的電阻，因此可靠性提高，並且能夠抑制能量效率的降低。此外，為達到上述目的，本發明的TFT基板利用所述第二氧化物層至 少形成有所述像素電極及與該像素電極連接的源電極 漏電極。如此，通過製造時使用的掩模數的削減及製造工序的削減，能夠實現 生產效率的提高及製造原價的成本降低。而且，源電極*漏電極是指源電極或漏電極。此外，優選所述TFT基板的上方被保護用絕緣膜覆蓋，且所述保護用 絕緣膜在與各像素電極、源極配線襯墊，漏極配線襯墊及柵極配線襯墊對 應的位置處具有開口部。如此，溝道部的第一氧化物層的上部被保護用絕緣膜保護，因此TFT 基板能夠長期穩定地工作。此外，TFT基板自身具備保護用絕緣膜的構造， 因此能夠提供可容易地製造利用液晶或有機EL材料等顯示機構或發光機 構的TFT基板。而且，源極 漏極配線襯墊是指源極配線襯墊或者漏極配線襯墊。此外，優選所述第一氧化物層為n型氧化物半導體層，且所述第二氧 化物層為氧化物導電體層。如此，通過使用氧化物半導體層作為TFT的活性層，流過電流且穩定， 因此對利用電流控制工作的有機電場發光裝置有用。此外，能夠容易地形 成溝道部、源電極及漏電極。此外，優選所述像素電極由所述第一氧化物層和第二氧化物層的疊層 膜形成。如此，能夠將疊層膜形成透明，因此能夠防止光導致的誤動作。 此外，優選至少在所述第二氧化物層的基板側形成有所述第一氧化物層。如此，能夠將第二氧化物層及第一氧化物層形成透明，因此能夠防止 光導致的誤動作。此外，優選在所述源極配線、漏極配線、源電極、漏電極及像素電極 的至少一個上方形成有輔助導電層。如此，能夠降低各配線或電極的電阻，能夠使可靠性提高，並能抑制 能量效率的降低。此外，優選所述第一氧化物層形成在與所述溝道部、源極配線、漏極 配線、源電極、漏電極及像素電極對應的位置處。如此，通常第一氧化物層僅形成在規定的位置，因此能夠排除對柵極 配線幹涉(竄線)的顧慮。此外，優選所述第一氧化物層及/或所述第二氧化物層的能隙在3.0eV以上。如此，通過將能隙形成為3.0eV以上，能夠防止光導致的誤動作。而 且，通常能隙在3.0eV以上即可，但優選3.2eV以上，最優選3.4eV以上。 如此，通過增大能隙，能夠更可靠地防止光導致的誤動作。 此外，優選所述像素電極的一部分被反射金屬層覆蓋。 如此，能夠長期穩定地工作，並且能夠防止竄線，並且能夠提供可大 幅降低製造成本的半透過型TFT基板或半反射型TFT基板。此外，優選利用所述反射金屬層形成源極配線、漏極配線、源電極及 漏電極的至少一個。如此，能夠反射更多的光，並利用反射光使亮度提高。 此外，優選所述反射金屬層由鋁、銀或金構成的薄膜，或由包含鋁、 銀或金的合金層構成。如此，能夠反射更多的光，並利用反射光使亮度提高。 此外，優選所述TFT基板具備金屬層，並具有保護所述金屬層的金屬 層保護用氧化物導電體層。如此，能夠防止金屬層的腐蝕，並提高耐久性。例如，在使用金屬層 作為柵極配線的情況下，在形成柵極配線襯墊用的開口部時，能夠防止金 屬表面露出，並可使連接可靠性提高。此外，在金屬層為反射金屬層的情 況下，能夠防止反射金屬層的變色，且能夠防止反射金屬層的反射率的降低的不良情況。此外，優選所述TFT基板具備柵電極、柵極配線、源極配線、漏極配 線、源電極、漏電極或像素電極中的至少一個以上，且所述柵電極、柵極 配線、源極配線、漏極配線、源電極、漏電極或像素電極的至少一個由氧 化物透明導電體層構成。如此，因為光的透過量增大，因此能夠提供亮度優良的顯示裝置。 此外，本發明的TFT基板的製造方法，包括在基板的上方使用第一掩模形成柵電極及柵極配線的工序；在所述基板、柵電極及柵極配線的上方疊層柵極絕緣膜、第一氧化物層、第二氧化物層及第二抗蝕劑，並通過半色調曝光，將所述第二抗蝕劑形成為規定的形狀的工序；使用所述第二 抗蝕劑蝕刻所述第二氧化物層及第一氧化物層，從而形成源極配線、漏極 配線及像素電極的工序；再形成所述第二抗蝕劑後，使用該第二抗蝕劑， 選擇性地蝕刻所述柵電極的上方的所述第二氧化物層，形成源電極及漏電 極的工序；在露出的所述柵極絕緣膜及第一氧化物層的上方，及在所述源 極配線、漏極配線、源電極、漏電極及像素電極的上方，疊層保護用絕緣 膜及第三抗蝕劑，使用第三掩模將第三抗蝕劑形成為規定的形狀的工序； 使用所述第三抗蝕劑，蝕刻所述像素電極及源電極'漏極配線襯墊的上方 的所述保護用絕緣膜，及所述柵極配線襯墊的上方的所述保護用絕緣膜和 柵極絕緣膜，從而使所述像素電極、源電極 漏極配線襯墊及柵極配線襯 墊露出的工序。如此，本發明作為TFT基板的製造方法有效。使用三片掩模能夠製造 具有保護用絕緣膜的TFT基板，且掩模被削減，製造工序被削減。由此， 能夠實現生產效率的提高及製造原價的成本降低。此外，因為溝道部的第 一氧化物層的上部被保護用絕緣膜保護，因此TFT基板能夠長期穩定地工 作。進而通常第一氧化物層僅形成在規定的位置(與溝道部、源極配線、 漏極配線、源電極、漏電極及像素電極對應的位置)，因此能夠排除對柵 極配線幹涉(竄線)的顧慮。此外，本發明的TFT基板的製造方法，包括在基板的上方使用第一掩模形成柵電極及柵極配線的工序；在所述基 板、柵電極及柵極配線的上方疊層柵極絕緣膜、第一氧化物層、第二氧化物層、輔助導電層及第二抗蝕劑，並通過半色調曝光，將所述第二抗蝕劑 形成為規定的形狀的工序；使用所述第二抗蝕劑蝕刻所述輔助導電層、第 二氧化物層及第一氧化物層，從而形成源極配線、漏極配線及像素電極，並形成由所述輔助導電層構成的輔助配線的工序；再形成所述第二抗蝕劑後，使用該第二抗蝕劑，選擇性地蝕刻所述柵電極的上方的所述輔助導電 層及第二氧化物層，形成源電極及漏電極，並形成由所述輔助導電層構成的輔助電極的工序；在露出的所述柵極絕緣膜及第一氧化物層的上方，及在所述源極配線、漏極配線、源電極、漏電極及像素電極的上方形成的所 述輔助導電層的上方，疊層保護用絕緣膜及第三抗蝕劑，使用第三掩模將第三抗蝕劑形成為規定的形狀的工序；使用所述第三抗蝕劑，蝕刻所述像 素電極及源電極*漏極配線襯墊的上方的所述保護用絕緣膜，及所述柵極 配線襯墊的上方的所述保護用絕緣膜，從而使所述像素電極及源電極，漏 極配線襯墊的上方的所述輔助導電層露出的工序；使用所述第三抗蝕劑， 蝕刻露出後的所述像素電極及源電極，漏極配線襯墊的上方的所述輔助導 電層，從而使所述像素電極及源電極，漏極配線襯墊露出的工序；使用所 述第三抗蝕劑，蝕刻所述柵極配線襯墊的上方的所述柵極絕緣膜，從而使 所述柵極配線襯墊露出的工序。如此，使用三片掩模能夠製造具有輔助導電層及保護用絕緣膜的TFT 基板，且掩模被削減，製造工序被削減。由此，能夠實現生產效率的提高 及製造原價的成本降低。此外，因為能夠降低各配線或電極的電阻，因此 可靠性提高，並且能夠抑制能量效率的降低。此外，本發明的TFT基板的製造方法，包括在基板的上方使用第一 掩模形成柵電極及柵極配線的工序；在所述基板、柵電極及柵極配線的上 方疊層柵極絕緣膜、第一氧化物層、第二氧化物層、反射金屬層及第二抗 蝕劑，並通過半色調曝光，將所述第二抗蝕劑形成為規定的形狀的工序； 使用所述第二抗蝕劑蝕刻所述反射金屬層、第二氧化物層及第一氧化物 層，從而形成源極配線、漏極配線及像素電極的工序；再形成所述第二抗 蝕劑後，使用該第二抗蝕劑，選擇性地蝕刻所述柵電極的上方的所述反射 金屬層及第二氧化物層，形成源電極及漏電極的工序；在露出的所述柵極 絕緣膜及第一氧化物層的上方，和所述源極配線、漏極配線、源電極、漏電極及像素電極的上方形成的所述反射金屬層的上方，疊層保護用絕緣膜 及第三抗蝕劑，並通過半色調曝光，將第三抗蝕劑形成為規定的形狀的工 序；使用所述第三抗蝕劑，使所述像素電極的一部分露出，並形成由所述 反射金屬層構成的反射金屬部的工序；將所述第三抗蝕劑再形成規定的形 狀的工序；蝕刻所述反射金屬部及源電極，漏極配線襯墊的上方的所述保 護用絕緣膜，及所述柵極配線襯墊的上方的所述保護用絕緣膜及柵極絕緣 膜，從而使所述反射金屬部、源電極，漏極配線襯墊及柵極配線襯墊露出 的工序。如此，能夠長期穩定地工作，並且能夠防止竄線，且能夠製造大幅降 低製造成本的半透過型TFT基板或半反射型TFT基板。此外，優選在所述金屬反射層的上方形成保護該反射金屬層的金屬層 保護用氧化物導電體層。如此，能夠防止反射金屬層的變色，且能夠防止反射金屬層的反射率 的降低的不良情況。


圖1是用於說明本發明的第一實施方式所述的TFT基板的製造方法 的、使用第一掩模的工序的概略剖面圖，在該圖中，表示使用第一掩模形 成的柵電極及柵極配線。圖2是圖1的概略立體圖。圖3是用於說明本發明的第一實施方式所述的TFT基板的製造方法 的、使用第一掩模的工序的概略剖面圖，在該圖中，表示使用第二掩模形 成的源極配線、漏極配線及像素電極。圖4是圖3的概略立體圖。圖5是通常的半色調曝光技術的說明圖，(a)表示曝光中的概略剖面 圖，(b)表示顯影后的概略剖面圖。圖6是用於說明本發明的第一實施方式所述的TFT基板的製造方法的 概略剖面圖，在該圖中，表示了使用第二掩模形成的源電極及漏電極。圖7是圖6的概略立體圖。圖8是用於再形成抗蝕劑的灰化處理的說明圖，(a)表示再形成前的抗蝕劑的概略剖面圖，(b)表示再形成後的抗蝕劑的概略剖面圖。圖9是用於說明本發明的第一實施方式所述的TFT基板的製造方法的 概略剖面圖，在該圖中，形成柵極配線襯墊，且去除抗蝕劑。圖10是圖9的概略立體圖。圖U是用於說明本發明的第二實施方式所述的TFT基板的製造方法 的概略剖面圖，在該圖中，形成有輔助電極及輔助配線。 圖12是圖11的概略立體圖。圖13是用於說明本發明的第三實施方式所述的TFT基板的製造方法 的概略剖面圖，在該圖中，表示了使用第一掩模形成的柵電極及柵極配線。圖14是用於說明本發明的第三實施方式所述的TFT基板的製造方法 的概略剖面圖，在該圖中，表示了使用第二掩模形成的源極配線、漏極配 線及像素電極。圖15是圖14的概略立體圖。圖16是用於說明本發明的第三實施方式所述的TFT基板的製造方法 的概略剖面圖，在該圖中，表示使用第二掩模形成的源電極及漏電極。 圖17是圖16的概略立體圖。圖18是用於說明本發明的第四實施方式所述的TFT基板的製造方法 的概略剖面圖，在該圖中，形成有輔助電極及輔助配線。 圖19是圖18的概略立體圖。圖20表示用於說明本發明的第五實施方式所述的TFT基板的製造方 法的概略流程圖。圖21是用於說明本發明的第五實施方式所述的TFT基板的製造方法 的、使用第一掩模的處理的概略圖。(a)表示處理前的玻璃基板的剖面圖。 (b)表示金屬成膜後的剖面圖。(c)表示抗蝕劑塗敷後的剖面圖。(d) 表示曝光/顯影/第一蝕刻/剝離抗蝕劑、形成柵電極及柵極配線的剖面圖。圖22是在本發明的第五實施方式所述的TFT基板的製造方法中，表 示形成有柵電極及柵極配線的玻璃基板的主要部分的概略俯視圖。圖23是用於說明本發明的第五實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示柵極絕緣膜成膜/n型 氧化物半導體層成膜/氧化物導電體層成膜/金屬層成膜/塗敷抗蝕劑後的剖面圖。(b)表示半色調曝光/顯影后的剖面圖。圖24是用於說明本發明的第五實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示被第二蝕刻後的剖面 圖。(b)表示再形成第二抗蝕劑後的剖面圖。圖25是用於說明本發明的第五實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示被第三蝕刻後的剖面 圖。(b)表示第二抗蝕劑被剝離後的剖面圖。圖26是在本發明的第五實施方式所述的TFT基板的製造方法中，表 示形成有漏電極、源電極、漏極配線、源極配線及像素電極的玻璃基板的 主要部分的概略俯視圖。圖27是用於說明本發明的第五實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示保護用絕緣膜成膜/ 塗敷抗蝕劑後的剖面圖。(b)表示半色調曝光/顯影后的剖面圖。圖28是用於說明本發明的第五實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示第四蝕刻後的剖面圖。 (b)表示第三抗蝕劑再形成後的剖面圖。圖29是用於說明本發明的第五實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示第五蝕刻後的剖面圖。 (b)表示第三抗蝕劑剝離後的剖面圖。圖30是在本發明的第五實施方式所述的TFT基板的製造方法中，表 示像素電極、漏極配線襯墊及柵極配線襯墊露出的TFT基板的主要部分的 概略俯視圖。圖31表示用於說明本發明的第六實施方式所述的TFT基板的製造方 法的概略流程圖。圖32是用於說明本發明的第六實施方式所述的TFT基板的製造方法 的、使用第二掩模的處理的概略圖。(a)表示柵極絕緣膜成膜/n型氧化物 半導體層成膜/氧化物導電體層成膜/塗敷抗蝕劑後的剖面圖。(b)表示曝 光/顯影后的剖面圖。圖33是用於說明本發明的第六實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示被第二蝕刻後的剖面圖。(b)表示剝離第二抗蝕劑後的剖面圖。圖34是在本發明的第六實施方式所述的TFT基板的製造方法中，表示形成有漏電極、源電極、漏極配線、源極配線及像素電極的玻璃基板的 主要部分的概略俯視圖。圖35是用於說明本發明的第六實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示保護用絕緣膜成膜/ 塗敷抗蝕劑後的剖面圖。(b)表示半色調曝光/顯影后的剖面圖。圖36是用於說明本發明的第六實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示第三蝕刻後的剖面圖。 (b)表示第三抗蝕劑再形成後的剖面圖。圖37是用於說明本發明的第六實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示第四蝕刻後的剖面圖。 (b)表示第三抗蝕劑剝離後的剖面圖。圖38是在本發明的第六實施方式所述的TFT基板的製造方法中，表 示像素電極、漏極配線襯墊及柵極配線襯墊露出的TFT基板的主要部分的 概略俯視圖。圖39表示用於說明本發明的第七實施方式所述的TFT基板的製造方 法的概略流程圖。圖40是用於說明本發明的第七實施方式所述的TFT基板的製造方法 的、使用第一掩模的處理的概略圖。(a)表示處理前的玻璃基板的剖面圖。 (b)表示金屬成膜後的剖面圖。(c)表示抗蝕劑塗敷後的剖面圖。(d) 表示曝光/顯影/第一蝕刻/剝離抗蝕劑、形成柵電極及柵極配線後的剖面圖。圖41是在本發明的第七實施方式所述的TFT基板的製造方法中，表 示形成有柵電極及柵極配線的玻璃基板的主要部分的概略俯視圖。圖42是用於說明本發明的第七實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示柵極絕緣膜成膜/n型 氧化物半導體層成膜/氧化物導電體層成膜/金屬層成膜/塗敷抗蝕劑後的剖 面圖。(b)表示半色調曝光/顯影后的剖面圖。圖43是用於說明本發明的第七實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示被第二蝕刻/第三蝕刻後的剖面圖。(b)表示再形成第二抗蝕劑後的剖面圖。圖44是用於說明本發明的第七實施方式所述的TFT基板的製造方法的、使用第二半色調掩模的處理的概略圖。(a)表示被第四蝕刻/第五蝕刻後的剖面圖。(b)表示剝離第二抗蝕劑後的剖面圖。圖45是在本發明的第七實施方式所述的TFT基板的製造方法中，表 示源電極用輔助電極、漏電極用輔助電極、源極配線用輔助配線及漏極配 線用輔助配線露出的玻璃基板的主要部分的概略俯視圖。圖46是用於說明本發明的第七實施方式所述的TFT基板的製造方法的、使用第三掩模的處理的概略圖。(a)表示保護用絕緣膜成膜/塗敷抗蝕 劑後的剖面圖。(b)表示曝光/顯影后的剖面圖。圖47是用於說明本發明的第七實施方式所述的TFT基板的製造方法 的、使用第三掩模的處理的概略圖。(a)表示第六蝕刻後的剖面圖。(b) 表示第七蝕刻後的剖面圖。圖48是用於說明本發明的第七實施方式所述的TFT基板的製造方法 的、使用第三掩模的處理的概略圖。(a)表示第八蝕刻後的剖面圖。(b) 表示第三抗蝕劑剝離後的剖面圖。圖49是在本發明的第七實施方式所述的TFT基板的製造方法中，表 示保護用絕緣膜露出的TFT基板的主要部分的概略俯視圖。圖50表示用於說明本發明的第八實施方式所述的TFT基板的製造方 法的概略流程圖。圖51是用於說明本發明的第八實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示柵極絕緣膜成膜/n型 氧化物半導體層成膜/氧化物導電體層成膜/塗敷抗蝕劑後的剖面圖。(b) 表示曝光/顯影后的剖面圖。圖52是用於說明本發明的第八實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示被第二蝕刻後的剖面 圖。(b)表示再形成第二抗蝕劑後的剖面圖。圖53是用於說明本發明的第八實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示被第三蝕刻後的剖面 圖。(b)表示剝離第二抗蝕劑後的剖面圖。圖54是在本發明的第八實施方式所述的TFT基板的製造方法中，表 示源電極、漏電極、源極配線、漏極配線及像素電極露出的玻璃基板的主 要部分的概略俯視圖。圖55是用於說明本發明的第八實施方式所述的TFT基板的製造方法 的、使用第三掩模的處理的概略圖。(a)表示保護用絕緣膜成膜/塗敷抗蝕 劑後的剖面圖。(b)表示曝光/顯影后的剖面圖。圖56是用於說明本發明的第八實施方式所述的TFT基板的製造方法 的、使用第三掩模的處理的概略圖。(a)表示第四蝕刻後的剖面圖。(b) 表示剝離第三抗蝕劑後的剖面圖。圖57是在本發明的第八實施方式所述的TFT基板的製造方法中，表 示保護用絕緣膜露出的TFT基板的主要部分的概略俯視圖。圖58表示用於說明本發明的第九實施方式所述的TFT基板的製造方 法的概略流程圖。圖59是用於說明本發明的第九實施方式所述的TFT基板的製造方法 的、使用第一掩模的處理的概略圖。(a)表示處理前的玻璃基板的剖面圖。 (b)表示金屬成膜/金屬層保護用氧化物導電體層成膜後的剖面圖。(c) 表示抗蝕劑塗敷後的剖面圖。(d)表示曝光/顯影/第一蝕刻/剝離抗蝕劑、 形成柵電極及柵極配線後的剖面圖。圖60是在本發明的第九實施方式所述的TFT基板的製造方法中，表 示形成有柵電極及柵極配線的玻璃基板的主要部分的概略俯視圖。圖61是用於說明本發明的第九實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示柵極絕緣膜成膜/n型 氧化物半導體層成膜/氧化物透明導電體層成膜/反射金屬層成膜/金屬層保 護用氧化物導電體層成膜/塗敷抗蝕劑後的剖面圖。(b)表示半色調曝光/ 顯影后的剖面圖。圖62是用於說明本發明的第九實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示被第二蝕刻/第三蝕刻 後的剖面圖。(b)表示再形成第二抗蝕劑後的剖面圖。圖63是用於說明本發明的第九實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示被第四蝕刻/第五蝕刻後的剖面圖。(b)表示剝離第二抗蝕劑後的剖面圖。圖64是在本發明的第九實施方式所述的TFT基板的製造方法中，表 示反射金屬層上的金屬層保護用氧化物導電體層露出的玻璃基板的主要 部分的概略俯視圖。圖65是用於說明本發明的第九實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示保護用絕緣膜成膜/ 塗敷第三抗蝕劑後的剖面圖。(b)表示半色調曝光/顯影后的剖面圖。圖66是用於說明本發明的第九實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示第六蝕刻後的剖面圖。 (b)表示第七蝕刻後的剖面圖。圖67是用於說明本發明的第九實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示第三抗蝕劑再形成後 的剖面圖。(b)表示第八蝕刻/第三抗蝕劑剝離後的剖面圖。圖68是在本發明的第九實施方式所述的TFT基板的製造方法中，表 示保護用絕緣膜露出的TFT基板的主要部分的概略俯視圖。圖69是用於說明現有例的TFT基板的製造方法的概略圖，(a)表示 形成有柵電極剖面圖。(b)表示形成有蝕刻停止器的剖面圖。(c)表示形 成有源電極及漏電極的剖面圖。(d)表示形成有層間絕緣膜的剖面圖。(e) 表示形成有像素電極的剖面圖。
具體實施方式
[第一實施方式所述的TFT基板的製造方法]本實施方式的TFT基板的製造方法是使用兩片掩模的方法，與權利要 求8、 9、 13對應。(a)使用第一掩模的工序圖1是用於說明本發明的第一實施方式所述的TFT基板的製造方法 的、使用第一掩模的工序的概略剖面圖。 此外，圖2是圖1的概略立體圖。圖1、 2中表示使用第一掩模(未圖示)而形成的柵電極1012a及柵 極配線1012b。在使用第一掩模的工序中，首先在透光性的玻璃基板1010上，使用高頻濺射法依次疊層Al和Mo(鉬)，形成膜厚約300nm的金屬薄膜1100。 接下來，使用由氧化銦-氧化鋅(IZO: ln203: ZnO約90: 10wt%)構成 的濺射靶，形成膜厚約100nm的薄膜1102。由此，形成由金屬薄膜1100 及薄膜1102構成的柵電極及配線用薄膜。接下來，使用第一掩模，利用光刻法形成抗蝕劑(未圖示)，並利用 磷酸、醋酸及硝酸構成的混合酸(方便起見，簡稱為混合酸。)蝕刻柵電 極及配線用薄膜。如此地，形成規定的形狀的柵電極1012a及柵極配線 1012b。在上述蝕刻中，因為IZO由混合酸蝕刻，因此使用混合酸， 一併蝕刻 金屬薄膜1100及薄膜1102。此外，因為IZO由草酸系蝕刻液蝕刻，所以 也可首先僅由草酸系蝕刻液蝕刻薄膜1102，然後利用混合酸蝕刻金屬薄膜 1100。(b)使用第二掩模的工序(b-a)第一蝕刻工序a圖3是用於說明本發明的第一實施方式所述的TFT基板的製造方法的 概略剖面圖，在該圖中，表示了使用第二掩模形成的源極配線、漏極配線 及像素電極。此外，圖4是圖3的概略立體圖。接下來，如圖3、 4所示，利用輝光放電CVD法，作為氮化矽(SiNx) 膜的柵極絕緣膜1013堆積膜厚約300nm。作為放電氣體使用SiH4-NH3-N2系的混合氣體。接下來，使用氧化銦-氧化鎵-氧化鋅(InGaZn04)靶，並利用高頻濺 射法，在氧約15%、氬約85%的氣氛的條件下，形成厚度約150nm的n 型氧化物半導體層1014。接下來，使用氧化銦-氧化鋅(IZO: ln203: ZnO約90: 10wt%)濺 射靶，利用高頻濺射法，在氧約15%、氬約85%的氣氛的條件下，形成厚 度約150nm的氧化物導電體層1015。此處，n型氧化物半導體層1014是權利要求範圍的"第一氧化物層" 的適宜的一例，氧化物導電體層1015是權利要求範圍的"第二氧化物層"的適宜的一例。然後，在塗敷抗蝕劑1016後，利用半色調曝光，將抗蝕劑1016形成 規定的形狀。接下來，參照附圖對通常的半色調曝光技術進行說明。圖5是通常的半色調曝光技術的說明圖，(a)表示曝光中的概略剖面 圖，(b)表示顯影后的概略剖面圖。圖5 (a)中，曝光光1201透過未被遮掩的部分，抗蝕劑1016感光。接下來，由於掩模1200，被遮掩的抗蝕劑1016因為曝光光1201未透 過，因此不感光。另一方面，利用半色調掩模部1200a遮掩的抗蝕劑1016 因為大約一半的曝光光201a透過，因此僅大致一半的量感光。上述曝光後，抗蝕劑1016被顯影。圖5(b)表示顯影后的抗蝕劑1016 的狀態。如圖5 (b)所示，未被遮掩的部分的抗蝕劑1016被完全地剝離。 此外，被掩模1200遮掩的抗蝕劑1016原樣殘留。另一方面，被半色調掩 模部1200a遮掩的抗蝕劑1016被剝離，形成約一半的厚度。其結果，抗 蝕劑1016形成如圖5 (b)所示的形狀。在本實施方式中，利用此種方法，抗蝕劑1016被形成為規定的形狀。如圖3、 4所示，抗蝕劑1016形成後，作為氧化物導電體層1015的 上述IZO和作為n型氧化物半導體層1014的上述氧化銦-氧化鎵-氧化鋅一 並被草酸系的蝕刻液蝕刻。並且，形成源極配線1012c、漏極配線1012d、 源電極1012e的一部分、漏電極1012f的一部分及像素電極1012g。此處， 利用上述的草酸系蝕刻液進行的蝕刻是氧化物導電體層1015及n型氧化 物半導體層1014的蝕刻速度比柵極絕緣膜1013的蝕刻速度快的蝕刻法A。而且，在本實施方式中，漏極配線1012d與像素電極1012g連接，但 並不限定於此。如此地，在本實施方式中，特徵為氧化物導電體層1015和n型氧化 物半導體層1014兩個層的膜具有三種部分(源極*漏極配線1012c、1012d、 源'漏電極1012e、 1012f及像素電極1012g)的功能。因而，在本實施方 式中，不需要準備與這各三種部分的形狀相配的三種掩模，而是利用一片 第二掩模形成三種部分。如圖4所示，由n型氧化物半導體層1014 (氧化銦-氧化鎵-氧化鋅)和氧化物導電體層1015 (IZO)構成的兩層構造在柵極絕緣膜1013上形成。利用該兩層構造，像素電極1012g由n型氧化物半導體層1014和氧 化物導電體層1015構成。此外，如圖4所示，透明基板1010由柵極絕緣 膜1013覆蓋。而且，在圖4中，為理解容易，省略氧化物導電體層1015上的抗蝕 劑1016。此外，如圖3、 4所示，形成有柵極配線取出孔1017。 (b-b)第二蝕刻工序b圖6是用於說明本發明的第一實施方式所述的TFT基板的製造方法的 概略剖面圖，在該圖中，表示了使用第二掩模形成的源電極及漏電極。 此外，圖7是圖6的概略立體圖。接下來，如圖6所示，將抗蝕劑1016灰化(抗蝕劑的剝離及去除)， 並再形成為規定的形狀。接下來，參照附圖對灰化技術進行說明。圖8是用於再形成抗蝕劑的灰化處理的說明圖，(a)表示再形成前的 抗蝕劑的概略剖面圖，(b)表示再形成後的抗蝕劑的概略剖面圖。如圖8 (a)所示，在再形成前的抗蝕劑1016上利用半色調曝光形成 有凹部1050。灰化處理是進行抗蝕劑1016的剝離及去除的處理，作為灰化方法， 以往使用應用了藥液的溼洗淨等。如果抗蝕劑1016僅在規定的時間被灰化，則如圖8 (b)所示，凹部 1050下方的抗蝕劑1016被完全除去。此外，未形成有凹部1050的抗蝕劑 1016的厚的部分從上方被部分地去除，形成大致一半的厚度。在本實施方式中，利用上述的灰化，再形成抗蝕劑1016。接下來，如圖6、 7所示，利用混合酸蝕刻作為氧化物導電體層1015 的IZO，形成溝道部1012h。此時，源電極1012e及漏電極1012f的形成 結束。此外，利用該蝕刻，去除柵極配線1012b的上方的不需要的氧化物 導電體層15。此外，利用上述的混合酸進行的蝕刻是n型氧化物半導體層 1014及柵極絕緣膜1013的蝕刻速度更快的蝕刻法B。而且，圖6中，為理解容易，省略氧化物導電體層1015上的抗蝕劑 1016。(C)柵極配線襯墊的形成工序 圖9是用於說明本發明的第一實施方式所述的TFT基板的製造方法的 概略剖面圖，在該圖中，形成柵極配線襯墊，且去除抗蝕劑。此外，圖10是圖9的概略立體圖。接下來，如圖9、 IO所示，使用CHF (CF4、 CH&等)或氧氣或氬氣 等的混合氣體等的反應性蝕刻氣體，利用幹蝕刻法來蝕刻柵極配線取出孔 1017下方的柵極絕緣膜1013，並形成柵極配線襯墊1017a。此外，此時不 需要的柵極絕緣膜1013的蝕刻速度是氧化物導電體層1015及n型氧化物 半導體層1014的蝕刻速度更快的蝕刻法C。然後，剝離抗蝕劑1016，洗淨玻璃基板1010。如此地，得到利用使 用了期望的氧化物半導體的兩片掩模法形成的TFT基板1001 。而且，圖9是與圖IO的以A-A，線、B-B，線、C-C'線表示的各部 分的剖面相對應，形成一個的剖面圖。上述圖l、圖3、圖6也同樣。此處，使用氧化銦-氧化鋅(IZO: ln203: ZnC^約90: 10wt%)濺射 靶成膜的薄膜(氧化物導電體層1015)可利用草酸系蝕刻液或混合酸來蝕 刻。另一方面，使用氧化銦-氧化鎵-氧化鋅(InGaZn04)濺射靶成膜的薄 膜(n型氧化物半導體層1014)由草酸系蝕刻液蝕刻，但相對於混合酸， 蝕刻速度慢。從而，上述(b-b)第二蝕刻工序b的選擇性的蝕刻變為可能。n型氧 化物半導體層1014和氧化物導電體層1015隻要是如上述的蝕刻特性，也 可是其他的材料。此外，利用反應性蝕刻等的幹蝕刻來形成柵極配線1017a時，同時也 微量蝕刻溝道部1012f。但是，溝道部1012f由第一氧化物層1014形成， 利用幹蝕刻進行的蝕刻速度緩慢，基本上幾乎沒有損壞。此外，在本實施方式中，作為n型氧化物半導體層1014採用了氧化 銦-氧化鎵-氧化鋅(InGaZn04)，但基本上只要是相對於幹蝕刻具有耐性的 材料即可。即，將具有基本的幹蝕刻耐性的其他的氧化物半導體作為n型 氧化物半導體層1014 (第一氧化物層)選定也合適。此外，在本實施方式中，將柵電極1012a及柵極配線1012b形成為金屬薄膜與izo的兩層結構，但該IZO等的金屬氧化物如前所述，對幹蝕刻 具有耐性，因此在幹蝕刻時不會對基底的金屬薄膜層給予破壞。此外，在本實施方式中，將金屬薄膜構成為2層(A1/M0)的理由是 用於降低氧化物與金屬的接觸阻抗，只要使用接觸阻抗小的金屬也優選由 一層構成。此外，本實施方式作為TFT基板的發明而有效，上述TFT基板1001 對應於權利要求1、 2、 3、 6、 7。[第二實施方式所述的TFT基板的製造方法]本實施方式的TFT基板的製造方法是使用三片掩模的方法，與權利要 求8、 9、 11、 12、 13對應。(a) 使用第一掩模的工序在使用第一掩模的工序中，首先在透光性的玻璃基板1010上，使用 高頻濺射法依次疊層Al和Mo(鉬)，形成膜厚約300nm的金屬薄膜1100。 接下來，使用由氧化銦-氧化錫-氧化鈰(ITCO: ln203: Sn02: CeO屍約90: 7: 3wt%)構成的濺射靶，形成膜厚約100nm的薄膜1102。由此，形成由 金屬薄膜1100及薄膜1102構成的柵電極及配線用薄膜。接下來，使用第一掩模，利用光刻法形成抗蝕劑，並利用混合酸蝕刻 柵極配線用薄膜。如此地，形成規定的形狀的柵電極1012a及柵極配線 1012b (參照圖1、 2)。在上述蝕刻中，因為ITCO由混合酸蝕刻，因此使用混合酸， 一併蝕 刻金屬薄膜1100及薄膜1102。此外，因為ITCO由草酸系蝕刻液蝕刻， 所以也可首先僅由草酸系蝕刻液蝕刻薄膜1102，然後利用混合酸蝕刻金屬 薄膜1100。(b) 使用第二掩模的工序 (b-a)第一蝕刻工序a接下來，利用輝光放電CVD法，作為氮化矽(SiNx)膜的柵極絕緣 膜1013堆積膜厚約300nm。作為放電氣體使用SiH4-NH3-N2系的混合氣體。接下來，使用氧化銦-氧化鎵-氧化鋅(InGaZn04)濺射靶，利用高頻 濺射法，在氧約15%、氬約85%的氣氛的條件下，形成厚度約150nm的n 型氧化物半導體層1014。接下來，使用氧化銦-氧化錫-氧化釤(ITSmO: ln203: Sn02: Sm203= 約90: 7: 3wt%)濺射靶，利用高頻濺射法，在氧約15%、氬約85%的氣 氛的條件下，形成厚度約150nm的氧化物導電體層1015。此處，n型氧化物半導體層1014是權利要求範圍的"第一氧化物層" 的適宜的一例，氧化物導電體層1015是權利要求範圍的"第二氧化物層" 的適宜的一例。然後，在塗敷抗蝕劑1016後，利用半色調曝光，將抗蝕劑1016形成 規定的形狀。抗蝕劑1016形成後，作為氧化物導電體層1015的上述ITSmO和作 為n型氧化物半導體層1014的上述氧化銦-氧化鎵-氧化鋅一併被草酸系的 蝕刻液蝕刻(蝕刻法A)。並且，形成源極配線1012c、漏極配線1012d、 源電極1012e的一部分、漏電極1012f的一部分及像素電極1012g (參照 圖3、 4)。如此地，在本實施方式中，特徵為氧化物導電體層1015和n型氧化 物半導體層1014兩個層的膜具有三種部分(源極'漏極配線1012c、1012d、 源"漏電極1012e、 1012f及像素電極1012g)的功能。因而，在本實施方 式中，不需要準備與這各三種部分的形狀相配的三種掩模，而是利用一片 第二掩模形成三種部分。(b-b)第二蝕刻工序b將抗蝕劑1016灰化(抗蝕劑的剝離及去除)，並再形成為規定的形狀。接下來，利用混合酸蝕刻作為氧化物導電體層1015的ITSmO (蝕刻 法B)，形成溝道部1012h。此外，利用該蝕刻，去除柵極配線1012b的上 方的不需要的氧化物導電體層1015 (參照圖6、圖7)。 (c)柵極配線襯墊的形成工序接下來，使用CHF (CF4、 CHF3等)或氧氣或氬氣等的混合氣體等的 反應性蝕刻氣體，利用幹蝕刻法(蝕刻法C)來蝕刻柵極配線取出孔1017 下方的柵極絕緣膜1013，並形成柵極配線襯墊1017a。然後，剝離抗蝕劑1016，洗淨玻璃基板1010。如此地，得到使用了 期望的氧化物半導體的利用兩片掩模法形成的TFT基板。本實施方式的上述處理與第一實施方式(利用兩片掩模的TFT基板的製造)大致相同。(d)使用了第三掩模的處理圖11是用於說明本發明的第二實施方式所述的TFT基板的製造方法 的概略剖面圖，在該圖中，形成有輔助電極及輔助配線。此外，圖12是圖11的概略立體圖。在圖11、圖12中，首先上述TFT基板在約23(TC下被熱處理30分鐘。 接下來，構成輔助電極及輔助配線的Al層疊層約250nm。然後使用第三 掩模形成規定形狀的輔助電極及輔助配線。在本實施方式中，源極配線1012c、漏極配線1012d、源電極1012e 及漏電極1012f由氧化物導電體構成。此外，氧化物導電體的材質是 ITSmO，該ITSmO的比阻抗約為300pQcm，較大。因此，因為配線阻抗 變大，所以在本實施方式中，通過形成上述輔助電極1018e、 1018f及輔助 配線1018c、 1018d，減小配線阻抗。而且，在第一實施方式中，使用IZO代替ITSmO。與第二實施方式 同樣，通過進行使用了第三掩模的處理(形成輔助電極1018e、 1018f及輔 助配線1018c、 1018d的處理)，可以減小第一實施方式的配線阻抗。為形成上述輔助電極1018e、 1018f及輔助配線1018c、 1018d，利用 混合酸蝕刻A1層(蝕刻法B)。此時，利用上述的約230'C下的約30分鐘 的熱處理，氧化物導電體結晶化，具有對於利用混合酸進行的蝕刻的耐性， 因此能夠僅蝕刻A1層。在本實施方式中，使用了 ITCO或ITSmO作為氧化物導電體，只要 是利用加熱處理產生對由混合酸進行的蝕刻帶有耐性的氧化物導電體，任 何材料均能夠形成輔助電極及輔助配線。然後，剝離抗蝕劑，並洗淨玻璃基板IOIO。如此地，得到形成有輔助 電極及輔助配線的TFT基板1001a。如此，在源電極1012e、漏電極1012f、源極配線1012c及漏極配線 1012d上重疊設置輔助電極1018e、 1018f及輔助配線1018c、 1018d，能夠 進一步降低源極配線及漏極配線的阻抗。而且，圖11是與圖12的D-D，線、E-E，線、F-F，線表示的各部分 的剖面相對應的一個剖面圖。(輔助電極及輔助配線的保護膜)此外，輔助電極1018e、 1018f及輔助配線1018c、 1018d的Al層露出。 因此，根據用途，需要提高對於腐蝕等的穩定性。在此種情況下，在Al 層上形成由IZO構成的厚度約10 50nm左右的保護膜(未圖示)即可， 由此能夠使穩定性提高。IZO利用作為Al的蝕刻液的混合酸容易地被蝕 刻，因此可以與A1—並蝕刻。該一併蝕刻因為不增加工序，所以優選。在進行一併蝕刻的情況下，在疊層A1層及保護膜後，由混合酸將A1 層及保護膜一併地進行蝕刻，並形成規定的形狀。而且，也能夠在形成由Al層構成的輔助電極及輔助配線後，形成上 述保護膜。在本實施方式中，作為上述保護膜的材料使用了IZO，但只要是能夠 與輔助電極及輔助配線一併地蝕刻的其他的材料也可。但是，需要某種程 度的導電性。從而，作為上述保護膜，優選使用IZO、 ITCO、 ITSmO、 ITZO等非 晶質膜。從蝕刻特性看，優選IZO，但如果考慮製造工序上便宜，優選採 用與在TFT基板中使用的透明電極相同的材料。此外，IZO的氧化銦氧化鋅的比率在In/ (In+Zn)=約0.55 0.95 (原 子數的比率)(在該式中In表示每單位的銦原子的數量、Zn表示每單位的 鋅原子的數量)是合適的數值範圍。該比率在約0.75 0.9更合適。此外，在ITCO、 ITSmO中，氧化錫的原子數相對於整個金屬約 0.03~0.15的範圍合適。另一方面，同樣地，鈰、衫相對於整個金屬的原子 數比率約0.01-0.15的範圍合適。鈰、釤的原子數比率只要在約0.01 0,1 的範圍內，上述的選擇蝕刻性提高，因此更合適。此外，本實施方式作為TFT基板的發明也有效，上述TFT基板1001a 與權利要求l、 2、 3、 4、 5、 6、 7對應。[第三實施方式所述的TFT基板的製造方法]本實施方式的TFT基板的製造方法是使用兩片掩模，並先蝕刻柵極絕 緣膜的方法，與權利要求IO、 13對應。 (a)使用第一掩模的工序圖13是用於說明本發明的第三實施方式所述的TFT基板的製造方法的概略剖面圖，在該圖中，表示了使用第一掩模形成的柵電極及柵極配線。圖13中表示了使用第一掩模形成的柵電極1012a及柵極配線1012b。在使用第一掩模的工序中，首先在透光性的玻璃基板1010上，使用 高頻濺射法依次疊層Al和Mo (鉬)，分別形成膜厚約250nm、約50nm 的金屬薄膜U00a、 1100b。接下來，使用由氧化銦-氧化錫-氧化釤(ITsmO: ln203: Sn02: Sm2O產約90: 7: 3wt%)構成的濺射靶，形成膜厚約100nm 的薄膜1102。由此，形成由金屬薄膜1100a、 1100b及薄膜1102構成的柵 電極及配線用薄膜。在此情況下，Mo為降低與氧化物薄膜的接觸阻抗而疊層在Al上。若 在可忽略接觸阻抗的情況下，不需要該Mo。此外，使用Mo以外的金屬 也合適。代替Mo，也優選使用Ti (鈦)、Ni (鎳)等。而且，作為柵極配 線，也優選使用Ag (銀)、Cu (銅)等金屬薄膜或他們的合金薄膜。接下來，使用第一掩模，利用光刻法形成抗蝕劑，ITSmO薄膜利用草 酸水溶液等草酸系蝕刻液蝕刻，金屬薄膜利用混合酸蝕刻。如此地，形成 規定的形狀的柵電極1012a及柵極配線1012b。而且，ITSmO薄膜也能夠 由混合酸蝕刻，因此也可使用混合酸與金屬薄膜一併地蝕刻。接下來，利用熱處理降低Al的阻抗。此時，也可利用熱處理使ITSmO 結晶化。利用該結晶化，ITSmO相對於草酸系蝕刻液及混合酸具有耐性。在柵極配線的表面上配置的ITSmO等的氧化物導電膜防止在柵極絕 緣膜上形成通孔，並形成柵極配線襯墊1017a時，用於柵極配線的金屬表 面露出。根據此種結構，可靠性高的電連接變為可能。此外，柵極絕緣膜使用SiNx、 SiONx、 Si02等絕緣物時，優選通過使 用了CHF (CF4、 CHF3)的反應性離子蝕刻，在上述柵極絕緣膜上形成通 孔。在此情況下，上述ITSmO作為金屬配線的保護膜起作用。在本實施方式中，利用了ITSmO，但作為代替ITSmO的材料，可以 使用在ITO中含有鑭族金屬元素的材料，或在ITO中添加Mo或W (鉤) 等高熔點金屬氧化物的材料等。此處，Mo或W等的添加量優選相對於所 有金屬元素約10原子°/。以下。更優選的添加量為約1~5原子％的範圍。如 果添加量超過約10原子％，則該材料難以結晶化，溶解於草酸水溶液或混 合酸。此外，膜厚優選約20nm 500nm。更優選的膜厚範圍約為30nm 300nm。膜厚不足約20nm的膜具有針孔，有時無法作為保護膜起 作用。另一方面，膜厚超過約500nm的膜，成膜或蝕刻需要較多的時間， 其製造時間變長。因此，其製造效率低且不經濟。 (b)使用第二掩模的工序圖14是用於說明本發明的第三實施方式所述的TFT基板的製造方法 的概略剖面圖，在該圖中，表示了使用第二掩模形成的源極配線、漏極配 線及像素電極。此外，圖15是圖14的概略立體圖。接下來，如圖14、 15所示，利用輝光放電CVD法，作為氮化矽(SiNx) 膜的柵極絕緣膜1013堆積膜厚約300nm。作為放電氣體使用SiH4-NH3-N2系的混合氣體。接下來，使用氧化錫-氧化鋅(Sn02: ZnO約30: 70wt%)靶，並利 用高頻濺射法，在氧約15%、氬約85%的氣氛、基板溫度約200'C的條件 下，形成厚度約100nm的n型氧化物半導體層1014。接下來，使用氧化銦-氧化鋅(IZO: ln203: ZnO約90: 10wt%)濺 射靶，利用高頻濺射法，在氧約1%、氬約99%的氣氛的條件下，形成厚 度約150nm的氧化物導電體層1015。此處，n型氧化物半導體層1014是權利要求範圍的"第一氧化物層" 的適宜的一例，氧化物導電體層1015是權利要求範圍的"第二氧化物層" 的適宜的一例。接下來，在氧化物導電體層1015上疊層抗蝕劑1016。然後，使用第 二掩模，利用半色調曝光，抗蝕劑1016被形成為規定的形狀。然後，利用混合酸蝕刻由氧化銦-氧化鋅構成的氧化物導電體層1015。 然後利用草酸水溶液蝕刻由氧化錫-氧化鋅構成的n型氧化物半導體層 1014。並且，形成源極配線1012c、漏極配線1012d、源電極1012e的一 部分、漏電極1012f的一部分及像素電極1012g。接下來，通過使用了CHF (CF4、 CHF3)的反應性離子蝕刻法，去除 柵極配線襯墊1017a上的柵極絕緣膜，使ITSmO膜露出，從而形成柵極 配線襯墊1017a。而且，在圖15中，為理解容易，省略氧化物導電體層1015上的抗蝕劑1016。此外，如圖14、 15所示，形成有柵極配線取出孔1017。圖16是用於說明本發明的第三實施方式所述的TFT基板的製造方法 的概略剖面圖，在該圖中，表示使用第二掩模形成的源電極及漏電極。 此外，圖17是圖16的概略立體圖。接下來，未圖示，但將抗蝕劑1016灰化，並再形成為規定的形狀。 然後，如圖16、 17所示，利用混合酸蝕刻氧化物導電體層15，形成溝道 部1012h、源電極1012e及漏電極1012f。此時，柵極配線1012b上的不需 要的氧化物導電體層1015也被蝕刻。至此的處理是選擇性地蝕刻權利要求範圍的n型氧化物半導體層，形 成溝道部、源電極及漏電極的工序的適宜的一例。然後，去除抗蝕劑1016，得到期望的TFT基板1001b。而且，圖16是與圖17的G-G，線、H-H'線、I-I'線表示的各部分 的剖面相對應的一個剖面圖。在本實施方式中，n型氧化物半導體層1014不會在約20(TC下成膜並 結晶化。但是，使用的氧化錫-氧化鋅(Sn02: ZnO約30: 70wt%)薄膜 利用草酸水溶液被蝕刻，但不會被混合酸蝕刻。由此利用蝕刻存在於上部 的氧化物導電體層1015的藥液不會蝕刻氧化錫-氧化鋅薄膜。另一方面，氧化物導電體層1015優選不發生結晶化。本發明者們確 認本實施方式的氧化物導電體層1015即使加熱到約350。C也不會結晶化。 通過使用此種氧化物導電體層1015，利用混合酸進行的蝕刻變為可能。換 言之，可以不會對n型氧化物半導體層1014造成損壞地蝕刻氧化物導電 體層1015。在用於n型氧化物半導體層1014的形成的氧化錫-氧化鋅(Sn02: ZnO約30: 70wt。/。)濺射靶中，氧化鋅的添加量在約50 80wt。/。的範圍合 適。更優選的添加量的範圍約60 75wt%。若氧化鋅的添加量不足約50%, 則有時載流子濃度不降低。另一方面，在添加量超過約80wtQ/。的情況下， 有載流子濃度不降低，對混合酸的耐性變低之虞。進行上述的n型氧化物半導體層1014的AC孔測定(東洋泰庫尼卡 (東洋X夕二力)公司制，商品名"RESITEST")。其測定結果，載流子 濃度10+14/cm3，移動度35cmVv，sec。此外，對氧化物導電體層1015同樣地進行AC孔測定。其測定結果，載流子濃度10+2Q/cm3，移動度42cmVv'sec。此外，本實施方式作為TFT基板的發明有效，上述TFT基板1001b 與權利要求1、 2、 6、 7對應。l第四實施方式所述的TFT基板的製造方法]本實施方式的TFT基板的製造方法是使用三片掩模的方法，與權利要 求IO、 11、 12、 13對應。此外，根據本實施方式的TFT基板的製造方法， 對於上述第三實施方式中的TFT基板使用第三掩模形成輔助電極及輔助配線。圖18是用於說明本發明的第四實施方式所述的TFT基板的製造方法 的概略剖面圖，在該圖中，形成有輔助電極及輔助配線。 圖19是圖18的概略立體圖。在使用第三掩模的工序中，首先在上述第三實施方式中生成的TFT 基板上使用高頻濺射法疊層依次疊層Mo和Al，分別形成膜厚約50nm、 約150nm的金屬薄膜1018a、 1018b。然後，使用氧化銦-氧化鋅(ln203: ZnO約90: 10wt%)濺射靶，並利用高頻濺射法，在氧約1%、氬約99% 的條件下，在上述金屬薄膜1018b上形成厚度約50nm的透明導電層1020。 該透明導電層1020成為由Mo和Al構成的金屬薄膜1018a、 1018b的保護 層。而且，圖18、圖19中，金屬薄膜1018a、 1018b及透明導電層1020 一併標以1030的標記。接下來，在他們上面塗敷抗蝕劑(未圖示)，並使用第三掩模將該抗 蝕劑形成為規定的形狀。並且，利用混合酸蝕刻由氧化銦-氧化鋅構成的透 明導電層1020。然後，對Mo和Al進行蝕刻，形成由金屬薄膜1018a、1018b 構成的源極輔助電極、漏極輔助電極、源極輔助配線及漏極輔助配線。然 後，剝離抗蝕劑，洗淨玻璃基板1010。如此地，得到形成了輔助電極及輔 助配線的TFT基板1001c。而且，此種處理是形成權利要求範圍的輔助配 線或輔助電極的工序的適宜的一例。而且，圖18是與圖19的J-J'線、K-K'線、L-L'線表示的各部分 的剖面相對應的一個剖面圖。如以上所述，使用第三掩模形成輔助電極及輔助配線。此外，本實施方式作為TFT基板的發明有效，上述TFT基板1001c 與權利要求1、 2、 4、 6、 7對應。如上所述，根據本發明的權利要求1 13，與以往相比，能夠消減製造 中使用的掩模，因此，能夠消減製造工序數及縮短處理時間，使製造成品 率提高。進而，根據本發明，因為工序數被消減，所以也期待製造成本降 低。[第五實施方式所述的TFT基板的製造方法]本實施方式的TFT基板的製造方法是使用三片掩模的方法，與權利要 求21對應。圖20表示用於說明本發明的第五實施方式所述的TFT基板的製造方 法的概略流程圖。圖20中，首先在基板2010上使用第一掩模2022形成柵電極2021及 柵極配線2022 (步驟S2001)。接下來，參照附圖對使用第一掩模2022的處理進行說明。 (使用第一掩模的處理)圖21是用於說明本發明的第五實施方式所述的TFT基板的製造方法 的、使用第一掩模的處理的概略圖。(a)表示處理前的玻璃基板的剖面圖。 (b)表示金屬成膜後的剖面圖。(c)表示抗蝕劑塗敷後的剖面圖。(d) 表示曝光/顯影/第一蝕刻/剝離抗蝕劑、形成柵電極及柵極配線的剖面圖。圖21 (a)中，首先準備透光性的玻璃基板2010。然後，如圖21 (b)所示，金屬在玻璃基板2010上成膜，形成柵電極*配 線用薄膜(柵電極及柵極配線用薄膜)2020。在本實施方式中，在玻璃基板2010上利用高頻濺射法依次疊層Al (鋁)和Mo (鉬)。並且分別形成膜厚約250nm及50nm的金屬薄膜。然 後，使用由氧化銦-氧化錫-氧化釤(ITSmO: ln203: Sn02: Sm20屍約卯 7: 3wt%)構成的濺射靶，形成膜厚約100nm的薄膜，並形成由 Al/Mo/ITSmO構成的柵電極 配線用薄膜2020。接下來，如圖21 (c)所示，在柵電極*配線用薄膜2020上塗敷第一 抗蝕劑2021。接下來，如圖21 (d)所示，使用第一掩模2022，利用光刻法，抗蝕劑(未圖示)被形成為規定的形狀。然後，ITSmO薄膜使用草酸水溶液蝕 刻。金屬薄膜使用混合酸(通常稱為PAN。)來蝕刻，從而形成規定形狀 的柵電極2023及柵極配線2024 (參照圖22)。如圖21 (d)所示的柵電極 2023及柵極配線2024表示圖22的A-A剖面及B-B剖面。此處，ITSmO 也可使用混合酸蝕刻，從而也可使用上述混合酸與金屬薄膜一併蝕刻。此外，柵電極*配線用薄膜2020形成後，也可實施熱處理，降低A1 的阻抗，並且，使ITSmO結晶化。即，如果ITSmO結晶化，則無法溶解 於草酸系蝕刻液或混合酸，因此能夠保護Al/Mo層。進而，在柵極配線2024的表面上形成ITSmO等的氧化物導電膜，由 此在形成柵極配線襯墊2025時，在柵極配線2024中使用的金屬表面不露 出。由此，可靠性高的連接變為可能。即，在柵極絕緣膜2030上形成用 於形成柵極配線襯墊2025的通孔時，作為柵極絕緣膜2030使用SiNx、 SiONx、 Si02等絕緣物，並通過使用了CHF (CF4、 CHF3等)的反應性離 子蝕刻法來形成通孔。在此情況下，ITSmO等氧化物導電膜也變為金屬薄 膜(Al/Mo層)的保護膜。接下來，如圖1所示，在玻璃基板2010、柵電極2023、柵極配線2024 上依次疊層柵極絕緣膜2030、作為第一氧化物層的n型氧化物半導體層 2040、作為第二氧化物層的氧化物導電體層2050、作為輔助導電層的金屬 層2060及第二抗蝕劑2061 (步驟S2002)，並利用第二半色調掩模2062 及半曝光，第二抗蝕劑2061被形成為規定的形狀(步驟S2003)。接下來，參照附圖對使用第二半色調掩模2062的處理進行說明。 (使用第二半色調掩模的處理)圖23是用於說明本發明的第五實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示柵極絕緣膜成膜/n型 氧化物半導體層成膜/氧化物導電體層成膜/金屬層成膜/塗敷抗蝕劑後的剖 面圖。(b)表示半色調曝光/顯影后的剖面圖。在圖23 (a)中，首先，利用輝光放電CVD (化學蒸鍍法)法，在玻 璃基板2010、柵電極2023及柵極配線2024上堆積膜厚約300nm的作為 氮化矽(SiNx)膜的柵極絕緣膜2030。而且，在本實施方式中，作為放電 氣體使用SiH4-NH3-N2系的混合氣體。接下來，在柵極絕緣膜2030上，使用氧化錫-氧化鋅(Sn02: ZnO= 約65: 35wt%)濺射靶，利用高頻濺射法，在氧約15%、氬約85%、基板 溫度約20(TC的條件下，形成厚度約100nm的n型氧化物半導體層2040。 而且，該n型氧化物半導體層2040的能隙約3.6eV。接下來，在n型氧化物半導體層2040上，使用氧化銦-氧化錫-氧化鋅 (ln203: Sn02: ZnO約60: 20: 20wt%)濺射靶，利用高頻濺射法，在 氧約1%、氬約99%的條件下，形成厚度約150nm的n型氧化物半導體層 2050。而且，該氧化物導電體層2060的能隙約3.2eV。接下來，在n型氧化物半導體層2050上，在室溫下成膜作為輔助導 電層的金屬層(Mo/Al/Mo層)2060，且厚度為約350nm (Mo/Al/Mo層厚 度分別為約50nm/150nm/50nm)。然後，在金屬層2050上疊層第二抗蝕劑 2061 (步驟S2002)。而且，在後述的步驟S2009中，如果使用蝕刻氣體(CHF (CF4、 CHF3 氣體等))千蝕刻漏極配線襯墊2058上的保護用絕緣膜2070，則金屬層 2060露出。因此，在Mo/Al/Mo層的表面上也可成膜IZO (ln203: ZnO= 約90: 10wt%)薄膜。該薄膜的厚度約10~50nm，優選約20~100nm。其 理由是若不足10nm，則有時產生針孔，若超過約500nm，則成膜或蝕刻 花費時間多。接下來，如圖23(b)所示，利用第二半色調掩模2062及半色調曝光， 第二抗蝕劑2061形成為規定的形狀(圖20的步驟S2003)。第二抗蝕劑 2061覆蓋源電極2053、漏電極2054、源極配線2055、漏極配線2056及 像素電極2057，且利用半色調掩模部2621形成覆蓋像素電極2057的部分 比其他的部分薄的形狀。而且，金屬層2060並不限定於Mo/Al/Mo的疊層膜，例如也可使用 Ti/Al/Mo的疊層膜。此外，也可使用A1、 Mo、 Ag、 Cu等的金屬或合金的 單層或多層的疊層膜。圖24是用於說明本發明的第五實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示被第二蝕刻後的剖面 圖。(b)表示再形成第二抗蝕劑後的剖面圖。在圖24 (a)中，使用第二抗蝕劑2061對金屬層2060及氧化物導電體層2050進行第二蝕刻，形成期望的源電極2053、漏電極2054、源極配 線2055、漏極配線2056及像素電極2057，並且形成後述的輔助配線及輔 助電極(圖20的步驟S2004)。此處，金屬層2060的Mo/Al/Mo利用混合 酸蝕刻，此外，n型氧化物半導體層2040由草酸水溶液蝕刻。利用上述蝕刻，在柵電極2023的上方的n型氧化物半導體層2040上 形成溝道部2041。由此，TFT基板2001被稱為溝道蝕刻型。然而，本實施方式的作為n型氧化物半導體層2040使用的氧化錫-氧 化鋅(Sn02: ZnO約65: 35wt%)薄膜也可在約20(TC成膜而不結晶化。 此外，該n型氧化物半導體層2040即使不結晶化，也不被草酸水溶液或 混合酸蝕刻。由此，n型氧化物半導體層2040不被蝕刻上方存在的氧化物 導電層2050或金屬層2060的藥液浸蝕。此外，本實施方式的作為氧化物導電體層2050使用的氧化銦-氧化錫 -氧化鋅(ln203: Sn02: ZnO:約65: 20: 20wt%)薄膜利用約350。C的加 熱而不結晶化。該氧化物導電體層2050不發生結晶化好，由此，可由草 酸水溶液蝕刻。此外，在上述氧化物導電體層2050的組成中，利用混合 酸不會被蝕刻。即，氧化物導電體層2050對於蝕刻金屬層2060的液體具 有耐性，另一方面，重要的是具有能夠以不對金屬層2060造成影響的蝕 刻液來蝕刻等選擇蝕刻特性。此外，在n型氧化物半導體層2040的形成中使用的氧化錫-氧化鋅 (Sn02: ZnO約65: 35wt%)靶中，氧化鋅的添加量約5-70wt。/。適宜， 約10 50wt。/。更適宜。其理由是氧化鋅的添加量若不足約5wtn/。，則有時載 流子濃度不降低，若超過約70wtM，則載流子濃度不降低或沒有對草酸溶 液或混合酸的耐性。而且，進行上述的n型氧化物半導體層2040的AC孔測定(使用東 洋泰庫尼卡(東洋亍夕二力)公司制的RESITEST (商品名))時，載流子 濃度10+15/cm3，移動度5cm2/V*SeC。此外，對n型氧化物半導體層進 行AC孔測定時，載流子濃度10+2Q/cm3，移動度22cm2/V'sec。接下來，如圖20所示，再形成上述第二抗蝕劑2061，露出像素電極 2057 (步驟S2005)。即，首先，如該圖(b)所示，將第二抗蝕劑2061 中由於半色調曝光而較薄地形成的像素電極2057上的抗蝕劑灰化，並再形成第二抗蝕劑2061。接下來，對露出像素電極2057的處理，參照附圖進行說明。圖25是用於說明本發明的第五實施方式所述的TFT基板的製造方法的、使用第二半色調掩模的處理的概略圖。(a)表示被第三蝕刻後的剖面圖。(b)表示第二抗蝕劑被剝離後的剖面圖。在圖25 (a)中，使用再形成的第二抗蝕劑2061，利用硝酸的混合酸蝕刻像素電極2057上的金屬層2060，使像素電極2057露出，形成透明像素電極。接下來，如果將再形成的第二抗蝕劑2061全部灰化，則在源電極2053 上、漏電極2054上、源極配線2055上、漏極配線2056上形成的、由金 屬層2060構成的輔助導電層(輔助配線及輔助電極)露出。即，由金屬 層2060構成的源電極用輔助電極2531、漏電極用輔助電極2541、源極配 線用輔助配線2551、漏極配線用輔助配線2561露出。圖25 (b)所示的 漏電極2054、溝道部2041、源電極2053、源極配線2055及像素電極2057 表示圖26中的C-C剖面。此外，圖25 (b)所示的漏極配線2056表示圖 26中的D-D剖面。接下來，如圖20所示，在n型氧化物半導體層2040、像素電極2057、 源極配線用輔助配線2551、漏極配線用輔助配線2561、源電極用輔助電 極2531及漏電極用輔助電極2541上依次疊層保護用絕緣膜70及第三抗 蝕劑71 (步驟S2006)，並利用第三半色調掩模2072及半色調曝光，第三 抗蝕劑2071形成為規定的形狀(步驟S2007)。接下來，對使用第三半色調掩模2072的處理進行說明。 (使用第三半色調掩模的處理)圖27是用於說明本發明的第五實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示保護用絕緣膜成膜/ 塗敷抗蝕劑後的剖面圖。(b)表示半色調曝光/顯影后的剖面圖。在圖27 (a)中，首先，在像素電極2057露出的TFT基板2001上， 利用輝光放電CVD法，堆積膜厚約200nm的作為氮化矽(SiNx)膜的保 護用絕緣膜2070。作為放電氣體使用SiH4-NH3-N2系的混合氣體。然後， 在保護用絕緣膜2070上疊層第三抗蝕劑2071 (步驟S2006)。接下來，如圖27 (b)所示，利用第三半色調掩模2072及半色調曝光，第三抗蝕劑2071形成為規定的形狀(步驟S7)。第三抗蝕劑2071覆蓋除 柵極配線襯墊2025上以外的全部的保護用絕緣膜2070，並且，利用半色 調掩模部2721，形成覆蓋漏極配線襯墊2058及像素電極2057的部分比其 他的部分薄的形狀。圖28是用於說明本發明的第五實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示第四蝕刻後的剖面圖。 (b)表示第三抗蝕劑再形成後的剖面圖。圖28 (a)中，作為第四蝕刻，首先使用CHF (CF4、 CHF3氣體等)， 幹蝕刻柵極配線襯墊2025上的保護用絕緣膜2070，然後，由鹽酸、鹽酸 二鐵系蝕刻劑、HBr (溴化氫)、王水等蝕刻n型氧化物半導體層2040 (步 驟S2008)。其次，如圖28(b)所示，將第三抗蝕劑2071中較薄地形成的部分(像 素電極2057及漏極配線襯墊2058上的部分)灰化，並再形成第三抗蝕劑 2071。圖29是用於說明本發明的第五實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示第五蝕刻後的剖面圖。 (b)表示第三抗蝕劑剝離後的剖面圖。圖28 (a)中，使用再形成的第三抗蝕劑2071及CHF (CF4、 CHF3 氣體等)，選擇性地幹蝕刻像素電極2057及漏極配線襯墊2058上的保護 用絕緣膜2070，以及柵極配線襯墊2025上的柵極絕緣膜2030,從而像素 電極2057、漏極配線襯墊2058及柵極配線襯墊2025露出(步驟S2009)。其次，如果將再形成的第三抗蝕劑2071灰化，則如圖30所示，在基 板2010上，除像素電極2057、漏極配線襯墊2058及柵極配線襯墊2025 上以外，保護用絕緣膜2070露出。圖29 (b)所示的漏電極2054、溝道 部2041、柵電極2023、源電極2053、源極配線2055及像素電極2057表 示圖30中的E-E剖面。此外，圖29 (b)所示的漏極配線襯墊2058表示 圖30中的F-F剖面。此外，圖29 (b)所示的柵極配線襯墊2025表示圖 30中的G-G剖面。如此地，根據本實施方式的TFT基板2001的製造方法，通過削減製造工序的工序數，能夠大幅地降低製造成本。此外，因為溝道部2041的n 型氧化物半導體層2040的上部由保護用絕緣膜2070保護，因此TFT基板 2001能夠長期穩定地工作。進而，因為形成有保護用絕緣膜2070，通過 在TFT基板2001上設置有機EL材料、電極及保護膜，能夠容易地得到 有機電場發光裝置。此外，通過形成由金屬層2060構成的源電極用輔助電極2531、漏電 極用輔助電極2541、源極配線用輔助配線2551及漏極配線用輔助配線 2561，源電極2053、漏電極2054、源極配線2055及漏極配線2056的電 阻降低，可靠性提高，抑制能量效率的降低。此外，本實施方式作為TFT基板的發明有效，上述TFT基板2001與 權利要求1、 14 19對應。如圖29 (b)及圖30所示，TFT基板2001具備玻璃基板2010;在 該玻璃基板2010上形成的柵電極2023及柵極配線2024;在玻璃基板2010、 柵電極2023及柵極配線2024上形成的柵極絕緣膜2030;至少在柵電極 2023上的柵極絕緣膜2030上形成的n型氧化物半導體層2040;在n型氧 化物半導體層2040上由溝道部2041隔開地形成的氧化物導電體層2050。 即，作為第一氧化物層設置n型氧化物半導體層2040，作為第二氧化物層 設置有氧化物導電體層2050。該TFT基板2001通過使用n型氧化物半導 體層2040作為TFT的活性層，電流穩定地流動，因此對利用電流控制工 作的有機電場發光裝置有用。此外，容易地形成溝道部2041、源電極2053 及漏電極2054。此外，TFT基板2001利用氧化物導電體層2050形成源極配線2055、 漏極配線2056、源電極2053、漏電極2054及像素電極2057。 g口，利用上 述的第五實施方式的製造方法，以三片掩模(第一掩模2022、第二半色調 掩模2062、第三半色調掩模2072)來製造，因此製造工序被削減。由此 能夠實現生產效率的提高及製造原價的成本降低。進而，TFT基板2001在像素電極2057、漏極配線襯墊2058及柵極配 線襯墊2025露出的狀態下，具備在柵電極2023及柵極配線2024的上方， 以及源極配線2055、漏極配線2056、源電極2053及漏電極2054的上方 形成的保護用絕緣膜2070。如此地，因為溝道部2041的n型氧化物半導體層2040的上部被保護用絕緣膜2070保護，因此TFT基板2001能夠長 期穩定地工作。進而，因為形成有保護用絕緣膜2070，通過在TFT基板 2001上設置有機EL材料、電極及保護膜，能夠容易地得到有機電場發光 裝置。此外，TFT基板2001的像素電極2057由n型氧化物半導體層2040 和氧化物導電體層2050的疊層膜構成。如此地，因為能夠使疊層膜透明， 所以能夠防止由於光導致的誤動作。進而，TFT基板2001至少在氧化物導電體層2050的下層形成有n型 氧化物半導體層2040，因為能夠使氧化物導電體層2050及n型氧化物半 導體層2040透明，能夠更確實地防止由光導致的誤動作。此外，將n型氧化物半導體層2040及氧化物導電體層2050的能隙設 在3.0eV以上，通過將能隙設在3.0eV以上，能夠防止由光導致的誤動作。此外，TFT基板2001在源極配線2055、漏極配線2056、源電極2053 及漏電極2054上形成有由金屬層2060構成的源極配線用輔助配線2551、 漏極配線用輔助配線2561、源電極用輔助電極2531及漏電極用輔助電極 2541。如此地，能夠降低各配線2055、 2056或電極2053、 2054的電阻， 能夠使可靠性提高，並且能夠抑制能量效率的降低。而且，在本實施方式中構成為，在源電極2053上、漏電極2054上、 源極配線2055上、漏極配線2056上形成有輔助導電層，但並不限定於該 結構。例如，也可構成為，在源電極2053、漏電極2054、源極配線2055、 漏極配線2056及像素電極2057的至少一個上形成有輔助導電層。即，雖 未圖示，但如果在像素電極2057上的局部形成與源極配線用輔助配線 2551連接的(由金屬層2060構成)輔助導電層，則利用該輔助導電層， 像素電極2057的導電性及動作的可靠性提高。上述輔助導電層的形狀沒 有特別的限定，例如也可如楔形電極的形狀。如此地，本實施方式的TFT基板2001通過削減製造工序的工序數， 能夠大幅地降低製造成本，此外，因為溝道部2041的n型氧化物半導體 層2040的上部被保護用絕緣膜2070保護，因此能夠長期穩定地工作。進 而，因為形成有保護用絕緣膜2070，通過在TFT基板2001上設置有機 EL材料、電極及保護膜，能夠容易地得到有機電場發光裝置。此外，利用由金屬層2060構成的源電極用輔助電極2531、漏電極用輔助電極2541、 源極配線用輔助配線2551、漏極配線用輔助配線2561，能夠降低源電極 2053、漏電極2054、源極配線2055及漏極配線2056的電阻，能夠使可靠 性提高，並且能夠抑制能量效率的降低。[第六實施方式所述的TFT基板的製造方法]本實施方式的TFT基板的製造方法是使用三片掩模的方法，與權利要 求20對應。圖31表示用於說明本發明的第六實施方式所述的TFT基板的製造方 法的概略流程圖。圖31中，首先在基板2010上使用第一掩模2022形成柵電極2021及 柵極配線2022 (步驟S2011)。而且，步驟S2011中的使用第一掩模的處理與第一實施方式的步驟 S2001中的使用第一掩模2022的處理相同。接下來，如圖31所示，在玻璃基板2010、柵電極2023及柵極配線 2024上依次疊層柵極絕緣膜2030、作為第一氧化物層的n型氧化物半導 體層2040、作為第二氧化物層的氧化物導電體層2050及第二抗蝕劑2061 (步驟S2012)，並利用第二掩模2052，第二抗蝕劑2051被形成為規定的 形狀。接下來，參照附圖對使用第二掩模2052的處理進行說明。 (使用第二掩模的處理)圖32是用於說明本發明的第六實施方式所述的TFT基板的製造方法 的、使用第二掩模的處理的概略圖。(a)表示柵極絕緣膜成膜/n型氧化物 半導體層成膜/氧化物導電體層成膜/塗敷抗蝕劑後的剖面圖。(b)表示曝 光/顯影后的剖面圖。在圖32 (a)中，首先，利用輝光放電CVD (化學蒸鍍法)法，在玻 璃基板2010、柵電極2023及柵極配線2024上堆積膜厚約300nm的作為 氮化矽(SiNx)膜的柵極絕緣膜2030。而且，在本實施方式中，作為放電 氣體使用SiHrNH3-N2系的混合氣體。接下來，在柵極絕緣膜2030上，使用氧化錫-氧化鋅(Sn02: ZnO= 約65: 35wt%)濺射靶，利用高頻濺射法，在氧約15%、氬約85%、基板溫度約20(TC的條件下，形成厚度約100nm的n型氧化物半導體層2040。 接下來，在n型氧化物半導體層2040上，使用氧化銦-氧化錫-氧化鋅 (ln203: Sn。2: ZnO約60: 20: 20wt%)濺射耙，利用高頻濺射法，在 氧約1%、氬約99%的條件下，形成厚度約150nm的n型氧化物半導體層 2050。然後，如圖32 (b)所示，利用第二掩模2052，將第二抗蝕劑2051 形成規定的形狀。第二抗蝕劑2051形成為覆蓋源電極2053、漏電極2054、 源極配線2055、漏極配線2056及像素電極2057的形狀。圖33是用於說明本發明的第六實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示被第二蝕刻後的剖面 圖。(b)表示剝離第二抗蝕劑後的剖面圖。在圖33 (a)中，使用第二抗蝕劑2051對氧化物導電體層2050進行 第二蝕刻，形成期望的源電極2053、漏電極2054、源極配線2055、漏極 配線2056及像素電極2057 (圖31的步驟S2013)。此處，n型氧化物半導 體層2040由草酸水溶液蝕刻。利用上述蝕刻，在柵電極2023的上方的n型氧化物半導體層2040上 形成溝道部2041。由此，TFT基板2001被稱為溝道蝕刻型。接下來如圖33 (b)所示，如果將第二抗蝕劑2051全部灰化，則源電 極2053、漏電極2054、源極配線2055、漏極配線2056及像素電極2057 露出。圖33 (b)所示的漏電極2054、溝道部2041、源電極2053、源極 配線2055及像素電極2057表示圖34中的H-H剖面。圖33 (b)所示的 漏極配線56表示圖34中的I-I剖面。接下來，如圖31所示，在n型氧化物半導體層2040、漏電極2054、 源電極2053、源極配線2055、像素電極2057及漏極配線2056上依次疊 層保護用絕緣膜2070及第三抗蝕劑2071 (步驟S2014)，並利用第三半色 調掩模2072及半色調曝光，第三抗蝕劑2071被形成為規定的形狀(步驟 S2015)。(使用第三半色調掩模的處理)圖35是用於說明本發明的第六實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示保護用絕緣膜成膜/塗敷抗蝕劑後的剖面圖。(b)表示半色調曝光/顯影后的剖面圖。在圖35 (a)中，首先，在像素電極2057露出的TFT基板2001上， 利用輝光放電CVD法，堆積膜厚約200nm的作為氮化矽(SiNx)膜的保 護用絕緣膜2070。作為放電氣體使用SiH4-NH3-N2系的混合氣體。然後， 在保護用絕緣膜2070上疊層第三抗蝕劑2071 (步驟S2014)。接下來，如圖35(b)所示，利用第三半色調掩模2072及半色調曝光， 將第三抗蝕劑2071形成為規定的形狀(步驟S2015)。第三抗蝕劑2071 覆蓋除柵極配線襯墊2025上以外的全部的保護用絕緣膜2070，並且，利 用半色調掩模部2721，形成覆蓋漏極配線襯墊2058及像素電極2057的部 分比其他的部分薄的形狀。圖36是用於說明本發明的第六實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示第三蝕刻後的剖面圖。 (b)表示第三抗蝕劑再形成後的剖面圖。圖36 (a)中，作為第三蝕刻，首先使用CHF (CF4、 CHF3氣體等)， 幹蝕刻柵極配線襯墊2025上的保護用絕緣膜2070。然後，由鹽酸、鹽酸 二鐵系蝕刻劑、HBr (溴化氫)、王水等蝕刻n型氧化物半導體層40 (步 驟S2016)。其次，如圖36(b)所示，將第三抗蝕劑2071中較薄地形成的部分(像 素電極2057及漏極配線襯墊2058上的部分)灰化，並再形成第三抗蝕劑 2071。圖37是用於說明本發明的第六實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示第四蝕刻後的剖面圖。 (b)表示第三抗蝕劑剝離後的剖面圖。圖37 (a)中，使用再形成的第三抗蝕劑2071及CHF (CF4、 CHF3 氣體等)，選擇性地幹蝕刻像素電極2057及漏極配線襯墊2058上的保護 用絕緣膜2070，以及柵極配線襯墊2025上的柵極絕緣膜2030，從而像素 電極2057、漏極配線襯墊2058及柵極配線襯墊2025露出(步驟S2017)。其次，如果將再形成的第三抗蝕劑2071灰化，則如圖38所示，在基 板2010上，除像素電極2057、漏極配線襯墊2058及柵極配線襯墊2025 上以外，保護用絕緣膜2070露出。圖37 (b)所示的漏電極2054、溝道部2041、柵電極2023、源電極2053、源極配線2055及像素電極2057表 示圖38中的J-J剖面。圖37 (b)所示的漏極配線襯墊2058表示圖38中 的K-L剖面。圖37 (b)所示的柵極配線襯墊25表示圖38中的L-L剖面。如此地，根據本實施方式的TFT基板2001a的製造方法，通過削減制 造工序的工序數，能夠大幅地降低製造成本。此外，因為溝道部2041的n 型氧化物半導體層2040的上部由保護用絕緣膜2070保護，因此TFT基板 2001a能夠長期穩定地工作。進而，因為形成有保護用絕緣膜2070，通過 在TFT基板2001a上設置有機EL材料、電極及保護膜，能夠容易地得到 有機電場發光裝置。此外，本實施方式作為TFT基板的發明有效，上述TFT基板2001a 與權利要求l、 14、 15、 16、 17、 19對應。TFT基板2001a與TFT基板2001相比，如圖37 (b)所示，在源極 配線2055、漏極配線2056、源電極2053及漏電極2054上未形成由金屬 層2060構成的源極配線用輔助配線2551、漏極配線用輔助配線2561、源 電極用輔助電極2531及漏電極用輔助電極2541這點不同。即，利用上述 的第六實施方式的製造方法由三片掩模(第一掩模2022、第二掩模2052、 第三半色調掩模2072)來製造，因此與TFT基板2001相比，製造工序被 進一步削減，由此能夠實現生產效率的提高及製造原價的成本降低。如此地，本實施方式的TFT基板2001a具有與TFT基板2001大致同 等的效果(除了由輔助導電層形成的效果)，且比TFT基板2001削減製造 工序，生產效率進一步提高，能夠實現製造原價的成本降低。如上所述，根據本發明的權利要求14~21，使用三片掩模能夠製造具 有輔助導電層及保護用絕緣膜的TFT基板，且掩模被削減，製造工序被削 減。由此，能夠實現生產效率的提高及製造原價的成本降低。此外，因為 溝道部的第一氧化物層的上部被保護用絕緣膜保護，因此TFT基板能夠長 期穩定地工作。此外，因為利用輔助導電層降低各配線或電極的電阻，因 此可靠性提高，並且能夠抑制能量效率的降低。第七實施方式所述的TFT基板的製造方法]本實施方式的TFT基板的製造方法是使用三片掩模的方法，與權利要 求36對應。圖39表示用於說明本發明的第七實施方式所述的TFT基板的製造方 法的概略流程圖。圖39中，首先在基板3010上使用第一掩模3022形成柵電極3023及 柵極配線3024 (步驟S3001)。接下來，參照附圖對使用第一掩模3022的處理進行說明。 (使用第一掩模的處理)圖40是用於說明本發明的第七實施方式所述的TFT基板的製造方法 的、使用第一掩模的處理的概略圖。(a)表示處理前的玻璃基板的剖面圖。 (b)表示金屬成膜後的剖面圖。(c)表示抗蝕劑塗敷後的剖面圖。(d) 表示曝光/顯影/第一蝕刻/剝離抗蝕劑、形成柵電極及柵極配線後的剖面圖。圖42 (a)中，首先準備透光性的玻璃基板3010。而且，作為TFT基板3001的基材的板狀部件並不限定於上述玻璃基 板3010，例如也可是樹脂制的板狀部件或片狀部件。然後，如圖40(b)所示，金屬在玻璃基板3010上成膜，形成柵電極,己 線用薄膜(柵電極及柵極配線用薄膜)3020。在本實施方式中，在玻璃基板3010上利用高頻濺射法依次疊層Al和 Mo。並且分別形成膜厚約250nm及50nm的金屬薄膜。然後，使用由氧 化銦-氧化錫-氧化釤(通常稱為ITSmO。 ln203: Sn02: Sm2034々90: 7: 3wtW)構成的濺射靶，形成膜厚約lOOrnn的薄膜，並形成由Al/Mo/ITSmO 構成的柵電極 配線用薄膜3020。接下來，如圖40 (c)所示，在柵電極*配線用薄膜3020上塗敷第一 抗蝕劑3021。接下來，如圖40 (d)所示，使用第一掩模3022，利用光刻法，抗蝕 劑(未圖示)被形成為規定的形狀。然後，ITSmO薄膜使用草酸水溶液蝕 刻。金屬薄膜使用混合酸(通常稱為PAN。)來蝕刻，從而形成規定形狀 的柵電極3023及柵極配線3024 (參照圖41)。如圖40 (d)所示的柵電極 3023及柵極配線3024表示圖41中的A-A剖面及B-B剖面。此處，ITSmO 也可使用混合酸蝕刻。從而也可使用上述混合酸與金屬薄膜一併蝕刻。此外，柵電極《配線用薄膜3020形成後，也可實施熱處理，降低A1 的阻抗，並且使ITSmO結晶化。S卩，如果ITSmO結晶化，則無法溶解於草酸系蝕刻液或混合酸，因此能夠保護Al/Mo層。進而，在柵極配線3024的表面上形成ITSmO等的氧化物導電膜，由 此在形成柵極配線襯墊3025時，在柵極配線3024中使用的金屬表面不露 出。由此，可靠性高的連接變為可能。即，在柵極絕緣膜3030上形成用 於形成柵極配線襯墊3025的通孔(開口部)時，作為柵極絕緣膜3030使 用SiNx、 SiONx、 Si02等絕緣物。並且如果通過使用了CHF (CF4、 CHF3 等)的反應性離子蝕刻法來形成通孔，則ITSmO等氧化物導電膜也變為 金屬薄膜(Al/Mo層)的保護膜(也稱作金屬層保護用氧化物導電體層)。而且，作為代替ITSmO的材料，可以使用在ITO中含有鑭族金屬元 素的材料，或在ITO中添加Mo、 W (鎢)等高熔點金屬氧化物的材料等。 添加量相對於所有金屬元素約10原子％以下。優選約1 5原子％的範圍。 如果超過約10原子％，則該材料難以結晶化，溶解於草酸水溶液或混合酸。 此外，膜厚約20nm 500nm。優選約為30nm 300nm。膜厚不足約20nm 的膜具有針孔，有時無法作為保護膜起作用。另一方面，膜厚超過約500nm 的膜，成膜或蝕刻需要較多的時間，其製造時間變長。因此，其製造效率 低且不經濟。接下來，如圖39所示，在玻璃基板3010、柵電極3023及柵極配線 3024上依次疊層柵極絕緣膜3030、作為第一氧化物層的n型氧化物半導 體層3040、作為第二氧化物層的氧化物導電體層3050、作為輔助導電層 的金屬層3060及第二抗蝕劑3061 (步驟S3002)，並利用第二半色調掩模 3062及半曝光，第二抗蝕劑3061被形成為規定的形狀(步驟S3003)。下面，參照附圖對使用第二半色調掩模3062的處理進行說明。 (使用第二半色調掩模的處理)圖42是用於說明本發明的第七實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示柵極絕緣膜成膜/n型 氧化物半導體層成膜/氧化物導電體層成膜/金屬層成膜/塗敷抗蝕劑後的剖 面圖。(b)表示半色調曝光/顯影后的剖面圖。在圖42 (a)中，首先，利用輝光放電CVD (化學蒸鍍法)法，在玻 璃基板3010、柵電極3023及柵極配線3024上堆積膜厚約300nm的作為 氮化矽(SiNx)膜的柵極絕緣膜3030。而且，在本實施方式中，作為放電氣體使用SiH4-NH3-N2系的混合氣體。接下來，在柵極絕緣膜3030上，使用氧化銦-氧化鋅-氧化鎵(ln203: ZnO: Ga2O屍約70: 3: 27wt%)濺射靶，利用高頻濺射法，在氧約10%、 氬約90%、基板溫度不超過約20(TC的條件下(即，不使n型氧化物半導 體層3040結晶化的條件下)，形成厚度約100nm的n型氧化物半導體層(活 性層)3040。而且，該n型氧化物半導體層3040的能隙約3.6eV。接下來，在n型氧化物半導體層3040上，使用氧化銦-氧化鋅-氧化錫 (ln203: ZnO: SnO產約60: 20: 20wt%)濺射靶，利用高頻濺射法，在 氧約1%、氬約99%、進而不使氧化物導電體層50結晶化的條件下，形成 厚度約150nm的氧化物導電體層3050。而且，該氧化物導電體層3050的 能隙約3.2eV。接下來，在氧化物導電體層3050上，作為輔助導電層的金屬層 (Mo/Al/Mo/IZO薄膜)3060成膜為厚度約450nm (Mo/Al/Mo/IZO層厚度 分別為約50nm/200nm/50nm/150nm)。即，首先在室溫下，在氧化物導電 體層3050上成膜Mo/Al/Mo層。接下來，在Mo/Al/Mo層上，使用氧化銦 -氧化鋅(ln203: ZnO約90: 10wt%)靶，利用高頻濺射法，在氧約1%、 氬約99%的條件下形成厚度約150nm的氧化物保護膜(也稱為金屬層保 護用氧化物導電體層。在本實施方式中，為IZO薄膜。)。而且，金屬層 3060並不限定於Mo/Al/Mo的疊層膜，例如也可使用Ti/Al/Ti等金屬薄膜 的疊層膜。此外，也可使用A1、 Mo、 Ag、 Cu等金屬或合金的單層或多層 的疊層膜。然後，在金屬層3060上疊層第二抗蝕劑3061 (步驟S3002)。 接下來，如圖42(b)所示，利用第二半色調掩模3062及半色調曝光， 第二抗蝕劑3061形成為規定的形狀(圖39的步驟S3003)。第二抗蝕劑 3061覆蓋柵電極3023、源電極3053、漏電極3054、源極配線3055、漏極 配線3056及像素電極3057的上方，且利用半色調掩模部3621形成覆蓋 溝道部3041的上方的部分比其他的部分薄的形狀。圖43是用於說明本發明的第七實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示被第二蝕刻/第三蝕刻 後的剖面圖。(b)表示再形成第二抗蝕劑後的剖面圖。在圖43 (a)中，使用第二抗蝕劑3061及混合酸，對金屬層 (Mo/Al/Mo/IZO層)3060進行第二蝕刻。然後，使用形成第二抗蝕劑3061 及草酸水溶液，對氧化物導電體層3050及n型氧化物半導體層3040進行 第三蝕刻。通過這些蝕刻，形成期望的源極配線3055、漏極配線3056及 像素電極3057，並且形成後述的輔助配線(圖39的步驟S3004)。而且，利用上述第二及第三蝕刻，沒有形成隔幵源電極3053及漏電 極3054的空隙，但形成源電極3053、漏電極3054及後述的輔助電極的一 部分。接下來，如圖43 (b).所示，再形成上述第二抗蝕劑3061 (圖39的 步驟S3005)。即，首先，如圖43 (b)所示，灰化第二抗蝕劑3061中由 於半色調曝光而較薄地形成的溝道部3041上的抗蝕劑，並再形成第二抗 蝕劑3061。接下來，使用再形成後的第二抗蝕劑3061，選擇性地蝕刻柵電極3023 上方的金屬層3060及氧化物導電體層3050，並形成源電極3053及漏電極 3054，並且形成由金屬層3060構成的輔助電極(圖39的步驟S3005)。下面，參照附圖，對形成源電極3053及漏電極3054的處理進行說明。圖44是用於說明本發明的第七實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示被第四蝕刻/第五蝕刻 後的剖面圖。(b)表示剝離第二抗蝕劑後的剖面圖。在圖44 (a)中，使用再形成的第二抗蝕劑3061及混合酸，對柵電極 3023上方的金屬層3060進行第四蝕刻。然後，使用再形成的第二抗蝕劑 3061及草酸水溶液，選擇性地對氧化物導電體層3050進行第五蝕刻(即， 不使作為溝道部3041的n型氧化物半導體層3040溶解地進行蝕刻)。利 用上述的蝕刻，在柵電極3023上方的n型氧化物半導體層3040上形成溝 道部3041。由此，TFT基板3001稱為溝道蝕刻型。此處，優選在進行上述蝕刻前，加熱n型氧化物半導體層3040 (例如， 20(TC以上35(TC以下)，並結晶化。即，作為本實施方式的n型氧化物半 導體層3040使用的氧化銦-氧化鋅-氧化鎵(ln203: Ga203: ZnO約70: 27: 3wt%)在非結晶狀態(未結晶化狀態)下，利用草酸水溶液來蝕刻， 但如果結晶化，則無法利用草酸水溶液或混合酸來蝕刻。由此，相對於蝕刻上方存在的氧化物導電體層3050的藥液(在本實施方式中為草酸水溶液)，n型氧化物半導體層3040具有耐性，因此，能夠防止形成溝道部3041 的n型氧化物半導體層3040被侵蝕的不良情況。進而，通過n型氧化物 半導體層3040 (活性層)結晶化，表現出穩定的半導體特性。此外，在n型氧化物半導體層3040的形成中使用的氧化銦-氧化鋅-氧化鎵(ln203: Ga203: ZnC^約70: 27: 3wt%)耙中，氧化鋅的添加量 約l 6wt。/。合適，約2 5wt。/。更合適。其理由是，如果不足約lwt%，則有 時載流子濃度不降低，如果超過6wt。/。，則載流子濃度不降低或不結晶化， 對混合酸沒有耐性。此外，作為本實施方式的氧化物導電體層3050使用的氧化銦-氧化錫 -氧化鋅(ln203: Sn02: ZnO4勺60: 20: 20wt%)薄膜即使350。C的加熱 也不結晶化。該氧化物導電體層3050不結晶化更好，由此，可由草酸水 溶液來蝕刻。此外，具有上述組成的氧化物導電體層3050即使不結晶化 也不會被混合酸蝕刻。即，氧化物導電體層3050對於蝕刻像素電極3057 上的金屬層3060的液(混合酸)具有耐性，另一方面，具有能夠由不對 結晶化後的n型氧化物半導體層3040造成影響的蝕刻液(草酸水溶液) 來蝕刻的選擇蝕刻特性。此外，重要的是，氧化物導電體層3050具有所 說的選擇蝕刻特性，即利用規定的蝕刻液(草酸水溶液)與未結晶化的 n型氧化物半導體層3040 —起被蝕刻，且利用結晶化後的n型氧化物半導 體層3040具有耐性的蝕刻液(草酸水溶液)來蝕刻。而且，進行上述的n型氧化物半導體層3040的AC孔測定(使用東 洋泰庫尼卡(東洋亍夕二力)公司制的RESITEST (商品名)的測定)時， 載流子濃度10+14/cm3，移動度30cm2/V*sec。此外，進行氧化物導電 層3050的AC孔測定時，載流子濃度10+2Q/cm3，移動度38cm2/V *sec。 如此地，活性層的移動度在30ci^/V，sec以上，與通常的非晶形矽的移動 度0.1 lcmS/V，sec相比較，具有大的移動度，作為開關元件非常有用。 此外，n型氧化物半導體層3040及氧化物導電體層3050的材料並不限定 於上述材料。接下來，如圖44 (b)所示，如果將再形成的第二抗蝕劑3061全部灰 化，則在源電極3053上、漏電極3054上、源極配線3055上、漏極配線3056上及像素電極3057上形成的、由金屬層3060構成的輔助導電層(輔 助配線及輔助電極(像素電極3057上的金屬層3060後面蝕刻))露出。 即，由金屬層3060構成的源電極用輔助電極3531、漏電極用輔助電極 3541、源極配線用輔助配線3551、漏極配線用輔助配線3561露出(參照 圖45)。圖44 (b)所示的漏電極3054、溝道部3041、源電極3053、源極 配線3055及像素電極3057表示圖45中的C-C剖面。此外，圖44 (b) 所示的漏極配線3056表示圖45中的D-D剖面。接下來，如圖39所示，在露出的柵極絕緣膜3030及n型氧化物半導 體層3040上，以及在源極配線3055、漏極配線3056、源電極3053、漏電 極3054及像素電極3057上形成的金屬層3060上依次疊層保護用絕緣膜 3070及第三抗蝕劑3071 (步驟S3006)，並利用第三掩模3072，第三抗蝕 劑3071形成為規定的形狀(步驟S3007)。接下來，對使用第三掩模3072的處理進行說明。 (使用第三掩模的處理)圖46是用於說明本發明的第七實施方式所述的TFT基板的製造方法 的、使用第三掩模的處理的概略圖。(a)表示保護用絕緣膜成膜/塗敷抗蝕 劑後的剖面圖。(b)表示曝光/顯影后的剖面圖。在圖46 (a)中，首先，在形成有溝道部3041的TFT基板3001上， 利用輝光放電CVD法，堆積膜厚約200nm的作為氮化矽(SiNx)膜的保 護用絕緣膜3070。作為放電氣體使用SiH4-NH3-N2系的混合氣體。然後， 在保護用絕緣膜3070上疊層第三抗蝕劑3071 (步驟S3006)。接下來，如圖46 (b)所示，利用第三掩模3072，第三抗蝕劑3071 形成為規定的形狀(步驟S3007)。第三抗蝕劑3071形成為覆蓋除像素電 極3057、漏極配線襯墊3058及柵極配線襯墊3025上以外的全部的保護用 絕緣膜3070的形狀。圖47是用於說明本發明的第七實施方式所述的TFT基板的製造方法 的、使用第三掩模的處理的概略圖。(a)表示第六蝕刻後的剖面圖。(b) 表示第七蝕刻後的剖面圖。緣膜3070 (圖39的步驟S3008),像素電極3057及漏極配線襯墊3058上 的金屬層3060露出。而且，在柵極配線襯墊3025上堆積有柵極絕緣膜3030 及保護用絕緣膜3070，利用上述第六蝕刻，通常柵極配線襯墊3025不露出。其次，如圖47 (b)所示，作為第七蝕刻，使用第三抗蝕劑3071及混 合酸，蝕刻像素電極3057及漏極配線襯墊3058上的金屬層3060 (圖39 的步驟S3009)，像素電極3057及漏極配線襯墊3058露出。此處，通過蝕 刻像素電極3057上的金屬層3060，並使像素電極3057露出，形成透明像 素電極。圖48是用於說明本發明的第七實施方式所述的TFT基板的製造方法 的、使用第三掩模的處理的概略圖。(a)表示第八蝕刻後的剖面圖。(b) 表示第三抗蝕劑剝離後的剖面圖。圖48 (a)中，作為第八蝕刻，使用第三抗蝕劑3071及CHF (CF4、 CHF3氣體等)，幹蝕刻柵極配線襯墊3025上的保護用絕緣膜3070及柵極 絕緣膜3030，柵極配線襯墊3025露出(圖39的步驟S3010)。其次，如果將第三抗蝕劑3071灰化，則如圖491所示，在基板3010 上，除像素電極3057、漏極配線襯墊3058及柵極配線襯墊3025上以外， 保護用絕緣膜3070露出。圖48 (b)所示的漏電極3054、溝道部3041、 柵電極3023、源電極3053、源極配線3055及像素電極3057表示圖49中 的E-E剖面。圖48 (b)所示的漏極配線襯墊58表示圖49中的F-F剖面。 圖48 (b)所示的柵極配線襯墊25表示圖49中的G-G剖面。如此地，根據本實施方式的TFT基板3001的製造方法，通過削減制 造工序的工序數，能夠大幅地降低製造成本。此外，因為溝道部3041的n 型氧化物半導體層3040的上部由保護用絕緣膜3070保護，因此TFT基板 3001能夠長期穩定地工作。進而，因為通常n型氧化物半導體層3040僅 在規定的位置(與溝道部3041、源極配線3055、漏極配線3056、源電極 3053、漏電極3054及像素電極3057對應的規定的位置)形成，因此能夠 排除柵極配線3024之間發生幹涉(串線)的擔心。進而，因為形成有保 護用絕緣膜3070，因此通過在TFT基板3001上設置有機EL材料、電極 及保護膜，能夠容易地得到有機電場發光裝置。此外，通過形成由金屬層3060構成的源電極用輔助電極3531、漏電 極用輔助電極3541、源極配線用輔助配線3551及漏極配線用輔助配線 3561，能夠降低源電極3053、漏電極3054、源極配線3055及漏極配線3056 的電阻。由此使可靠性提高，抑制能量效率的降低。而且，在本實施方式中，在玻璃基板3010上疊層柵電極 配線用薄 膜3020及第一抗蝕劑3021，進而，疊層柵極絕緣膜3030、 n型氧化物半 導體層3040、氧化物導電體層3050、金屬層3060及第二抗蝕劑3061，進 而疊層保護用絕緣膜3070及第三抗蝕劑3071，但並不限定於此。例如， 也可在各層間(例如，不損失本實施方式的功能和效果，或者補助其他的 功能和效果)經由其他的層疊層。此與後述的實施方式相同。此夕卜，本實施方式作為TFT基板的發明有效，上述TFT基板3001與 權利要求l、 22、 23、 24、 25、 26、 27、 28、 29、 33對應。如圖48 (b)及圖49所示，TFT基板3001具備玻璃基板3010;在 該玻璃基板3010上形成的柵電極3023及柵極配線3024;在玻璃基板3010、 柵電極3023及柵極配線3024上形成的柵極絕緣膜3030;至少在柵電極 3023上的柵極絕緣膜3030上形成的n型氧化物半導體層3040;在n型氧 化物半導體層3040上由溝道部3041隔開地形成的氧化物導電體層3050。 即，作為第一氧化物層設置n型氧化物半導體層3040，作為第二氧化物層 設置有氧化物導電體層3050。如此地，通過使用n型氧化物半導體層3040 作為TFT的活性層，電流穩定地流動，因此TFT基板3001對利用電流控 制工作的有機電場發光裝置有用。此外，容易地形成溝道部3041、源電極 3053及漏電極3054。此外，TFT基板3001利用氧化物導電體層3050形成源極配線3055、 漏極配線3056、源電極3053、漏電極3054及像素電極3057。即，利用上 述的第七實施方式的製造方法，以三片掩模(第一掩模3022、第二半色調 掩模3062、第三掩模3072)來製造，因此製造工序被削減。由此能夠實 現生產效率的提高及製造原價的成本降低。進而，TFT基板3001利用氧 化物導電體層3050，除像素電極3057及源極配線3055夕卜，形成漏極配線 3056、源電極3053及漏電極3054，因此，能夠有效地製造源極配線3055、 漏極配線3056、源電極3053、漏電極3054及像素電極3057。進而，TFT基板3001在TFT基板3001的上方由保護用絕緣膜3070 覆蓋，且保護用絕緣膜3070在與各像素電極3057、漏極配線襯墊3058 及柵極配線襯墊3025對應的位置處具有使像素電極3057、漏極配線襯墊 3058及柵極配線襯墊3025露出的開口部。即，除了露出的像素電極3057、 漏極配線襯墊3058及柵極配線襯墊3025的上方以外的TFT基板3001的 上方通常全部由保護用絕緣膜3070覆蓋。如此地，因為溝道部3041的n 型氧化物半導體層3040的上部被保護用絕緣膜3070保護，因此TFT基板 3001能夠長期穩定地工作。此外，TFT基板3001自身形成具備保護用絕 緣膜3070的構造，因此，能夠提供可容易地製造利用了液晶或有機EL材 料等的顯示機構或發光機構的TFT基板3001 。此外，TFT基板3001的像素電極3057由n型氧化物半導體層3040 和氧化物導電體層3050的疊層膜構成。如此地，因為能夠使疊層膜透明， 所以能夠防止由於光導致的誤動作。進而，TFT基板3001在氧化物導電體層3050的下層形成有n型氧化 物半導體層3040，因為能夠使氧化物導電體層3050及n型氧化物半導體 層3040透明，所以能夠更確實地防止由光導致的誤動作。此外，將n型氧化物半導體層3040及氧化物導電體層3050的能隙設 在3.0eV以上，通過將能隙設在3.0eV以上，能夠防止由光導致的誤動作。此外，TFT基板3001在源極配線3055、漏極配線3056、源電極3053 及漏電極3054上形成有由金屬層3060構成的源極配線用輔助配線3551、 漏極配線用輔助配線3561、源電極用輔助電極3531及漏電極用輔助電極 3541。如此地，能夠降低各配線3055、 3056或電極3053、 3054的電阻， 能夠使可靠性提高，並且能夠抑制能量效率的降低。此外，TFT基板3001的n型氧化物半導體層3040形成在與溝道部 3041、源極配線3055、漏極配線3056、源電極3053、漏電極3054及像素 電極3057對應的規定的位置。即，通常，除了上述規定的位置以外的區 域的全部的n型氧化物半導體層3040利用蝕刻去除。如此地，通常n型 氧化物半導體層3040僅形成在規定的位置，因此能夠排除柵極配線3024 之間發生幹涉(串線)的顧慮。而且，TFT基板3001在源電極3053上、漏電極3054上、源極配線3055上、漏極配線3056上形成有輔助導電層，但並不限定於該結構。例 如，也可構成為，在源電極3053、漏電極3054、源極配線3055、漏極配 線3056及像素電極3057的至少一個上形成有輔助導電層。即，雖未圖示， 但如果在像素電極3057上的局部形成與源極配線用輔助配線3551連接的 (由金屬層3060構成)輔助導電層，則利用該輔助導電層，像素電極3057 的導電性及動作的可靠性提高。上述輔助導電層的形狀沒有特別的限定， 例如也可如楔形電極的形狀。如此地，本實施方式的TFT基板3001通過削減製造工序的工序數， 能夠大幅地降低製造成本，此外，因為溝道部3041的n型氧化物半導體 層3040的上部被保護用絕緣膜3070保護，因此TFT基板3001能夠長期 穩定地工作。進而，因為形成有保護用絕緣膜70，通過在TFT基板3001 上設置有機EL材料、電極及保護膜，能夠容易地得到有機電場發光裝置。 此外，利用由金屬層3060構成的源電極用輔助電極3531、漏電極用輔助 電極3541、源極配線用輔助配線3551、漏極配線用輔助配線3561，能夠 降低源電極3053、漏電極3054、源極配線3055及漏極配線3056的電阻。 由此可靠性提高，並且抑制能量效率的降低。進而，因為n型氧化物半導 體層3040僅形成在規定的位置，因此能夠排除柵極配線3024之間發生幹 涉(串線)的顧慮。I第八實施方式所述的TFT基板的製造方法]本實施方式的TFT基板的製造方法是使用三片掩模的方法，與權利要 求35對應。圖50表示用於說明本發明的第八實施方式所述的TFT基板的製造方 法的概略流程圖。圖50中，首先在基板3010上使用第一掩模3022形成柵電極3023及 柵極配線3024 (步驟S3011)。而且，步驟S3011中的使用第一掩模的處理與第七實施方式的步驟 S3001中的使用第一掩模3022的處理相同。接下來，如圖50所示，在玻璃基板3010、柵電極3023及柵極配線 3024上依次疊層柵極絕緣膜3030、作為第一氧化物層的n型氧化物半導 體層3040、作為第二氧化物層的氧化物導電體層3050及第二抗蝕劑3051(步驟S3012)，並利用第二半色調掩模3052及半曝光，第二抗蝕劑3051 被形成為規定的形狀(步驟S3013)。接下來，參照附圖對使用第二半色調掩模3052的處理進行說明。 (使用第二半色調掩模的處理)圖51是用於說明本發明的第八實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示柵極絕緣膜成膜/n型 氧化物半導體層成膜/氧化物導電體層成膜/塗敷抗蝕劑後的剖面圖。(b) 表示曝光/顯影后的剖面圖。在圖51 (a)中，首先，利用輝光放電CVD (化學蒸鍍法)法，在玻 璃基板3010、柵電極3023及柵極配線3024上堆積膜厚約300nm的作為 氮化矽(SiNx)膜的柵極絕緣膜3030。而且，在本實施方式中，作為放電 氣體使用SiH4-NH3-N2系的混合氣體。接下來，在柵極絕緣膜3030上，使用氧化銦-氧化鋅-氧化鎵(ln203: Ga203: ZnO約70: 27: 3wt%)濺射靶，利用高頻濺射法，在氧約10%、 氬約卯％、基板溫度不超過約20(TC的條件下(即，不使n型氧化物半導 體層3040結晶化的條件下)，形成厚度約100nm的n型氧化物半導體層(活 性層)3040。接下來，在n型氧化物半導體層3040上，使用氧化銦-氧化鋅-氧化錫 (ln203: ZnO: SnO屍約60: 20: 20wt%)濺射靶，利用高頻濺射法，在 氧約1%、氬約99%、進而不使氧化物導電體層3050結晶化的條件下，形 成厚度約150nm的氧化物導電體層3050。接下來，在氧化物導電體層3050上疊層第二抗蝕劑3051 (步驟 S3012)。接下來，如圖51 (b)所示，利用第二半色調掩模3052及半色調曝光， 第二抗蝕劑3051形成為規定的形狀(圖50的步驟S3013)。第二抗蝕劑 3051覆蓋柵電極3023、源電極3053、漏電極3054、源極配線3055、漏極 配線3056及像素電極3057的上方，且利用半色調掩模部3521形成覆蓋 溝道部3041的上方的部分比其他的部分薄的形狀。圖。(b)表示再形成第二抗蝕劑後的剖面圖。在圖52 (a)中，使用第二抗蝕劑3061及草酸水溶液，對氧化物導電 體層3050及n型氧化物半導體層3040進行第二蝕刻，形成期望的源極配 線3055、漏極配線3056及像素電極3057 (圖50的步驟S3014)。接下來，如圖52 (b)所示，再形成上述第二抗蝕劑3051。 S卩，首先， 如圖52 (b)所示，灰化第二抗蝕劑2061中由於半色調曝光而較薄地形成 的溝道部3041上的抗蝕劑，並再形成第二抗蝕劑3051。接下來，使用再形成後的第二抗蝕劑3051，選擇性地蝕刻柵電極3023 上方的氧化物導電體層3050，並形成源電極3053及漏電極3054 (圖50 的步驟S3015)。下面，參照附圖，對形成源電極3053及漏電極3054的處理進行說明。圖53是用於說明本發明的第八實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示被第三蝕刻後的剖面 圖。(b)表示剝離第二抗蝕劑後的剖面圖。在圖53 (a)中，使用再形成的第二抗蝕劑3061及草酸水溶液，選擇 性地對氧化物導電體層3050進行第三蝕刻(即，不使作為溝道部3041的 n型氧化物半導體層3040溶解地進行蝕刻)。利用上述的蝕刻，在柵電極 3023上方的n型氧化物半導體層3040中形成溝道部3041。此處，優選在進行上述蝕刻前，加熱n型氧化物半導體層3040 (例如， 20(TC以上35(TC以下)，並結晶化。即，相對於蝕刻上方存在的氧化物導 電體層3050的藥液(在本實施方式中為草酸水溶液)，結晶化後的n型氧 化物半導體層3040具有耐性，因此，能夠防止形成溝道部3041的n型氧 化物半導體層3040被侵蝕的不良情況。此外，重要的是，氧化物導電體 層3050具有所說的選擇蝕刻特性，即利用規定的蝕刻液(草酸水溶液) 與未結晶化的n型氧化物半導體層3040 —起被蝕刻，且利用結晶化後的n 型氧化物半導體層3040具有耐性的蝕刻液(草酸水溶液)來蝕刻。接下來，如圖53 (b)所示，如果將再形成的第二抗蝕劑3051全部灰 化，則源電極3053、漏電極3054、源極配線3055、漏極配線3056及像素 電極3057露出(參照圖54)。圖53 (b)所示的漏電極3054、溝道部3041、 源電極3053、源極配線3055及像素電極3057表示圖54中的H-H剖面。圖53 (b)所示的漏極配線56表示圖54中的I-I剖面。接下來，如圖50所示，在露出的柵極絕緣膜3030及n型氧化物半導 體層3040上，以及在源極配線3055、漏極配線3056、源電極3053、漏電 極3054及像素電極3057上依次疊層保護用絕緣膜3070及第三抗蝕劑 3071 (步驟S3016)，並利用第三掩模3072，第三抗蝕劑3071形成為規定 的形狀(步驟S3017)。接下來，對使用第三掩模3072的處理進行說明。 (使用第三掩模的處理)圖55是用於說明本發明的第八實施方式所述的TFT基板的製造方法 的、使用第三掩模的處理的概略圖。(a)表示保護用絕緣膜成膜/塗敷抗蝕 劑後的剖面圖。(b)表示曝光/顯影后的剖面圖。在圖55 (a)中，首先，在形成有溝道部3041的TFT基板3001a上， 利用輝光放電CVD法，堆積膜厚約200nm的作為氮化矽(SiNx)膜的保 護用絕緣膜3070。作為放電氣體使用SiH4-NHyN2系的混合氣體。然後， 在保護用絕緣膜3070上疊層第三抗蝕劑3071 (步驟S3016)。接下來，如圖55 (b)所示，利用第三掩模3072，第三抗蝕劑3071 形成為規定的形狀(步驟S3017)。第三抗蝕劑3071形成為覆蓋除像素電 極3057、漏極配線襯墊3058及柵極配線襯墊3025上以外的全部的保護用 絕緣膜3070的形狀。圖56是用於說明本發明的第八實施方式所述的TFT基板的製造方法 的、使用第三掩模的處理的概略圖。(a)表示第四蝕刻後的剖面圖。(b) 表示剝離第三抗蝕劑後的剖面圖。圖56 (a)中，作為第四蝕刻，使用第三抗蝕劑3071及CHF (CF4、 CHF3氣體等)，幹蝕刻像素電極3057及漏極配線襯墊3058上的保護用絕 緣膜3070，以及柵極配線襯墊3025上的保護用絕緣膜3070及柵極絕緣膜 3030 (圖50的步驟S3018)，像素電極3057及漏極配線襯墊3058及柵極 配線襯墊3025露出。其次，如圖56 (b)所示，如果將第三抗蝕劑3071灰化，則如圖57 所示，在基板3010上，除像素電極3057、漏極配線襯墊3058及柵極配線 襯墊3025上以外，溝道部3041、柵電極3023、源電極3053、源極配線3055及像素電極3057 表示圖57中的J-J剖面。圖56 (b)所示的漏極配線襯墊3058表示圖57 中的K-K剖面。圖56 (b)所示的柵極配線襯墊3025表示圖57中的L-L剖面。如此地，根據本實施方式的TFT基板3001a的製造方法，通過削減制 造工序的工序數，能夠大幅地降低製造成本。此外，因為溝道部3041的n 型氧化物半導體層3040的上部由保護用絕緣膜3070保護，因此TFT基板 3001a能夠長期穩定地工作。進而，因為通常n型氧化物半導體層3040僅 在規定的位置(與溝道部3041、源極配線3055、漏極配線3056、源電極 3053、漏電極3054及像素電極3057對應的規定的位置)形成，因此能夠 排除柵極配線3024之間發生幹涉(串線)的擔心。此外，本實施方式作為TFT基板的發明有效，上述TFT基板3001a 與權利要求l、 22、 23、 24、 25、 26、 28、 29、 33、 34對應。TFT基板3001a與TFT基板3001相比，如圖56 (b)所示，在源極 配線3055、漏極配線3056、源電極3053及漏電極3054上未形成由金屬 層3060構成的源極配線用輔助配線3551、漏極配線用輔助配線3561、源 電極用輔助電極3531及漏電極用輔助電極3541這點不同。g卩，利用上述 第二實施方式的製造方法，由三片掩模(第一掩模3022、第二掩模3052、 第三掩模3072)來製造，因此比TFT基板3001的製造工序進一步削減， 生產效率提高，能夠實現製造原價的成本降低。如此地，本實施方式的TFT基板3001a具有與TFT基板3001大致同 等的效果(除了由輔助導電層產生的效果)，並且比TFT基板3001的製造 工序進一步削減，生產效率提高，能夠實現製造原價的成本降低。[第九實施方式所述的TFT基板的製造方法〗本實施方式的TFT基板的製造方法是使用三片掩模的方法，與權利要 求37、 38對應。圖58表示用於說明本發明的第九實施方式所述的TFT基板的製造方 法的概略流程圖。圖58中，首先在基板3010上使用第一掩模3022形成柵電極3021及 柵極配線3022 (步驟S3031)。接下來，參照附圖對使用第一掩模3022的處理進行說明。 (使用第一掩模的處理)圖59是用於說明本發明的第九實施方式所述的TFT基板的製造方法 的、使用第一掩模的處理的概略圖。(a)表示處理前的玻璃基板的剖面圖。 (b)表示金屬成膜/金屬層保護用氧化物導電體層成膜後的剖面圖。(c) 表示抗蝕劑塗敷後的剖面圖。(d)表示曝光/顯影/第一蝕刻/剝離抗蝕劑、 形成柵電極及柵極配線後的剖面圖。圖59 (a)中，首先準備透光性的玻璃基板3010。然後，如圖59(b)所示，在玻璃基板3010上金屬成膜，形成柵電極*配 線用薄膜(柵電極及柵極配線用薄膜)3020。在本實施方式中，在玻璃基板3010上利用高頻濺射法依次疊層AI和 Mo。並且分別形成膜厚約250nm及50nm的金屬薄膜。然後，使用由氧 化銦-氧化鋅(IZO: ln203: ZnO約90: 10wt%)構成的濺射靶，形成膜 厚約100nm的金屬層保護用氧化物導電體層(方便起見，簡稱為氧化物保 護膜)3026，並形成由Al/Mo/ITZO構成的柵電極 配線用薄膜3020。此處，IZO或ITSmO等透明導電膜作為金屬層保護用氧化物導電體 層3026配置在柵極配線3024的表面。由此，在柵極絕緣膜3030上形成 開口部，且形成有柵極配線襯墊3025的情況下，柵極配線3024使用的金 屬表面不露出。因而，可得到可靠性高的連接。此外，在柵極絕緣膜3030上形成開口部3251的情況下，作為柵極絕 緣膜3030使用SiNx、 SiONx、 Si02等絕緣物。在利用CHF (CF4、 CHF3 等)反應性離子濺射法形成開口部251的情況下，IZO等氧化物導電膜也 變為金屬薄膜(Al/Mo層)的保護膜。接下來，如圖59 (c)所示，在柵電極 配線用薄膜3020上塗敷第一 抗蝕劑3021。接下來，如圖59 (d)所示，使用第一掩模3022，利用光刻法，抗蝕 劑(未圖示)被形成為規定的形狀。然後，使用草酸水溶液蝕刻金屬層保 護用氧化物導電體層3026。然後使用混合酸(通常稱為PAN。)來蝕刻金 屬薄膜，從而形成期望的形狀的柵電極3023及柵極配線3024(參照圖60)。 如圖59 (d)所示的柵電極3023及柵極配線3024表示圖60中的M-M剖面及N-N剖面。此處，IZO也可使用混合酸蝕刻。從而也可使用上述混合 酸與金屬薄膜一併蝕刻。接下來，如圖58所示，在玻璃基板3010、柵電極3023及柵極配線 3024上依次疊層柵極絕緣膜3030、作為第一氧化物層的n型氧化物半導 體層3040、作為第二氧化物層的氧化物透明導電體層3050b、反射金屬層 3090及第二抗蝕劑3091 (步驟S3032)，並利用第二半色調掩模3092及半 曝光，第二抗蝕劑3091被形成為規定的形狀(步驟S3033)。下面，參照附圖對使用第二半色調掩模3092的處理進行說明。 (使用第二半色調掩模的處理)圖61是用於說明本發明的第九實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示柵極絕緣膜成膜/n型 氧化物半導體層成膜/氧化物透明導電體層成膜/反射金屬層成膜/金屬層保 護用氧化物導電體層成膜/塗敷抗蝕劑後的剖面圖。(b)表示半色調曝光/ 顯影后的剖面圖。在圖61 (a)中，首先，利用輝光放電CVD (化學蒸鍍法)法，在玻 璃基板3010、柵電極3023及柵極配線3024上堆積膜厚約300nm的作為 氮化矽(SiNx)膜的柵極絕緣膜3030。而且，在本實施方式中，作為放電 氣體使用SiH4-NHrN2系的混合氣體。接下來，在柵極絕緣膜3030上，使用氧化銦-氧化鋅-氧化鎵(ln203: ZnO: Ga2O產約70: 3: 27wt%)濺射耙，利用高頻濺射法，在氧約10%、 氬約90%、基板溫度不超過約200。C的條件下(即，不使n型氧化物半導 體層3040結晶化的條件下)，形成厚度約100nm的n型氧化物半導體層(活 性層)3040。而且，該n型氧化物半導體層3040的能隙約3.6eV。此外，上述n型氧化物半導體層3040中，氧化鋅的添加量約l~6wt% 合適，約2 5wt。/。更合適。其理由是，如果不足約lwtQ/。，則有時載流子濃 度不降低，如果超過6wt%，則載流子濃度不降低或不結晶化，對混合酸 沒有耐性。接下來，在n型氧化物半導體層3040上，使用氧化銦-氧化鋅-氧化錫 (ln203: ZnO: SnO^約60: 20: 20wt%)濺射靶，利用高頻濺射法，在 氧約1%、氬約99%、進而不使氧化物透明導電體層3050b結晶化的條件下，形成厚度約150nm的氧化物透明導電體層3050b。而且，該氧化物透 明導電體層3050的能隙約3.2eV。接下來，在氧化物透明導電體層3050b上使用高頻濺射法依次疊層 Mo、 Al和Mo。並且形成膜厚分別約50nm、 200nm、 50nm，由Mo/Al/Mo 構成的反射金屬層3090。而且，作為反射金屬層30卯可以使用至少包含 Ag、 Au等金屬薄膜或Al、 Ag、 Au的至少一種的金屬薄膜。此外，在A1 與氧化物透明導電體層3050b的接觸阻抗足夠到可以忽略小的情況下，不 需要在中間層中使用Mo等金屬。然後，使用氧化銦-氧化鋅(通常稱為IZO。In203: ZnO-約90: 10wt%) 濺射靶，利用高頻濺射法，在氧約1%、氬約99%的條件下，形成厚度約 150nm的金屬層保護用氧化物導電體層3095 (在本實施方式中為IZO薄 膜)。利用該金屬層保護用氧化物導電體層3095，能夠防止反射金屬層3090 的變色，從而能夠防止反射金屬層3090的反射率減低的不良情況。然後，在金屬層保護用氧化物導電體層3095上疊層第二抗蝕劑3091 (步驟S3032)。接下來，如圖61 (b)所示，利用第二半色調掩模3092及半色調曝光， 第二抗蝕劑3091形成為規定的形狀(圖58的步驟S3033)。第二抗蝕劑 3091覆蓋柵電極3023、源電極3053、漏電極3054、源極配線3055、漏極 配線3056及像素電極3057的上方，且利用半色調掩模部3921形成覆蓋 溝道部3041的上方的部分比其他的部分薄的形狀。圖62是用於說明本發明的第九實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示被第二蝕刻/第三蝕刻 後的剖面圖。(b)表示再形成第二抗蝕劑後的剖面圖。在圖62 (a)中，使用第二抗蝕劑3091及混合酸，對金屬層保護用氧 化物導電體層3095和反射金屬層3090進行第二蝕刻，進而使用第二抗蝕 劑3061及草酸水溶液，對氧化物透明導電體層3050b及n型氧化物半導 體層3040進行第三蝕刻，形成期望的源極配線3055、漏極配線3056及像 素電極3057 (圖58的步驟S3034)。接下來，如圖62 (b)所示，再形成上述第二抗蝕劑3091 (圖58的 步驟S3035)。 g口，首先，如該圖(b)所示，灰化第二抗蝕劑3091中由於半色調曝光而較薄地形成的溝道部3041上的抗蝕劑，並再形成第二抗蝕劑3091。接下來，使用再形成後的第二抗蝕劑3091，選擇性地蝕刻柵電極3023 上方的金屬層保護用氧化物導電體層3095、反射金屬層3090及氧化物透 明導電體層3050b，並形成源電極3053及漏電極3054 (圖58的步驟 S3035)。下面，參照附圖，對形成源電極3053及漏電極3054的處理進行說明。圖63是用於說明本發明的第九實施方式所述的TFT基板的製造方法 的、使用第二半色調掩模的處理的概略圖。(a)表示被第四蝕刻/第五蝕刻 後的剖面圖。(b)表示剝離第二抗蝕劑後的剖面圖。在圖63 (a)中，使用再形成的第二抗蝕劑3091及混合酸，對柵電極 3023上方的金屬層保護用氧化物導電體層3095和反射金屬層3090進行第 四蝕刻。然後，使用再形成的第二抗蝕劑3061及草酸水溶液，對氧化物 導透明電體層3050b選擇性地進行第五蝕刻(即，不使作為溝道部3041 的n型氧化物半導體層3040溶解地進行蝕刻)。利用上述的蝕刻，在柵電 極3023上方的n型氧化物半導體層3040上形成溝道部3041 。接下來，如圖63 (b)所示，如果將再形成的第二抗蝕劑3091全部灰 化，則在源電極3053上、漏電極3054上、源極配線3055上、漏極配線 3056上及像素電極3057上形成的反射金屬層3090的金屬層保護用氧化物 導電體層3095露出。此處，在源電極3053上、漏電極3054上、源極配 線3055上及漏極配線3056上形成的反射金屬層3090作為輔助電極層起 作用，變為由反射金屬層3090構成的源電極用輔助電極3531b、漏電極用 輔助電極3541b、源極配線用輔助配線3551b、漏極配線用輔助配線3561b (參照圖64)。圖63 (b)所示的漏電極3054、溝道部3041、源電極3053、 源極配線3055及像素電極3057表示圖64中的0-0剖面。圖63 (b)所 示的漏極配線3056表示圖64中的P-P剖面。接下來，如圖58所示，在露出的柵極絕緣膜3030及n型氧化物半導 體層3040上，以及在源極配線3055、漏極配線3056、源電極3053、漏電 極3054及像素電極3057上形成的金屬層保護用氧化物導電體層3095上 依次疊層保護用絕緣膜3070及第三抗蝕劑3071b (步驟S3036)，並利用第三半色調掩模3072b，第三抗蝕劑3071形成為規定的形狀(步驟S3037)。 接下來，對使用第三半色調掩模3072b的處理進行說明。 (使用第三半色調掩模的處理)圖65是用於說明本發明的第九實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示保護用絕緣膜成膜/ 塗敷第三抗蝕劑後的剖面圖。(b)表示半色調曝光/顯影后的剖面圖。在圖65 (a)中，首先，在形成有溝道部3041的TFT基板上，利用 輝光放電CVD法，堆積膜厚約200nrn的作為氮化矽(SiNx)膜的保護用 絕緣膜3070b。作為放電氣體使用SiH4-NHrN2系的混合氣體。然後，在 保護用絕緣膜3070b上疊層第三抗蝕劑3071b (步驟S3036)。接下來，如圖65 (b)所示，利用第三半色調掩模3072b,第三抗蝕 劑3071b形成為規定的形狀(步驟S3037)。第三抗蝕劑3071b形成為覆蓋 除了不包含反射金屬部3094的像素電極3057的部分及柵極配線襯墊3025 上方以外的全部的保護用絕緣膜3070的形狀，且利用半色調掩模部 3721b，形成漏極配線襯墊3068及反射金屬部3094的上方的部分比其他 的部分薄的形狀。圖66是用於說明本發明的第九實施方式所述的TFT基板的製造方法 的、使用第三半色調掩模的處理的概略圖。(a)表示第六蝕刻後的剖面圖。 (b)表示第七蝕刻後的剖面圖。圖66 (a)中，作為第六蝕刻，使用第三抗蝕劑3071b及CHF (CF4、 CHF3氣體等)，幹蝕刻除了反射金屬部3094的像素電極3057的部分及柵 極配線襯墊3025上方的保護用絕緣膜3070 (圖58的步驟S303S)。而且， 除了反射金屬部3094的像素電極3057的部分的上方的保護用絕緣膜3070 全部被蝕刻，但柵極配線襯墊3025上方的保護用絕緣膜3070通常一部分 不被蝕刻而殘留。其次，如圖66 (b)所示，作為第七蝕刻，使用第三抗蝕劑3071b及 混合酸，蝕刻除了反射金屬部3094的像素電極3057的部分的上方的金屬 層保護用氧化物導電體層3095和反射金屬層3090，並使除了反射金屬部 3094的像素電極3057的部分露出(圖58的步驟S3039)。圖67是用於說明本發明的第九實施方式所述的TFT基板的製造方法的、使用第三半色調掩模的處理的概略圖。(a)表示第三抗蝕劑再形成後 的剖面圖。(b)表示第八蝕刻/第三抗蝕劑剝離後的剖面圖。圖67(a)中，再形成上述第三抗蝕劑3071b。即，將第三抗蝕劑3071b 中利用半色調曝光較薄地形成的反射金屬部3094及漏極配線襯墊3058的 上方的抗蝕劑灰化，並再形成第三抗蝕劑3071b。接下來，作為第八蝕刻，使用再形成後的第三抗蝕劑3071b及CHF (CF4、 CHF3氣體等)，幹蝕刻反射金屬部3094及漏極配線襯墊3058上 的保護用絕緣膜3070，並且幹蝕刻柵極配線襯墊25上的保護用絕緣膜70 及柵極絕緣膜30，從而使反射金屬部3094、漏極配線襯墊3058及柵極配 線襯墊3025露出(圖58的步驟S3040)。其次，如果將第三抗蝕劑3071b灰化，則如圖68所示，在基板3010 上，除像素電極3057、反射金屬部3094、漏極配線襯墊3058及柵極配線 襯墊3025上以外，保護用絕緣膜3070露出。圖67(b)所示的漏電極3054、 溝道部3041、柵電極3053、源電極3053、源極配線3055、反射金屬部3094 及像素電極3057表示圖68中的Q-Q剖面。圖67 (b)所示的漏極配線襯 墊3058表示圖68中的R-R剖面。圖67 (b)所示的柵極配線襯墊25表 示圖68中的S-S剖面。如此地，根據本實施方式的TFT基板3001b的製造方法，具有與第七 實施方式大致同樣的效果，並且能夠製造溝道時刻型且半反射型的TFT基 板3001b。此外，因為在源電極3053、漏電極3054、源極配線3055、反 射金屬部3054及漏極配線3056的上部形成反射金屬層3090，因此，能夠 降低源電極3053、漏電極3054、源極配線3055及漏極配線3056的電阻， 並能夠使可靠性提高，抑制能量效率的降低。而且，在本實施方式中，除了反射金屬部3094的像素電極3067的部 分由氧化物透明導電體層3050b構成，經由該部分使光透過地使用的情況 下，能夠將TFT基板3001b作為半透過型的TFT基板使用。此外，本實施方式作為TFT基板的發明有效，上述TFT基板3001b 與權利要求1、 22~34對應。TFT基板3001b與TFT基板3001相比，如圖67 (b)、 68所示，像素 電極3057的一部分利用由反射金屬層3090構成的反射金屬部3094覆蓋這點不同。此外，其他的構造大致與第七實施方式的TFT基板3001相同。此外，TFT基板3001b構成為，利用反射金屬層3090形成有源極配 線3055、漏極配線3056、源電極3053及漏電極3054。如此地，能夠反射 更多的光，並能夠使反射光的亮度提高。進而，因為將反射金屬層3090作為由鋁構成的薄膜，因此，能夠反 射更多的光，並能夠使反射光的亮度提高。此外，TFT基板3001b構成為，具有保護反射金屬層3090的金屬層 保護用氧化物導電體層3095。如此地，防止反射金屬層30卯的腐蝕，並 且使耐久性提高。例如，防止反射金屬層3090的變色等，並能夠防止反 射金屬層3090的反射率降低等不良情況。進而，作為第二氧化物層使用氧化物透明導電體層3050b，源極配線 3055、漏極配線3056、源電極3053、漏電極3054及像素電極3057由氧 化物透明導電體層3050b構成。如此地，光的透過量增大，因此能夠提供 亮度優良的顯示裝置。如此，本實施方式的TFT基板3001b具有與TFT基板3001大致同樣 的效果，並且作為顯示裝置時，能夠提供亮度優良的半透過型的TFT基板 或半反射型的TFT基板。如上所述，根據本發明的權利要求22 38，使用三片掩模能夠製造具 有輔助導電層及保護用絕緣膜的TFT基板，掩模數削減，製造工序也削減。 由此，能夠實現生產效率的提高及製造原價的成本降低。此外，因為溝道 部的第一氧化物層的上部被保護用絕緣膜保護，因此TFT基板能夠長期穩 定地工作。進而，能夠排除柵極配線之間發生幹涉(串線)的顧慮。此外， 利用輔助導電層能夠降低各配線或電極的電阻，能夠使可靠性提高，並且 能夠抑制能量效率的降低。進而，能夠提供長期穩定地工作，並且可防止 串線的半透過型的TFT基板或半反射型的TFT基板。以上，對本發明的TFT基板及TFT基板的製造方法例示優選實施方 式地進行了說明，但本發明所述的TFT基板及TFT基板的製造方法並不 限定於上述的實施方式，當然可在本發明的範圍內實施各種變更。例如，雖未圖示，但在TFT基板2001、 2001a中，在玻璃基板2010/n型氧化物半導體層2040/保護用絕緣膜2070疊層 的範圍(即，離開柵電極2023、柵極配線2024、源電極2053、漏電極2054、 源極配線2055、漏極配線2056及像素電極2057的範圍)在蝕刻柵極配線 2025上的柵極絕緣膜2030/ n型氧化物半導體層2040/保護用絕緣膜2070 時，也可與之同樣地蝕刻。由此，能夠使來自玻璃基板2010下面的光的 透過量增大。此外，在上述各實施方式中使用的n型氧化物半導體層或氧化物到電 梯層並不限定於上述材料。艮口，作為n型氧化物半導體層的材料，可舉出，氧化銦、氧化鋅、氧 化錫、氧化銦-氧化鋅、氧化鋅-氧化錫、氧化銦-氧化鋅-氧化錫、氧化銦-氧化鋅-氧化鎵等，或在他們中添加有絕緣性透明氧化物的物質。而且，作 為絕緣性透明氧化物有，氧化釔、氧化鈦、氧化鋯、氧化鉿、氧化鈮、氧 化鉭、氧化硼、氧化鋁、氧化矽、氧化鍺、鑭系元素的氧化物。此外，作為n型氧化物半導體層，在使用上述氧化物的情況下，重要 的是其載流子密度在10+17&1113以下。在該情況下，也能夠在大量氧存在下 成膜，或在氧存在下進行熱處理，減少由氧損失進行減少載流子的方法， 或以降低載流子密度為目的，在氧化銦中添加氧化鋅的情況，或在氧化錫 中添加氧化銦的情況下，利用荷電子控制進行。此外，作為氧化物導電體層、氧化物透明導電體層的材料可舉出有， 氧化銦、氧化鋅、氧化錫、氧化銦-氧化鋅、氧化鋅-氧化錫、氧化銦-氧化 鋅-氧化錫等。作為氧化物導電體層、氧化物透明導電體層，在使用上述的 氧化物的情況下，重要的是將其載流子密度在10，/cr^以上。工業上的可利用性本發明的TFT基板及TFT基板的製造方法並不限定於LCD (液晶顯 示裝置)或有機EL顯示裝置中使用的TFT基板及TFT基板的製造方法， 例如，作為LCD (液晶顯示裝置)或有機EL顯示裝置以外的顯示裝置或 其他用途中使用的TFT基板及TFT基板的製造方法也可適用本發明。
權利要求
1.一種TFT基板，其具備基板；在該基板的上方形成有柵電極及柵極配線；至少在所述柵電極及所述柵極配線的上方形成有柵極絕緣膜；至少在所述柵電極的上方的所述柵極絕緣膜的上方形成有第一氧化物層；在所述第一氧化物層的上方形成有第二氧化物層，所述TFT基板的特徵在於，利用所述第二氧化物層至少形成像素電極。
2. 根據權利要求1所述的TFT基板，其特徵在於，利用所述第二氧化物層形成所述像素電極、源電極及漏電極、源極配 線及漏極配線。
3. 根據權利要求2所述的TFT基板，其特徵在於， 所述第一氧化物層以所述第一氧化物層及所述第二氧化物層的蝕刻速度快於所述柵極絕緣膜的蝕刻速度的蝕刻法A蝕刻，且對於所述第二氧 化物層的蝕刻速度快於所述第一氧化物層及所述柵極絕緣膜的蝕刻速度 的蝕刻法B具有耐性的材質形成，所述第二氧化物層以通過所述蝕刻法A及所述蝕刻法B蝕刻的材質 形成，所述柵極絕緣膜以所述柵極絕緣膜的蝕刻速度快於所述第一氧化物 層及所述第二氧化物層的蝕刻速度的蝕刻法C蝕刻，且對於所述蝕刻法A 及所述蝕刻法B具有耐性的材質形成。
4. 根據權利要求2或3所述的TFT基板，其特徵在於， 在所述源電極、漏電極、源極配線及漏極配線上形成輔助配線或輔助電極。
5. 根據權利要求4所述的TFT基板，其特徵在於， 所述第一氧化物層及所述第二氧化物層相對於上述權利要求3的蝕刻法B具有耐性，且所述輔助配線及所述輔助電極利用所述蝕刻法B蝕刻。
6. 根據權利要求1所述的TFT基板，其特徵在於，所述像素電極由所述第一氧化物層和所述第二氧化物層構成。
7. 根據權利要求2 6中任一項所述的TFT基板，其特徵在於， 所述第一氧化物層為n型氧化物半導體層，所述第二氧化物層為氧化物導電體層。
8. —種TFT基板的製造方法，其特徵在於，包括 在基板的上方使用第一掩模形成柵電極及柵極配線的工序； 在所述基板、所述柵電極及所述柵極配線的上方依次疊層柵極絕緣膜、第一氧化物層、第二氧化物層及抗蝕劑的工序；使用第二掩模，通過半色調曝光，將所述抗蝕劑形成為規定的形狀的 工序；選擇性地蝕刻所述第一氧化物層和所述第二氧化物層，從而形成源極 配線、漏極配線及像素電極的工序；將所述抗蝕劑再形成為規定的形狀的工序；選擇性地蝕刻所述第二氧化物層，從而形成源電極、漏電極及溝道部 的工序；選擇性地蝕刻所述柵極絕緣膜，從而形成柵極配線襯墊的工序。
9. 根據權利要求8所述的TFT基板的製造方法，其特徵在於， 所述第一氧化物層及所述第二氧化物層的選擇性的蝕刻使用所述第一氧化物層及所述第二氧化物層的蝕刻速度快於所述柵極絕緣膜的蝕刻 速度的蝕刻法A進行，所述第二氧化物層的選擇性的蝕刻使用所述第二氧化物層的蝕刻速 度快於所述第一氧化物層及所述柵極絕緣膜的蝕刻速度的蝕刻法B進行，所述柵極絕緣膜的選擇性的蝕刻使用所述柵極絕緣膜的蝕刻速度快 於所述第一氧化物層及第二氧化物層的蝕刻速度的蝕刻法C進行。
10. —種TFT基板的製造方法，其特徵在於，包括 在基板的上方使用第一掩模形成柵電極及柵極配線的工序； 在所述基板、所述柵電極及所述柵極配線的上方依次疊層柵極絕緣膜、第一氧化物層、第二氧化物層及抗蝕劑的工序；使用第二掩模，通過半色調曝光，將所述抗蝕劑形成為規定的形狀的 工序；蝕刻所述第一氧化物層、所述第二氧化物層、和所述柵極絕緣膜，從而形成源極配線、漏極配線、像素電極及柵極配線襯墊的工序； 將所述抗蝕劑再形成為規定的形狀的工序；選擇性地蝕刻所述第二氧化物層，從而形成源電極、漏電極及溝道部 的工序。
11. 根據權利要求8 10中任一項所述的TFT基板的製造方法，其特 徵在於，包括在所述源極配線、所述漏極配線、所述源電極及所述漏電極的上方使 用第三掩模，形成輔助配線或輔助電極的工序。
12. 根據權利要求11所述的TFT基板的製造方法，其特徵在於， 形成所述輔助配線或輔助電極的工序利用熱處理，在所述第一氧化物層及所述第二氧化物層的蝕刻特性發生變化後，使用第三掩模蝕刻輔助配 線層或輔助電極層。
13. 根據權利要求8 12中任一項所述的TFT基板的製造方法，其特 徵在於，所述第一氧化物層為n型氧化物半導體層，所述第二氧化物層為氧化 物導電體層。
14. 根據權利要求1所述的TFT基板，其特徵在於， 具備保護用絕緣膜，該保護用絕緣膜在所述像素電極、源電極，漏極配線襯墊及柵極配線襯墊露出的狀態下，在所述柵電極及柵極配線的上方 及源極配線、漏極配線、源電極及漏電極的上方形成，且利用所述第二氧 化物層，形成有所述源極配線、漏極配線、源電極、漏電極及像素電極。
15. 根據權利要求14所述的TFT基板，其特徵在於， 所述第一氧化物層為n型氧化物半導體層，且所述第二氧化物層為氧化物導電體層。
16. 根據權利要求14或15所述的TFT基板，其特徵在於， 所述像素電極由所述第一氧化物層和第二氧化物層的疊層膜形成。
17. 根據權利要求14 16中任一項所述的TFT基板，其特徵在於，至少在所述第二氧化物層的基板側形成有所述第一氧化物層。
18. 根據權利要求14 17中任一項所述的TFT基板，其特徵在於， 在所述源極配線、漏極配線、源電極、漏電極及像素電極的至少一個上形成有輔助導電層。
19. 根據權利要求14~18中任一項所述的TFT基板，其特徵在於， 所述第一氧化物層及所述第二氧化物層的能隙在3.0eV以上。
20. —種TFT基板的製造方法，其特徵在於，包括 在基板上使用第一掩模形成柵電極及柵極配線的工序； 在所述基板、所述柵電極及所述柵極配線上依次疊層柵極絕緣膜、第一氧化物層、第二氧化物及第二抗蝕劑，並使用第二掩模，將所述第二抗 蝕劑形成為規定的形狀的工序；使用所述第二抗蝕劑，蝕刻所述第二氧化物層，從而形成源極配線、 漏極配線、源電極、漏電極及像素電極的工序；在所述第一氧化物層、源極配線、漏極配線、源電極、漏電極及像素 電極上依次疊層保護用絕緣膜及第三抗蝕劑，並利用半色調曝光將所述第 三抗蝕劑形成為規定的形狀的工序；使用所述第三抗蝕劑蝕刻柵極配線襯墊上的所述保護用絕緣膜及第 一氧化物層的工序；再形成所述第三抗蝕劑後，使用該第三抗蝕劑，選擇性地蝕刻所述像 素電極及源電極，漏極配線用襯墊上的所述保護用絕緣膜，及所述柵極配 線襯墊上的所述柵極絕緣膜，並使所述像素電極、源電極，漏極配線用襯 墊及柵極配線襯墊露出的工序。
21. —種TFT基板的製造方法，其特徵在於，包括 在基板上使用第一掩模形成柵電極及柵極配線的工序； 在所述基板、柵電極及柵極配線上依次疊層柵極絕緣膜、第一氧化物層、第二氧化物、輔助導電層及第二抗蝕劑，並利用半色調曝光，將所述 第二抗蝕劑形成為規定的形狀的工序；使用所述第二抗蝕劑，蝕刻所述輔助導電層及第二氧化物層，從而形 成源極配線、漏極配線、源電極、漏電極及像素電極，並形成由所述輔助 導電層構成的輔助配線及輔助電極的工序；再形成所述第二抗蝕劑後，使用該第二抗蝕劑，選擇性地蝕刻所述像 素電極上的所述輔助導電層，使所述像素電極露出的工序；在所述第一氧化物層及像素電極上、及形成在所述源極配線、漏極配 線、源電極及漏電極上的所述輔助導電層上，依次疊層保護用絕緣膜及第 三抗蝕劑，並利用半色調曝光將所述第三抗蝕劑形成為規定的形狀的工序；使用所述第三抗蝕劑蝕刻所述柵極配線襯墊上的所述保護用絕緣膜 及第一氧化物層的工序；再形成所述第三抗蝕劑後，使用該第三抗蝕劑，選擇性地蝕刻所述像 素電極及源電極，漏極配線用襯墊上的所述保護用絕緣膜，及所述柵極配 線襯墊上的所述柵極絕緣膜，從而使所述像素電極、源電極，漏極配線用 襯墊及柵極配線襯墊露出的工序。
22. 根據權利要求1所述的TFT基板，其特徵在於， 利用所述第二氧化物層至少形成有所述像素電極及與該像素電極連接的源電極，漏電極。
23. 根據權利要求22所述的TFT基板，其特徵在於，所述TFT基板的上方被保護用絕緣膜覆蓋，且所述保護用絕緣膜在與 各像素電極、源極配線襯墊*漏極配線襯墊及柵極配線襯墊對應的位置處 具有開口部。
24. 根據權利要求22或23所述的TFT基板，其特徵在於， 所述第一氧化物層為n型氧化物半導體層，且所述第二氧化物層為氧化物導電體層。
25. 根據權利要求22 24中任一項所述的TFT基板，其特徵在於，所述像素電極由所述第一氧化物層和第二氧化物層的疊層膜形成。
26. 根據權利要求22 25中任一項所述的TFT基板，其特徵在於， 至少在所述第二氧化物層的基板側形成有所述第一氧化物層。
27. 根據權利要求22 26中任一項所述的TFT基板，其特徵在於， 在所述源極配線、漏極配線、源電極、漏電極及像素電極的至少一個上方形成有輔助導電層。
28. 根據權利要求22 27中任一項所述的TFT基板，其特徵在於，所述第一氧化物層形成在與所述溝道部、源極配線、漏極配線、源電 極、漏電極及像素電極對應的位置處。
29. 根據權利要求22 28中任一項所述的TFT基板，其特徵在於， 所述第一氧化物層及/或第二氧化物層的能隙在3.0eV以上。
30. 根據權利要求22 29中任一項所述的TFT基板，其特徵在於， 所述像素電極的一部分被反射金屬層覆蓋。
31. 根據權利要求30所述的TFT基板，其特徵在於， 利用所述反射金屬層形成源極配線、漏極配線、源電極及漏電極的至少一個。
32. 根據權利要求30或31所述的TFT基板，其特徵在於， 所述反射金屬層由鋁、銀或金構成的薄膜，或由包含鋁、銀或金的合金層構成。
33. 根據權利要求22 32中任一項所述的TFT基板，其特徵在於， 所述TFT基板具備金屬層，並具有保護所述金屬層的金屬層保護用氧化物導電體層。
34. 根據權利要求22 32中任一項所述的TFT基板，其特徵在於， 所述TFT基板具備柵電極、柵極配線、源極配線、漏極配線、源電極、漏電極或像素電極中的至少一個以上，且所述柵電極、柵極配線、源極配 線、漏極配線、源電極、漏電極或像素電極的至少一個由氧化物透明導電 體層構成。
35. —種TFT基板的製造方法，其特徵在於，包括 在基板的上方使用第一掩模形成柵電極及柵極配線的工序； 在所述基板、柵電極及柵極配線的上方疊層柵極絕緣膜、第一氧化物層、第二氧化物層及第二抗蝕劑，並通過半色調曝光，將所述第二抗蝕劑 形成為規定的形狀的工序；使用所述第二抗蝕劑蝕刻所述第二氧化物層及第一氧化物層，從而形 成源極配線、漏極配線及像素電極的工序；再形成所述第二抗蝕劑後，使用該第二抗蝕劑，選擇性地蝕刻所述柵 電極的上方的所述第二氧化物層，形成源電極及漏電極的工序；在露出的所述柵極絕緣膜及第一氧化物層的上方，及在所述源極配線、漏極配線、源電極、漏電極及像素電極的上方，疊層保護用絕緣膜及 第三抗蝕劑，使用第三掩模將第三抗蝕劑形成為規定的形狀的工序；使用所述第三抗蝕劑，蝕刻所述像素電極及源電極，漏極配線襯墊的 上方的所述保護用絕緣膜，及所述柵極配線襯墊的上方的所述保護用絕緣 膜和柵極絕緣膜，從而使所述像素電極、源電極，漏極配線襯墊及柵極配 線襯墊露出的工序。
36. —種TFT基板的製造方法，其特徵在於，包括在基板的上方使用第一掩模形成柵電極及柵極配線的工序；在所述基板、柵電極及柵極配線的上方疊層柵極絕緣膜、第一氧化物 層、第二氧化物層、輔助導電層及第二抗蝕劑，並通過半色調曝光，將所 述第二抗蝕劑形成為規定的形狀的工序；使用所述第二抗蝕劑蝕刻所述輔助導電層、第二氧化物層及第一氧化 物層，從而形成源極配線、漏極配線及像素電極，並形成由所述輔助導電 層構成的輔助配線的工序；再形成所述第二抗蝕劑後，使用該第二抗蝕劑，選擇性地蝕刻所述柵 電極的上方的所述輔助導電層及第二氧化物層，形成源電極及漏電極，並 形成由所述輔助導電層構成的輔助電極的工序；在露出的所述柵極絕緣膜及第一氧化物層的上方，及在所述源極配 線、漏極配線、源電極、漏電極及像素電極的上方形成的所述輔助導電層 的上方，疊層保護用絕緣膜及第三抗蝕劑，使用第三掩模將第三抗蝕劑形 成為規定的形狀的工序；使用所述第三抗蝕劑，蝕刻所述像素電極及源電極，漏極配線襯墊的 上方的所述保護用絕緣膜，及所述柵極配線襯墊的上方的所述保護用絕緣 膜，從而使所述像素電極及源電極，漏極配線襯墊的上方的所述輔助導電 層露出的工序；使用所述第三抗蝕劑，蝕刻露出後的所述像素電極及源電極，漏極配 線襯墊的上方的所述輔助導電層，從而使所述像素電極及源電極，漏極配 線襯墊露出的工序；使用所述第三抗蝕劑，蝕刻所述柵極配線襯墊的上方的所述柵極絕緣 膜，從而使所述柵極配線襯墊露出的工序。
37. —種TFT基板的製造方法，其特徵在於，包括在基板的上方使用第一掩模形成柵電極及柵極配線的工序； 在所述基板、柵電極及柵極配線的上方疊層柵極絕緣膜、第一氧化物層、第二氧化物層、反射金屬層及第二抗蝕劑，並通過半色調曝光，將所述第二抗蝕劑形成為規定的形狀的工序；使用所述第二抗蝕劑蝕刻所述反射金屬層、第二氧化物層及第一氧化物層，從而形成源極配線、漏極配線及像素電極的工序；再形成所述第二抗蝕劑後，使用該第二抗蝕劑，選擇性地蝕刻所述柵 電極的上方的所述反射金屬層及第二氧化物層，形成源電極及漏電極的工 序；在露出的所述柵極絕緣膜及第一氧化物層的上方，和所述源極配線、 漏極配線、源電極、漏電極及像素電極的上方形成的所述反射金屬層的上 方，疊層保護用絕緣膜及第三抗蝕劑，並通過半色調曝光，將第三抗蝕劑 形成為規定的形狀的工序；使用所述第三抗蝕劑，使所述像素電極的一部分露出，並形成由所述 反射金屬層構成的反射金屬部的工序；將所述第三抗蝕劑再形成規定的形狀的工序；蝕刻所述反射金屬部及源電極，漏極配線襯墊的上方的所述保護用絕 緣膜，及所述柵極配線襯墊的上方的所述保護用絕緣膜及柵極絕緣膜，從 而使所述反射金屬部、源電極，漏極配線襯墊及柵極配線襯墊露出的工序。
38. 根據權利要求37所述的TFT基板的製造方法，其特徵在於， 在所述反射金屬層的上方形成保護該反射金屬層的金屬層保護用氧化物導電體層。
全文摘要
本發明提供一種TFT基板及TFT基板的製造方法，其提出削減製造工序的工序數，並縮短製造時間，由此降低製造成本，並且製造成品率提高的方法。TFT基板構成為，具備基板；在該基板的上方形成有柵電極及柵極配線；在柵電極及柵極配線的上方形成有柵極絕緣膜；至少在柵電極的上方的柵極絕緣膜的上方形成有第一氧化物層；在第一氧化物層的上方形成有第二氧化物層，並利用第二氧化物層至少形成像素電極。
文檔編號H01L29/786GK101283388SQ20068003726
公開日2008年10月8日 申請日期2006年10月2日 優先權日2005年10月5日
發明者井上一吉, 田中信夫, 矢野公規 申請人:出光興產株式會社