基板結構及其製法的製作方法
2024-03-28 23:40:05 2
本發明有關一種基板結構，尤指一種半導體基板結構及其製法。
背景技術：
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。目前應用於晶片封裝領域的技術，例如晶片尺寸構裝(Chip Scale Package，簡稱CSP)、晶片直接貼附封裝(Direct Chip Attached，簡稱DCA)或多晶片模組封裝(Multi－Chip Module，簡稱MCM)等覆晶型態的封裝模組。
圖1為現有覆晶型態的半導體封裝件1的剖面示意圖。如圖1所示，提供一矽中介板(Through Silicon interposer，簡稱TSI)10，該矽中介板10具有相對的置晶側10a與轉接側10b、及連通該置晶側10a與轉接側10b的多個導電矽穿孔(Through-silicon via，簡稱TSV)100，且該轉接側10b上具有多個線路重布層(Redistribution layer，簡稱RDL)101，以將間距較小的半導體晶片19的電極墊190通過多個焊錫凸塊102電性結合至該置晶側10a上，再以底膠192包覆該些焊錫凸塊102，且形成封裝膠體18於該矽中介板10上，以覆蓋該半導體晶片19，另於該線路重布層101上通過多個如焊錫球的導電元件103電性結合間距較大的封裝基板17的焊墊170，並以底膠172包覆該些導電元件103。
然而，現有半導體封裝件1中，該矽中介板10的置晶側10a與轉接側10b均通過焊錫結構(即該焊錫凸塊102與該導電元件103)外接其它元件(即該半導體晶片19與該封裝基板17)，故當該焊錫結構經回焊後形成球體時，各球體之間的間距(pitch)若過小，則會造成橋接，而造成短路現象，致使該矽中介板10無法縮小該間距，導致該半導體封裝件1難以符合輕薄短小的需求，進而使電子產品無法達到微小化的目的。
因此，如何克服上述現有技術的問題，實已成目前亟欲解決的課題。
技術實現要素：
鑑於上述現有技術的種種缺點，本發明提供一種基板結構及其製法，可縮小各該導電柱之間的間距。
本發明的基板結構，包括：基板本體，其具有相對的第一表面及第二表面，並於該基板本體中具有至少一連通該第一表面的導電柱，且該導電柱凸出該第二表面；絕緣層，其形成於該基板本體的第二表面與該導電柱上，且令該導電柱的部分面積外露出該絕緣層；以及導電體，其形成於外露出該絕緣層的該導電柱的部分面積上。
前述的基板結構中，該絕緣層形成有開孔，以令該導電柱的部分面積外露於該開孔。例如，該開孔的孔徑小於該導電柱的端面寬度。
前述的基板結構中，該導電柱凸出該絕緣層，以令該導電柱的端部外露於該絕緣層。
本發明還提供一種基板結構的製法，包括：提供一具有相對的第一表面及第二表面的基板本體，其中，該基板本體中具有至少一連通該第一表面的導電柱，且該導電柱凸出該第二表面；形成絕緣層於該基板本體的第二表面與該導電柱上；於該絕緣層上形成開孔，以令該導電柱的部分面積外露於該開孔；以及形成導電凸塊於該開孔中，以令該導電凸塊電性連接該導電柱。
前述的製法中，該開孔的孔徑小於該導電柱的端面寬度。
本發明另提供一種基板結構的製法，包括：提供一具有相對的第一表面及第二表面的基板本體，其中，該基板本體中具有至少一連通該第一表面的導電柱，且該導電柱凸出該第二表面；形成絕緣層於該基板本體的第二表面與該導電柱上；移除該絕緣層的部分材質，使該導電柱凸出該絕緣層；以及形成導電層於該導電柱凸出該絕緣層的部分上，以令該導電層電性連接該導電柱。
前述的基板結構及其製法中，該基板本體為半導體板體。
前述的基板結構及其製法中，該基板本體的第一表面上形成有線路部。
前述的基板結構及其製法中，該導電體為焊錫凸塊或焊錫層，即該導電凸塊為焊錫凸塊，且該導電層為焊錫層。
由上可知，本發明的基板結構及其製法，主要通過該導電柱凸出該第二表面，以作為該基板結構的外接點，且各該導電柱之間於回焊時不會發生橋接的問題，因而得以縮小各該導電柱之間的間距，進而能縮小該基板結構的體積，以符合輕薄短小的需求。
附圖說明
圖1為現有半導體封裝件的剖面示意圖；
圖2A至圖2E為本發明的基板結構的製法的第一實施例的剖面示意圖；以及
圖3A至圖3E為本發明的基板結構的製法的第二實施例的剖面示意圖。
符號說明
1 半導體封裝件 10 矽中介板
10a 置晶側 10b 轉接側
100 導電矽穿孔 101,211 線路重布層
102 焊錫凸塊 103 導電元件
17 封裝基板 170 焊墊
172,192 底膠 18 封裝膠體
19 半導體晶片 190 電極墊
2,3 基板結構 20 基板本體
20a 第一表面 20b,20b』 第二表面
200 導電柱 200a 端部
201 墊部 21 線路部
210 介電層 22a 第一絕緣層
22b 第二絕緣層 220 開孔
23 晶種層 24 導電凸塊
24』 焊球 30 阻層
34 導電層 4 電子裝置
40 接點 9 承載板
91 結合層 D 孔徑
R 端面寬度。
具體實施方式
以下通過特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發明的其他優點及功效。
須知，本說明書所附圖所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，並非用以限定本發明可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關係的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的範圍內。同時，本說明書中所引用的如「上」、「第一」、「第二」、及「一」等用語，也僅為便於敘述的明了，而非用以限定本發明可實施的範圍，其相對關係的改變或調整，在無實質變更技術內容下，當也視為本發明可實施的範疇。
圖2A至圖2E為本發明的基板結構2的製法的第一實施例的剖面示意圖。
如圖2A所示，提供一具有相對的第一表面20a及第二表面20b的基板本體20，並於該基板本體20中具有多個連通該第一表面20a的導電柱200。
於本實施例中，該基板本體20為半導體板體，例如矽中介板(Siinterposer)型式。
此外，該導電柱200以穿孔鍍銅製造方法製作以形成導電矽穿孔(Through-silicon via，簡稱TSV)，且該基板本體20的第一表面20a具有電性連接各該導電柱200的一線路部21，該線路部21包含至少一介電層210、及至少一設於該介電層210上的重布線路層(redistribution layer，簡稱RDL)211。
又，該導電柱200具有一位於該第一表面20a的墊部201，以電性連接該重布線路層211。
另外，該基板本體20以其線路部21結合至一承載板9的結合層91上。
如圖2B所示，以蝕刻方式移除該基板本體20的第二表面20b的部分材質，使各該導電柱200的端部200a凸出該基板本體20的第二表面20b』。
如圖2C所示，形成一第一絕緣層22a與一第二絕緣層22b於該基板本體20的第二表面20b』與該導電柱200上。接著，形成多個開孔220於該第一與第二絕緣層22a,22b上，以令各該導電柱200的端部200a對應外露於各該開孔220。
於本實施例中，形成該第一絕緣層22a的材質為氮化矽或氧化矽，且形成該第二絕緣層22b的材質為四乙氧基矽烷(tetraethyl orthosilicate，簡稱TEOS)。
此外，該開孔220的孔徑D小於該導電柱200的端面寬度R。
如圖2D所示，於該第二絕緣層22b上及該開孔220中形成一晶種層(seed layer)23形成多個導電凸塊24於各該開孔220中，並令各該導電凸塊24對應電性連接各該導電柱200。於本實施例中，該導電凸塊24為焊錫凸塊，
如圖2E所示，移除未被該導電凸塊24所覆蓋的晶種層23部分。之後，可回焊該導電凸塊24以形成焊球24』，以供結合一電子裝置(圖略)。
於本實施例中，於後續製造方法中，可依需求，移除該承載板9及該結合層91。
本發明的製法中，通過該導電柱200凸出該基板本體20的第二表面20b』，且該開孔220的孔徑D小於該導電柱200的端面寬度R，使該導電柱200外露於該開孔220的部分作為該基板結構2的外接點，且於回焊該導電凸塊24時，該導電柱200不會變形，因而不會發生橋接的問題，故能依需求縮小各該導電柱200之間的間距，以縮小該基板結構2的體積，而符合輕薄短小的需求，因而使電子產品能達到微小化的目的。
圖3A至圖3E為本發明的基板結構3的製法的第二實施例的剖面示意圖。本實施例與第一實施例的差異在於導電柱外露於該絕緣層的方式，其它製造方法與構造大致相同，故以下僅說明相異處。
如圖3A所示，其接續圖2B的製造方法，形成一第一絕緣層22a與一第二絕緣層22b於該基板本體20的第二表面20b』與該導電柱200上。接著，形成一阻層30於該第二絕緣層22b上。
如圖3B所示，以例如蝕刻方式移除該阻層30的部分材質、該第一絕緣層22a的部分材質與該第二絕緣層22b的部分材質，使各該導電柱200的端部200a均凸出該阻層30及該第一與第二絕緣層22a,22b。
如圖3C所示，移除該阻層30。
如圖3D所示，以例如塗布方式形成多個導電層34於各該導電柱200的外露端部200a上(即該電柱200凸出該第一與第二絕緣層22a,22b的部分上)，以令各該導電層34對應電性連接各該導電柱200。
於本實施例中，該導電層34為焊錫層，以於後續接置製造方法(可依需求，移除該承載板9及其結合層91)中，將該基板結構3以其導電層34直接結合至一電子裝置4的接點40上，如圖3E所示。
本發明的基板結構3的製法中，通過該導電柱200凸出該第一與第二絕緣層22a,22b，以令各該導電柱200的外露端部200a作為該基板結構2的外接點，且於回焊該導電層34時，該導電柱200的外露端部200a不會變形，因而不會發生橋接的問題，故能依需求縮小各該導電柱200之間的間距，以縮小該基板結構3的體積，而符合輕薄短小的需求，進而使電子產品能達到微小化的目的。
本發明還提供一種基板結構2,3，包括：一基板本體20、一第一與第二絕緣層22a,22b、以及多個導電體(即該導電凸塊24或該導電層34)。
所述的基板本體20具有相對的第一表面20a及第二表面20b』，並於該基板本體20中具有多個連通該第一表面20a的導電柱200，且該導電柱200凸出該第二表面20b』。
所述的第一與第二絕緣層22a,22b形成於該基板本體20的第二表面20b』與各該導電柱200上，且令各該導電柱200的部分面積外露出該第一與第二絕緣層22a,22b。
所述的導電體形成於外露出該第一與第二絕緣層22a,22b的各該導電柱200的部分面積上。
於一實施例中，該基板本體20為半導體板體。
於一實施例中，該基板本體20的第一表面20a上形成有一線路部21。
於一實施例中，該第一與第二絕緣層22a,22b形成有多個開孔220，以令各該導電柱200的端部200a對應外露於各該開孔220，且該開孔220的孔徑D小於該導電柱200的端面寬度R。
於一實施例中，各該導電柱200凸出該第一與第二絕緣層22a,22b，以令各該導電柱200的端部200a外露於該第一與第二絕緣層22a,22b。
綜上所述，本發明的基板結構及其製法，通過該導電柱凸出該基板結構的第二表面，以作為該基板結構的外接點，且各該導電柱之間於回焊時不會發生橋接的問題，因而於製作該基板結構時，能縮小各該導電柱之間的間距，進而能縮小該基板結構的體積，以符合輕薄短小的需求。
上述實施例僅用以例示性說明本發明的原理及其功效，而非用於限制本發明。任何本領域技術人員均可在不違背本發明的精神及範疇下，對上述實施例進行修改。因此本發明的權利保護範圍，應如權利要求書所列。