高電子遷移率電晶體及其製作方法與流程

2024-03-29 07:27:05

本發明涉及半導體元器件技術，尤其涉及一種高電子遷移率電晶體及其製作方法。

背景技術：

gan(氮化鎵)是第三代寬禁帶半導體材料，由於其具有大禁帶寬度、高電子飽和速率、高擊穿電場，較高熱導率，耐腐蝕和抗輻射性能，在高壓、高頻、高溫、大功率和抗輻照環境條件下具有較強的優勢，被認為是研究短波光電子器件和高壓高頻率大功率器件的最佳材料。

gan基algan/gan(algan為氮化鎵鋁)高遷移率電晶體是大功率器件中的研究熱點，這是因為algan/gan抑制結處能形成高濃度、高遷移率的2deg(two-dimensionalelectrongas，二維電子氣),同時異質結對2deg具有良好的調節作用。

研究發現，現有的gan基algan/gan高遷移率電晶體在使用過程中，存在電流崩塌效應，限制了該類電晶體工作電壓的提升。

技術實現要素：

本發明提供一種高電子遷移率電晶體及其製作方法，以解決現有gan基algan/gan高遷移率電晶體存在電流崩塌效應，工作電壓難以提升的問題。

本發明實施例一方面提供一種高電子遷移率電晶體，包括：

半導體有源層、覆蓋在所述半導體有源層上的第一介質層；

穿過所述第一介質層，且與所述半導體有源層接觸的源電極、漏電極及柵電極；

覆蓋在所述第一介質層、所述源電極、所述漏電極、所述柵電極上的第二介質層；

穿過所述第二介質層，且與所述源電極及所述第一介質層接觸的場板， 所述場板覆蓋所述柵電極。

本發明實施例另一方面提供一種高電子遷移率電晶體的製作方法，包括：

形成半導體有源層；

在所述半導體有源層上形成第一介質層；

形成穿過所述第一介質層，且與所述半導體有源層接觸的源電極和漏電極；

形成穿過所述第一介質層，且與所述半導體有源層接觸的柵電極；

在所述第一介質層、所述源電極、所述漏電極、所述柵電極上形成第二介質層；

形成穿過所述第二介質層，且與所述源電極及所述第一介質層接觸的場板，所述場板覆蓋所述柵電極。

本發明提供的高電子遷移率電晶體及其製作方法中，由於在覆蓋源電極、漏電極和柵電極的第二介質層上方形成了一塊場板，該場板與源電極接觸且從源極跨過柵極，使得該場板能有效地抑制電流崩塌，從而改善電晶體的擊穿特性，此外，該場板還擴展了電晶體的耗盡區，顯著減小了柵極附近的峰值電場強度，從而提升了電晶體的耐壓能力。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本發明實施例一提供的高電子遷移率電晶體的剖面結構圖；

圖2為圖1所示的高電子遷移率電晶體的平面俯視圖；

圖3為本發明實施例二提供的高電子遷移率電晶體的製作方法的流程圖；

圖4a～圖4j為本發明實施例三提供的高電子遷移率電晶體的製作方法中各步驟形成的結構示意圖。

具體實施方式

為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。

實施例一

圖1為本發明實施例一提供的高電子遷移率電晶體的剖面結構圖，圖2為圖1所示的高電子遷移率電晶體的平面俯視圖。

如圖1和圖2所示，該高電子遷移率電晶體自下而上依次包括半導體有源層11和覆蓋在該半導體有源層11上的第一介質12，還包括穿過第一介質層12，且與半導體有源層11接觸的源電極13、漏電極14及柵電極15。在該第一介質層12上方，還包括覆蓋在該第一介質層12、源電極13、漏電極14、柵電極15上的第二介質層16。另外，在該第二介質層16上，還包括穿過該第二介質層16，且與源電極13及第一介質層12接觸的場板17，該場板17覆蓋該柵電極15。

從圖2可以看出，虛線表示的柵電極15完全被場板17覆蓋，且場板17從第二介質層16的表面越過柵電極15朝漏電極14的方向延伸，再穿過柵電極15與漏電極14之間的第二介質層16，延伸到第一介質層12的表面。

該高電子遷移率電晶體在使用時，在柵電極15、源電極13、漏電極14上施加電壓，使柵電極15與半導體有源層11之間形成電壓差，半導體有源層11中的導電粒子在靠近柵電極15的表面聚集形成連通源電極13和漏電極14的溝道，當源電極13、漏電極14之間存在電壓差時,電子在溝道中從源電極13向漏電極14移動，形成電流。

與源電極13接觸的場板17，在源電極13通電時，形成與源電極13等電位的電壓，與柵電極15之間產生壓差，相當於在源電極13和柵電極15之間並聯了一個電容。實驗證明，在電晶體工作過程中，圖1所示的柵電極15右側邊緣位置的電場強度最集中，使得柵電極15在這個位置容易擊穿，場板17與柵電極15之間形成的電容能顯著抑制柵電極15這個位置附近的峰值電場強度，從而有效地抑制電流崩塌，有助於提高電晶體的耐壓。

如圖4a至4j所示，上述實施例中，半導體有源層11可以包括自下而上 依次形成的襯底111、gan層112和algan層113，其中，源電極13、漏電極14、柵電極15均與algan層113接觸。襯底可以包括但不限於sic、si或者藍寶石。作為高電子遷移率電晶體的半導體有源層11，其中在襯底11和gan層112之間還可以形成一個成核層(圖中未示出)，該成核層的材料一般為aln，gan層112通常被稱為緩衝層，該層還可以是algan與gan的複合層。algan層113通常被稱為勢壘層，該層還可以是包括aln插入層的algan層，也可以包括gan蓋帽層。在gan層112和algan層113之間的界面處存在一個二維形態的薄電子層稱之為二維電子氣(2deg)，該二維電子氣表現出較高的電子遷移率特性，因此由具有gan層112和algan層113的半導體有源層11形成的電晶體具備高電子遷移率的特徵。

上述實施例中，柵電極15的底部可以嵌入在半導體有源層11中，使得柵電極15與半導體有源層11形成肖特基接觸，從而使得柵電極15的正嚮導通門限電壓和正向壓降均顯著降低。

上述實施例中，第一介質層12可以包括自下而上依次形成的si3n4層121和peteos(plasma-enhancedtetraethy-lortho-silicate，四乙氧基矽烷的等離子增強沉積)層122，以保證柵電極15、源電極13和漏電極14之間可靠的電絕緣。第二介質層16可以包括si3n4層，以保證場板17與柵電極15之間可靠的電絕緣。

另外，上述實施例中，場板17可以包括自下而上依次形成的ti層、pt層和au層，或者，場板17包括自下而上依次形成的al層、si層和cu層，多個不同的金屬層形成合金，保證場板17良好導電性的前提下，使位於電晶體最上層的場板17不易受氧化，從而保證電晶體的壽命和工作性能。

上述實施例中，場板17的厚度可以為300納米，以保證場板良好的導電性能。另外，場板17接觸第一介質層12的一端與柵電極15之間的距離d1可以為1微米，與漏電極之間的距離d2可以為10微米，柵電極15頂面與場板17之間的第二介質層16的厚度d3可以為500納米，如此設置的高電子遷移率電晶體耐壓性能獲得提升。

本實施例提供的高電子遷移率電晶體中，由於在覆蓋源電極、漏電極和柵電極的第二介質層上方形成了一塊場板，該場板與源電極接觸且從源極跨過柵極，使得該場板能有效地抑制電流崩塌，從而改善電晶體的擊穿特性， 此外，該場板還擴展了電晶體的耗盡區，顯著減小了柵極附近的峰值電場強度，從而提升了電晶體的耐壓能力。

實施例二

圖3為本發明實施例二提供的高電子遷移率電晶體的製作方法的流程圖。如圖3所示，該方法包括如下步驟。

步驟301、形成半導體有源層。

步驟302、在半導體有源層上形成第一介質層。

步驟303、形成穿過第一介質層，且與半導體有源層接觸的源電極和漏電極。

步驟304、形成穿過第一介質層，且與半導體有源層接觸的柵電極。

具體地，源電極和漏電極分別位於柵電極的兩側。

步驟305、在第一介質層、源電極、漏電極、柵電極上形成第二介質層。

步驟306、形成穿過第二介質層，且與源電極及第一介質層接觸的場板，場板覆蓋柵電極。

其中，半導體有源層、第一介質層和第二介質層的具體組成如實施一中所述，在此不再贅述。

由本實施例所述方法製作而成的高電子遷移率電晶體中，由於在覆蓋源電極、漏電極和柵電極的第二介質層上方形成了一塊場板，該場板與源電極接觸且從源極跨過柵極，使得該場板能有效地抑制電流崩塌，從而改善電晶體的擊穿特性，此外，該場板還擴展了電晶體的耗盡區，顯著減小了柵極附近的峰值電場強度，從而提升了電晶體的耐壓能力。

實施例三

圖4a～圖4j為本發明實施例三提供的高電子遷移率電晶體的製作方法中各步驟形成的結構示意圖。如圖4a～圖4j所示，該方法包括如下步驟。

步驟401、形成半導體有源層11。

如圖4a所示，該半導體有源層11包括自下而上依次形成的襯底111、gan層112和algan層113。

步驟402、在半導體有源層11上形成第一介質層12。

如圖4b所示，該第一介質層12包括自下而上依次形成的si3n4層121和peteos層122。

步驟403、利用光刻工藝對第一介質層12進行刻蝕，在第一介質層12上形成暴露半導體有源層11的第一接觸孔41和第二接觸孔42。

該步驟如圖4c所示，其中的光刻工藝為現有技術，包括光刻膠塗覆、曝光、顯影、刻蝕、除膠等步驟，在此不再贅述。其中的刻蝕步驟優選採用幹法刻蝕。

步驟404、依次用氫氟酸、第一清洗液及第二清洗液對暴露的表面進行清洗；第一清洗液包括氨水和雙氧水，第二清洗液包括鹽酸和雙氧水。

具體地，用氫氟酸對暴露的表面進行清洗的目的是去除暴露的si材料表面的自然氧化膜，而附著在自然氧化膜上的金屬也被溶解到氫氟酸中，同時氫氟酸抑制了氧化膜的形成，此過程產生氟化氫和廢氫氟酸。包括氨水和雙氧水的第一清洗液通常被稱為sc1清洗液，它用來去除si材料表面的顆粒。包括鹽酸和雙氧水的第二清洗液通常被稱為sc2清洗液，它用來去除暴露表面的雜質粒子。

步驟405、在第一介質層12上形成第一金屬層43；

該步驟如圖4d所示，可採用現有的磁控濺射鍍膜工藝。

步驟406、利用光刻工藝對第一金屬層43進行刻蝕，形成源電極13和漏電極14，該源電極13在第一接觸孔41中與半導體有源層11接觸，該漏電極14在第二接觸孔42中與半導體有源層11接觸。

如圖4e所示，源電極13與半導體有源層11的接觸屬於歐姆接觸，源電極13選用不同的材料，接觸電阻的大小不同，從而對源電極13的導電性產生不同的影響。同樣地，漏電極14與半導體有源層11的接觸也屬於歐姆接觸，漏電極14選用不同的材料，接觸電阻的大小不同，從而對漏電極14的導電性產生不同的影響。

步驟407、在840℃的條件下，在n2氛圍內對已形成的源電極13和漏電極14退火30秒。

退火操作的目的是使用於形成源電極13和漏電極14的金屬層形成合金，從而使導電性能進一步提升。

步驟408、形成穿過第一介質層12，且與半導體有源層11接觸的柵電極 15。

如圖4f所示，形成柵電極15的步驟與形成源電極13和漏電極14的步驟類似，都需要用到兩次光刻工藝，第一次光刻工藝在第一介質層12上形成柵電極接觸孔，形成柵電極金屬層後，利用第二次光刻工藝去掉不用的柵電極金屬層後形成柵電極15。

其中，在第一光刻工藝形成柵電極接觸孔時，除了在第一介質層中進行刻蝕外，還可以繼續在半導體有源層11中進行刻蝕，當半導體有源層11包括自下而上依次形成的襯底111、gan層112和algan層113時，在半導體有源層11中進行刻蝕後，去除部分最上層的algan層113，這樣形成的柵電極15，底部嵌入在該半導體有源層11中。

步驟409、在第一介質層12、源電極13、漏電極14、柵電極上形成第二介質層16。

如圖4g所示，該第二介質層16包括si3n4層。

步驟410、利用光刻工藝對第二介質層16進行刻蝕，在第二介質層16上形成暴露源電極的第三接觸孔44和暴露第一介質層的第四接觸孔45，該第四接觸孔45位於柵電極與漏電極之間。

該步驟如圖4h所示，其中的刻蝕步驟優選採用幹法刻蝕。

步驟411、在第二介質層上形成第二金屬層46。

如圖4i所示，該第二金屬層46用於形成場板17，可以包括自下而上依次形成的ti層、pt層和au層。

步驟412、利用光刻工藝對第二金屬層46進行刻蝕，形成覆蓋柵電極的場板17，該場板17在第三接觸孔44中與源電極13接觸，在第四接觸孔45中與第一介質層12接觸。

該步驟如圖4j所示。

由本實施例所述方法製作而成的高電子遷移率電晶體中，由於在覆蓋源電極、漏電極和柵電極的第二介質層上方形成了一塊場板，該場板與源電極接觸且從源極跨過柵極，使得該場板能有效地抑制電流崩塌，從而改善電晶體的擊穿特性，此外，該場板還擴展了電晶體的耗盡區，顯著減小了柵極附近的峰值電場強度，從而提升了電晶體的耐壓能力。

最後應說明的是：以上實施例僅用以說明本發明的技術方案，而非對其 限制；儘管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的範圍。