應用於集成電路的輸入過壓保護電路的製作方法

2024-03-23 23:56:05 2

本發明涉及集成電路晶片的過壓保護，特別是一種應用於集成電路的輸入過壓保護電路，通過外置於集成電路晶片的MOS開關管斷開高壓以避免高壓直接輸入而損壞晶片內部電路，從而實現對晶片內部電路的過壓保護。

背景技術：

由於電池和電動車等的應用，加上新的功率工藝GaN,SIC的發展，半導體能處理的電壓幅度越來越高。連UL認證都把安全工作電壓提高到60V。而工業化4.0,對工業控制系統的自動化和可靠性提出了嚴格的要求。本身這類高壓直流可能產生於前端的AC-DC電源開環，帶電插拔，工業，航空浪湧，還有就是汽車發動機在拋載的情況下，馬達大比例速度變化和剎車等產生高電壓。本發明人認為，這麼高的電壓如果在半導體電源損壞的情況下，如何保護高壓電源不直接輸出到低壓控制端而燒毀系統是需要解決的技術問題。我們知道在雙極性三極體工藝下，由於高壓損壞，三極體CE級間是背對背的，而MOSFET的電壓擊穿下，DS極直接短路，輸入高壓就會直接輸出到電壓側。現有技術中的解決方式包括提高MOSFET(半導體的工藝)的耐壓或降額使用；或者採用雙調整管技術，當一隻MOSFET損壞，另一隻切入；或者客戶可以外加一隻耐更加高壓的loadswitch(負載開關)，一旦檢測到過壓信號，立刻關斷loadswitch。但這一切都是臨時的，不徹底的解決方案，成本也高,也不是萬全的方案。

技術實現要素：

本發明針對現有技術中存在的缺陷或不足，提供一種應用於集成電路的輸入過壓保護電路，通過外置於集成電路晶片的MOS開關管斷開高壓以避免高壓直接輸入而損壞晶片內部電路，從而實現晶片內部電路的過壓保護。由於採用輸入過壓外置保護方式，對於過壓值用戶可以自己設置，外置於集成電路晶片的MOS開關管用戶可以根據自己預測的最高的電壓而選擇此電壓下的MOSFET，並且如果損壞，用戶可以再次更換外置的MOSFET過壓保護開關。

本發明技術方案如下：

應用於集成電路的輸入過壓保護電路，其特徵在於，包括集成電路晶片，所述集成電路晶片中具有受保護晶片電路，所述集成電路晶片的外部設置有外置過壓保護MOS開關管，所述外置過壓保護MOS開關管位於外部輸入電壓端與受保護晶片電路供電電壓端之間。

所述外置過壓保護MOS開關管為第三NMOS管，所述第三NMOS管的漏極連接外部輸入電壓端，所述第三NMOS管的源極連接受保護晶片電路供電電壓端，所述第三NMOS管的柵極通過第一電容接地。

所述受保護晶片電路供電電壓端通過第二電容接地，所述第二電容即晶片內部電源濾波電容。

所述第三NMOS管的柵極通過第一電阻連接所述第三NMOS管的漏極。

所述集成電路晶片中包括第一NMOS管、第二NMOS管和第一倒相放大器。

所述第一NMOS管的漏極和所述第二NMOS管的漏極均連接所述第三NMOS管的柵極，所述第一NMOS管的源極連接所述受保護晶片電路供電電壓端，所述第一NMOS管的柵極通過第一倒相放大器連接所述第二NMOS管的柵極，所述第一NMOS管的柵極接收所述受保護晶片電路輸出的過壓控制信號，所述第二NMOS管的源極連接受保護晶片電路中升壓電路。

第一電阻和第一電容構成的RC電路決定所述第三NMOS管柵電壓的啟動速度，即受保護晶片電路供電電壓的上電速度。

第一電阻和第一電容構成的RC電路時間常數能夠根據實際需要設定。

所述受保護晶片電路中升壓電路產生一個「受保護晶片電路供電電壓+5伏」的電壓作為所述第三NMOS管的柵極驅動源。

所述外置過壓保護MOS開關管通過可更換連接結構設置於所述集成電路晶片的封裝結構外部，所述封裝結構的內部包括所述受保護晶片電路和附加電路，所述附加電路從所述受保護晶片電路中獲得過壓控制信號OVP和作為所述外置過壓保護MOS開關管柵極驅動源的電壓。

本發明技術效果如下：本發明應用於集成電路的輸入過壓保護電路，採用輸入過壓外置保護方式，當外部輸入電壓非正常升高時，過壓保護MOSFET可有效保護受保護晶片電路免受損傷，同時又不影響晶片的正常工作。本發明利用開關電源控制IC內部的上管驅動的Boost電路產生一個高於輸入電壓5V的柵極驅動源，而無需客戶另外加電路。客戶可以設置安全的過壓保護點，並且帶有回滯，比較靈活。這個電路解決了短時間高壓後，電路還可以自己恢復工作，迴避了臨時高壓脈衝問題。客戶可以根據自己的需要靈活選擇外置的MOSFET的耐壓。

本發明具有的特點：1、能完全解決高壓這個危險；2、成本低廉；3、損壞的情況下，客戶自己都可以更換，系統完全安全。

附圖說明

圖1是實施本發明應用於集成電路的輸入過壓保護電路示意圖。

圖2是不同階段中VIN(外部輸入電壓)、VCC(晶片供電電壓)、OVP(過壓控制信號)的波形示意圖。圖2中S1為輸入啟動階段，S2為輸入過壓階段，S3為恢復正常階段，VT1為過壓階段上門限電壓，VT2為過壓階段下門限電壓。

附圖標記列示如下：1-受保護晶片電路；2-集成電路晶片；3-受保護晶片電路中升壓電路端(驅動信號電壓值VCC+5V)；4-受保護晶片電路中升壓電路(BST，即Boost電路)；5-附加電路；VIN-外部輸入電壓端或外部輸入電壓或外部輸入電壓值；VCC-晶片供電電壓端或晶片供電電壓或晶片供電電壓值；OVP-過壓控制信號；D1-第一倒相放大器；R1-第一電阻；C1-第一電容；C2-第二電容或晶片內部電源濾波電容；M1-第一NMOS管；M2-第二NMOS管；M3-第三NMOS管或外置保護NMOS管或過壓保護NMOS管；Vog-柵電壓端或柵電壓或柵電壓值；S1-輸入啟動階段；S2-輸入過壓階段；S3-恢復正常階段；VT1-過壓階段上門限電壓；VT2-過壓階段下門限電壓。

具體實施方式

下面結合附圖(圖1-圖2)對本發明進行說明。

圖1是實施本發明應用於集成電路的輸入過壓保護電路示意圖。圖2是不同階段中VIN、VCC、OVP的波形示意圖。如圖1至圖2所示，應用於集成電路的輸入過壓保護電路，包括集成電路晶片2，所述集成電路晶片2中具有受保護晶片電路1，所述集成電路晶片2的外部設置有外置過壓保護MOS開關管，所述外置過壓保護MOS開關管位於外部輸入電壓端VIN與受保護晶片電路供電電壓端VCC之間。所述外置過壓保護MOS開關管為第三NMOS管M3，所述第三NMOS管M3的漏極連接外部輸入電壓端VIN，所述第三NMOS管M3的源極連接受保護晶片電路供電電壓端VCC，所述第三NMOS管M3的柵極通過第一電容接地C1。所述受保護晶片電路供電電壓端VCC通過第二電容C2接地，所述第二電容C2即晶片內部電源濾波電容。所述第三NMOS管M3的柵極通過第一電阻R1連接所述第三NMOS管M3的漏極。所述集成電路晶片2中包括第一NMOS管M1、第二NMOS管M2和第一倒相放大器D1。所述第一NMOS管M1的漏極和所述第二NMOS管M2的漏極均連接所述第三NMOS管M3的柵極，所述第一NMOS管M1的源極連接所述受保護晶片電路供電電壓端VCC，所述第一NMOS管M1的柵極通過第一倒相放大器D1連接所述第二NMOS管M2的柵極，所述第一NMOS管M1的柵極接收所述受保護晶片電路1輸出的過壓控制信號OVP，所述第二NMOS管M2的源極連接受保護晶片電路中升壓電路4。第一電阻R1和第一電容C1構成的RC電路決定所述第三NMOS管M3柵電壓Vog的啟動速度，即受保護晶片電路供電電壓VCC的上電速度。第一電阻R1和第一電容C1構成的RC電路時間常數能夠根據實際需要設定。所述受保護晶片電路中升壓電路4產生一個「受保護晶片電路供電電壓+5伏」即VCC+5V的電壓作為所述第三NMOS管M3的柵極驅動源。所述外置過壓保護MOS開關管通過可更換連接結構設置於所述集成電路晶片2的封裝結構外部，所述封裝結構的內部包括所述受保護晶片電路1和附加電路5，所述附加電路5從所述受保護晶片電路1中獲得過壓控制信號OVP和作為所述外置過壓保護MOS開關管M3柵極驅動源的電壓。

當電路正常工作時，隨著外部輸入電壓VIN的上升，受保護晶片電路供電電壓VCC開始上升，此時晶片外部保護作用的MOSFET即第三NMOS管M3柵電壓Vog連接到受保護晶片電路產生的VCC+5V的電壓即受保護晶片電路中升壓電路端3的驅動信號電壓值VCC+5V，MOSFET完全導通，VCC＝VIN。

當輸入電壓VIN上升到一定值，檢測到受保護晶片電路供電電壓VCC大於設置的OVP上門限電壓時，外部MOSFET柵電壓Vog將會接到VIN，MOSFET關斷，並關斷受保護晶片電路內部的主要環路。之後受保護晶片電路的輸入電壓VCC會持續降低，當輸入電壓VCC低於設置的OVP下門限電壓VT2時，受保護晶片電路重新開始工作，MOS FET柵電壓Vog重新被連接到VCC+5V的電壓，輸入電壓VCC繼續上升，直至VCC＝VIN。在此過程中如果VCC大於OVP上門限電壓，說明輸入過壓狀態一直持續，受保護晶片電路將會重複上述過程。如果VCC＝VIN<過壓上門限電壓VT1，則說明輸入過壓狀態解除，受保護晶片電路將繼續正常工作。其中R1和C1構成的RC電路決定外部保護MOSFET即第三NMOS管M3柵電壓的啟動速度，即受保護晶片電路供電電壓的上電速度，R1和C1構成的RC電路時間常數可根據實際需要選取，C2是受保護晶片電路電源的濾波電容。圖2給出了輸入啟動階段S1，輸入過壓階段S2，輸入恢復正常階段S3這三個階段的外部電壓VIN，晶片電壓VCC和OVP信號的波形。通過仿真波形(例如，設定仿真條件：R1＝100K，C1＝4.7n，C2＝1u)得到的結論：當外部輸入電壓非正常升高時，過壓保護MOSFET可有效保護受保護晶片電路免受損傷，同時又不影響晶片的正常工作。

在此指明，以上敘述有助於本領域技術人員理解本發明創造，但並非限制本發明創造的保護範圍。任何沒有脫離本發明創造實質內容的對以上敘述的等同替換、修飾改進和/或刪繁從簡而進行的實施，均落入本發明創造的保護範圍。