一種高光束質量大規模VCSEL同相耦合陣列的製作方法

2024-01-28 20:03:15 1

本發明屬於半導體雷射器技術領域，具體涉及一種工藝簡單、低成本的高光束質量大規模VCSEL同相耦合陣列。

背景技術：

高光束質量大功率垂直腔面發射雷射器陣列在泵浦、雷射列印、自由空間光通信、高密度光存儲等領域具有廣泛的應用。同相耦合陣列不僅可以實現單模激射，而且能夠獲得近衍射極限的高光束質量，遠場中心光強具有極大值，在光纖耦合等應用具有更大的優勢。然而當陣列規模增大到一定程度時，需要採用網格電極來實現電流的均勻注入。但電極的引入使得陣列往往處於反相激射，遠場中心為暗斑，通常認為這是由於陣列處於倏逝波耦合。反波導中的洩露模耦合更容易實現同相激射並具有更好的穩定性。雖然利用腔誘導反波導結構能夠實現同相耦合VCSEL陣列，然而腔誘導反波導結構需要二次外延等複雜製備工藝，成本十分昂貴。

技術實現要素：

基於上述問題，本發明的目的在於提供一種基於質子注入法的低成本、工藝簡單、帶網格電極的高光束質量大規模VCSEL同相耦合陣列，即使採用網格電極，仍可以使VCSEL陣列獲得高光束質量大功率的同相耦合輸出。這種陣列在載流子濃度、溫度及網格電極的共同作用下，也能形成特殊的反波導結構，使陣列耦合方式為洩露模耦合，更容易實現同相激射。器件的俯視圖及結構圖分別如圖1和圖2所示。採用多次質子注入實現出光單元間的電隔離，由於質子注入區為絕緣區，因此載流子濃度近乎為零；而出光孔載流子濃度較高。因此，器件工作時，在不對稱的載流子濃度分布以及器件內部溫度分布的影響下，會使得出光孔區域的有效折射率低於間隔區域的有效折射率，形成特殊的反波導結構。而間隔區域的網格電極進一步加大了反波導的折射率臺階，使得同相耦合的難度降低。通過適當的調節質子注入的深度d和單元間距，使得陣列滿足同相激射的條件，便能夠實現同相耦合陣列。大大提高了陣列的光束質量，可以應用於自由空間光互聯、雷射雷達、雷射列印、光纖通信、光泵浦等領域。

如圖2所示，VCSEL同相耦合陣列包括背面AuGeNi/Au電極(1)、N型GaAs襯底(2)、N型Al(0.12-0.9)GaAs/Al0.9GaAs交替生長的下DBR(3)、上下限制層(4)、量子阱有源區(5)、P型Al0.12GaAs/Al(0.9-0.12)GaAs交替生長的上DBR(6)、P型接觸層(7)、質子注入區(8)、外部邊框大電極(9)、內部網格電極(10)、納米薄金層(11)；外部邊框大電極(9)為頂部Ti/Au外電極；如圖2所示，該器件從下到上依次為背面AuGeNi/Au電極(1)、N型GaAs襯底(2)、34對N型Al(0.12-0.9)GaAs/Al0.9GaAs交替生長的下DBR(3)、上下限制層(4)、量子阱有源區(5)、22.5對P型Al0.12GaAs/Al(0.9-0.12)GaAs交替生長的上DBR(6)、P型接觸層(7)、質子注入區(8)、外部邊框大電極(9)、內部網格電極(10)、納米薄金層(11)。

所述VCSEL同相耦合陣列的出光單元間距為3μm～9μm，單元出光孔徑為4μm～7μm。

所述VCSEL同相耦合陣列的質子注入區域上方的SiO2質子注入掩膜厚度為500nm～900nm。

所述VCSEL同相耦合陣列為質子注入型陣列，第一次注入能量為315keV，第二次注入能量為250keV，兩次注入H+劑量均為1E15cm-2。

所述VCSEL同相耦合陣列，可以通過改變質子注入區域上方的SiO2質子注入掩膜厚度來調節質子濃度峰值的位置。

所述VCSEL同相耦合陣列，注入的質子濃度峰值的位置距離表面為2.2μm～2.8μm。

所述VCSEL同相耦合陣列的網格電極，其外部邊框大電極寬度為10μm-30μm，內部網格電極寬度為2μm-6μm。

所述VCSEL同相耦合陣列的網格電極，其外部邊框大電極與內部網格電極相連。

所述VCSEL同相耦合陣列的網格電極，其外部邊框大電極與陣列單元間距為1μm-3μm，網格電極與單元間距為0.5μm-3μm；

本發明所帶來的有益效果如下：

採用質子注入法實現出光單元間的電隔離，結合網格電極及納米薄金層提供均勻的電流注入，在載流子濃度、溫度分布以及網格電極的影響下形成獨特的反波導結構，通過適當的調節質子注入的深度，使得陣列滿足同相激射的條件，便能夠得到高光束質量的同相耦合陣列。該種方法成本低、工藝簡單，易於推廣和應用。

附圖說明

圖1：本發明提出的陣列俯視圖；

圖2：本發明提出的高光束質量大規模VCSEL同相耦合陣列示意圖；

圖3：採用MOCVD外延生長得到的外延片結構示意圖；

圖4：外延片表面生長二氧化矽示意圖；

圖5：濺射並剝離鎳後的結構示意圖；

圖6：ICP刻蝕出的掩膜示意圖；

圖7：質子注入後的結構示意圖；

圖8：溼法腐蝕二氧化矽後的結構示意圖；

圖9：濺射並剝離後的頂部金屬外電極結構示意圖；

圖10：光刻並濺射製備的網格電極結構示意圖；

圖11：濺射納米薄金層後的結構示意圖；

圖12：襯底減薄並濺射背面電極後的結構示意圖；

圖中：1、背面AuGeNi/Au電極，2、N型GaAs襯底，3、34對N型Al(0.12-0.9)GaAs/Al0.9GaAs交替生長的下DBR，4、上下限制層，5、量子阱有源區，6、22.5對P型Al0.12GaAs/Al(0.9-0.12)GaAs交替生長的上DBR，7、P型接觸層，8、質子注入區，9、外部邊框大電極，10、內部網格電極，11、納米薄金層，12、二氧化矽層，13、濺射的金屬鎳。

具體實施方式

下面結合圖4-圖12分別介紹高光束質量大規模VCSEL同相耦合陣列的製備方法的具體實施方式；

步驟1、採用金屬有機物化學氣相澱積(MOCVD)在N-GaAs上依次外延生長三十四對n-Al(0.12-0.9)GaAs與n-Al0.9GaAs構成DBR反射鏡，Al(0.12-0.9)GaAs/Al0.9GaAs下限制層，三對Al0.3GaAs/GaAs量子阱結構有源區，Al0.9GaAs/Al(0.12-0.9)GaAs上限制層，22.5對p-Al0.12GaAs與p-Al(0.9-0.12)GaAs構成DBR反射鏡，p-Al0.12GaAs與p-GaAs重摻雜接觸層；

步驟2、利用等離子體增強化學氣相澱積(PECVD)在上述得到的外延片表面生長一層3.2μm的二氧化矽；

步驟3、利用反轉膠做光刻和濺射工藝在出光孔上方二氧化矽濺射一層的金屬鎳，用丙酮結合超聲剝離掉除出光孔外其他區域的鎳；

步驟4、利用感應耦合等離子體刻蝕方法(ICP)刻蝕除出光孔外其他區域的二氧化矽，刻蝕厚度為2.4μm，餘下0.8μm防止質子注入時產生溝道效應和控制質子注入深度，從而完成質子注入掩膜的製作；

步驟5、利用質子注入法在上述得到的片子中進行H+注入，第一次注入能量為315keV，第二次注入能量為250keV，兩次注入劑量均為1E15cm-2；

步驟6、利用光刻膠保護對版標記，用溼法腐蝕法去除二氧化矽；

步驟7、利用反轉膠做光刻和濺射工藝在注入區正上方表面濺射的Ti/Au外部邊框大電極，用丙酮結合超聲剝離掉出光孔區域的金屬；

步驟8、利用光刻和濺射工藝濺射製備內部Ti/Au網格電極，對應厚度為

步驟9、利用濺射工藝濺射6nm的納米薄金層；

步驟9、使用磨片機將襯底磨薄到100μm左右，濺射的AuGeNi/Au背面電極；

步驟10、利用快速熱退火使片子形成良好的歐姆接觸；

步驟11、解理，壓焊，封裝；

以上所述僅為本發明的較佳實施方式，並不用以限制本發明，凡在本發明的精神和構思的前提下作出的任何修改、替換和改進等，均應認為包含在本發明的保護範圍之內。