接收電路的製作方法
2023-05-13 22:50:36
的情況和DEI-"低"的情況下，選擇輸出到串行化電路1702的數據。串行化電路1702根據從開關電路n04所輸入的輸入色數據1711、輸入同步數據1712以及從相位同步電路1703所輸入的具有相位差的多個時鐘，形成串行數據1715。串行數據1715經輸出緩衝器1705被輸出到接收單元1721。接收單元1721的並行化電路1722將經輸入緩衝器1725所輸入的串行數據1715進行並行化，把該輸出輸出到開關電路1724。時鐘抽出電路1723根據所輸入的數據復原輸出時鐘1734和相位不同的多個時鐘，把這些相位不同的多個時鐘輸出到並行化電路1722。開關電路1724在DE高時，輸出所並行化的輸出色數據1731，在低時把低電平作為輸出色數據來輸出。並且，幵關電路1724在DE低時把所並行化的同步數據作為輸出同步數據1532來輸出，在高時保持輸出。參照圖61。圖61表示本實施例中的發送單元1701的構成。輸入色數據1711(RI5RI0、GI5GI0、BI5BI0)和輸入同步數據(HsyncI、Vsyncl、CTRLI02、DEI)被輸入到開關電路1704。在本實施例中，輸入色數據1711(RI5RI0、GI5GI0、BI5BI0)順序被輸入到構成開關電路1704的並聯連接的多路復用器17041的一個輸入，"高"被輸入到輸入有輸入色數據1711中的RI5和RI4的多路復用器17041的另一輸入，"低"被輸入到輸入有BIO的多路復用器17041的另一輸入。並且,HsyncI被輸入到輸入有RB、RI2和RI1的多路復用器17041的另一輸入，VsyncI被輸入到輸入有RIO、GI5和GI4的多路復用器17041的另一輸入，並且CTRLI02各自被輸入到輸入有GI3、GI2和GI1、GIO、BI5和BI4、BI3、BI2和BI1的多路復用器17041的另一輸入。開關電路1704根據所輸入的DEI、輸入色數據1711以及輸入同步數據1712，把數據(SR1SR19)輸出到串行化電路1702。相位同步電路1703根據輸入時鐘1714形成相位不同的多個時鐘，輸出到串行化電路1702。串行化電路1702根據從相位同步電路1703所輸入的相位不同的多個時鐘，將所輸入的數據(SR1SR19)進行串行化，形成串行數據1715，通過輸出緩衝器1705輸出到接收單元1721。圖62表示本實施例的接收單元1721的構成。從發送單元1701所輸出的串行數據1715通過輸入緩衝器1725被輸入到並行化電路1722和時鐘抽出電路1723。時鐘抽出電路1723從串行數據1715中抽出時鐘，復原輸出時鐘1733和相位不同的多個時鐘。並行化電路1722根據由時鐘抽出電路1723所復原的相位不同的多個時鐘，將串行數據1715進行並行化，把輸出數據(DSR0DSR20)輸出到開關電路1724。開關電路1724選擇從並行化電路1722所輸入的數據(DSR0DSR20)，輸出到包含多個觸發器17261的觸發器電路1726。觸發器電路1726輸出輸出色數據1731(RO5RO0、GO5GO0、BO5BO0)和輸出同步數據1732(HsyncO、VsyncO、CTRL002、DEI)。這樣，並行輸入的輸入色數據1711、輸入同步數據1712以及輸入時鐘1714由發送單元1701進行了串行化後發送，在接收單元進行並行化，復原成輸出色數據1731、輸出同步數據1732以及輸出時鐘1734來輸出。在本實施例中，通過繼數據啟用反轉信號(DEIn)之後設置數據啟用保護位(DEgi"d)，可更高精度抽出在把串行數據1715復原成並行數據時成為復原點的數據啟用反轉信號(DEIn)，因而可降低發生同步數據的抽樣錯誤的可能性，可高精度進行時鐘復原。並且，在本實施例中，繼同步數據之後設置停止保護位(Stopgrd)。這樣，可更準確進行下一同步數據的抽出，同步數據傳送的可靠性提高，可實現穩定的數據傳送。實施例10實施例10是在發送側單元中不使用編碼電路，並且在接收側單元中不使用解碼電路的數據傳送系統的其它實施例。圖63(A)和(B)表示將並行輸入的各6位色數據(RI5RI0、GI5GI0、BI5BI0)以及同步數據(HsyncI(輸入水平同步數據)、Vsyncl(輸入垂直同步數據)、CTRLI(輸入控制)、DEI(輸入數據啟用))在本實施例的接收側單元中進行了串行化的串行數據2000的信號波形例。另外，在本實施例中，1碼元是21位。首先，在DEI(數據啟用)二"高"即激活期間，串行數據2000的1碼元取得按照起始位(Start)、數據啟用反轉信號(DEIn)、色數據(RI5、RI4、…、BI2、BIl、BIO)以及停止位(Stop)的順序進行了串行化的數據結構。另一方面，在DEI(數據啟用)-"低"即消隱期間，串行數據2000的1碼元取得按照起始位(Start)、數據啟用反轉信號(DEIn)、數據啟用保護位(DEgrd)、Hsyncl、Vsyncl和CTRLI02、系統復位等的SpecialCase(特殊大小寫)數據、停止保護位(St叩grd)以及停止位(Stop)的順序進行了串行化的數據結構。在本實施例中，繼數據啟用反轉信號(DEIn)之後設置數據啟用保護位(DEgrd)。通過設置該數據啟用保護位(DEgrd)，可更高精度抽出在把串行數據1715復原成並行數據時成為復原點的數據啟用反轉信號(DEIn)，因而可降低發生同步數據的抽樣錯誤的可能性，可高精度進行時鐘復原。並且，在本實施例中，繼同步數據之後設置停止保護位(Stopgrd)。這樣，可更準確進行下一同步數據的抽出，同步數據傳送的可靠性提高，可實現穩定的數據傳送。實施例11實施例11是上述實施方式以及實施例1至5可使用的時鐘抽出電路的一種方式。圖64表示時鐘抽出電路的電路方框圖。2201是相位比較電路(PD)，2202是相位乘法電路(LPF),2203是振蕩電路。採用以下構成從發送單元所輸出且輸入到接收單元的串行數據2204通過相位比較電路2201、相位乘法電路2202以及振蕩電路2203進行信號處理，而且該輸出被反饋到相位比較電路2201。本發明的數字數據發送電路、接收電路、編碼器、時鐘抽出電路以及數字數據傳送方法和數字數據傳送系統可應用於需要在裝置間進行並行供給的數字數據的收發的所有裝置。特別是，可應用於在個人計算機和有源矩陣型液晶顯示器之間的數字數據收發，以及在汽車導航主體和有源矩陣型液晶顯示器之間的數字數據收發。並且，在上述實施方式和實施例中，關於在發送側單元和接收側單元之間的數據收發，對單向情況作了說明，然而可以進行雙向數據收發。並且，在上述實施方式和實施例中，表示串行數據使用一根配線來收發的例，然而可以將串行數據分割來使用多根配線進行收發。權利要求1.一種接收電路，其特徵在於，具有相位比較環路，包含電壓控制振蕩電路，把串行數據和電壓控制振蕩電路的輸出相位進行比較的相位比較電路，以及生成所述電壓控制振蕩電路的控制電壓的環路濾波器；抽樣電路，使用在所述電壓控制振蕩電路所生成的多相時鐘將所述串行數據進行抽樣；頻率控制電路，把所述串行數據的頻率和所述電壓控制振蕩電路的振蕩頻率進行比較，使電壓控制振蕩電路的振蕩頻率與串行數據的頻率一致；充電泵，接收所述頻率控制電路的輸出，把電流脈衝輸出到所述環路濾波器；以及模式切換電路，在從所述相位比較電路輸入了頻率比較模式請求信號的情況下，啟用頻率控制電路，禁用相位比較電路，在上升沿數是1的情況下檢測出連續大於等於規定數，判定為所述電壓控制振蕩電路的輸出頻率在所述相位比較環路的捕獲範圍內，禁用頻率控制電路，啟用相位比較電路；所述頻率控制電路具有沿數判定電路，判定在所述電壓控制振蕩電路所生成的1碼元的期間的串行信號中的上升沿數是0還是1還是除此以外；以及定時器，在上升沿數是0，或者頻率控制電路被禁用的情況下被復位，按照規定的時間間隔輸出定時器信號；該頻率控制電路進行控制，以便在上升沿數是0的情況下，使電壓控制振蕩電路的振蕩頻率下降，在從定時器輸出了定時器信號的情況下，使電壓控制振蕩電路的頻率上升。2.根據權利要求1所述的接收電路，其特徵在於，所述沿數判定電路根據所述所抽樣的信號中的上升沿數的計數結果表示零的輸出、和從所述串行數據直接判斷的結果表示不存在上升沿的輸出的"與"，進行沿數零的判定。3.根據權利要求1所述的接收電路，其特徵在於，所述頻率控制電路使所述電壓控制振蕩電路的振蕩頻率下降比上升優先進行。4.根據權利要求1所述的接收電路，其特徵在於，所述充電泵使在從所述頻率控制電路接收到上升信號的情況下進行充電的總電荷量比在從所述頻率控制電路接收到下降信號的情況下進行放電的總電荷量大。全文摘要本發明提供接收電路。實現不需要基準時鐘和互動動作、可靠性高的穩定的數字數據傳送。根據本發明，提供一種傳送方法，該傳送方法是將第1信息和第2信息各自在第1期間和第2期間交替周期性進行傳送的數字數據傳送方法，其特徵在於，所述第1期間的所述第1信息的每單位時間的信息量比所述第2期間的所述第2信息的每單位時間的信息量多；所述第1期間的所述第2信息作為脈寬調製後的串行數據來傳送。文檔編號H04L25/45GK101567778SQ20091013778公開日2009年10月28日申請日期2005年4月12日優先權日2004年4月16日發明者三浦賢,岡村淳一,小沢誠一,石曾根洋平申請人:哉英電子股份有限公司