一種具有實時差錯檢測與糾錯功能的嵌入式計算機系統的製作方法
2023-12-12 07:20:32
專利名稱：一種具有實時差錯檢測與糾錯功能的嵌入式計算機系統的製作方法
技術領域：
本實用新型涉及一嵌入式計算機系統，尤其涉及一種應用於航空航天領域內的一種具有實時差錯檢測與糾錯功能的嵌入式計算機系統。
背景技術：
航天計算機由於其處理數據量大、嚴酷的生存環境和艱難的維護條件，對可靠性與處理性能要求非常高，以往的星載計算機採用的CPU一般為8086或是80C186，如東方紅三號星載計算機和航天清華一號小衛星，少量採用80386，如哈爾濱工業大學研製的立體測繪小衛星，同時，星載計算機中的靜態隨機存儲器(SRAM)抗單粒子輻射而發生數據錯誤的方法都採用專用糾錯檢錯晶片外加時序控制邏輯實現，如中巴地球資源衛星「資源一號」星載計算機，其採用Harris公司生產的54HC630檢錯糾錯晶片，外加檢錯糾錯控制邏輯電路。這種星載計算機的單機處理能力低，集成度不高。
另外，對於CPU資源較少，任務比較簡單的軟體，程式設計師可以在應用程式中自己管理整個系統資源，而不需要作業系統，但對於比較複雜的嵌入式系統，CPU資源非常大，而目前大部分星載計算機上未採用作業系統，少量採用類似DOS的單任務作業系統，其可維護性差、開發效率低。不僅影響應用系統軟體的可靠性，而且不利於軟體的集體開發，影響軟體的開發效率，同時使軟體的維護性大打折扣，影響軟體的共享和繼承。不能滿足進行大型、綜合性空間實驗，進行深空探索，實現太空飛行器的自主控制和對高速數據的綜合處理的要求。
隨著我國航天工程的發展，現有航天計算機系統越來越不能滿足對計算機系統的處理能力、集成度、體積、重量和對軟體可維護性等方面的要求。
發明內容
本實用新型要解決的技術問題是提供一種具有實時差錯檢測與糾錯功能的嵌入式計算機系統，提高計算機系統的性能，減小計算機系統體積和重量，降低成本，提高了處理能力和可靠性，進一步增強了系統的可維護性。
為了解決上述技術問題，本實用新型提供一種具有實時差錯檢測與糾錯功能的嵌入式計算機系統，包括一386EX CPU中央處理單元、靜態隨機存儲晶片、快快閃記憶體儲晶片、電平轉換晶片、RS232連接晶片和看門狗晶片，其特徵在於還包括一實時差錯檢測與糾錯晶片、底板連接器、DDC61580協議晶片及實時多任務作業系統，其中，所述中央處理單元、所述實時差錯檢測與糾錯晶片、所述底板連接器、所述靜態隨機存儲晶片、所述DDC61580協議晶片與所述快快閃記憶體儲晶片之間通過數據總線和地址總線進行通訊，通過控制信號進行操作控制，所述看門狗晶片與所述中央處理單元相連，所述RS232連接晶片通過電平轉換晶片與中央處理單元相連，所述實時多任務作業系統支持對系統硬體驅動的訪問.使用時插卡式結構的外部設備通過所述底板連接器與本實用新型的嵌入式計算機系統進行通信。
在上述方案中，在所述中央處理單元發出的實時差錯檢測與糾錯晶片的片選信號有效時，所述中央處理單元通過所述實時差錯檢測與糾錯晶片對從所述靜態隨機存儲晶片中讀取的數據進行檢錯和糾錯，此時，關閉檢錯與糾錯功能，所述中央處理單元與所述靜態隨機存儲晶片直接通訊；所述中央處理單元發出的實時差錯檢測與糾錯晶片的片選信號無效時，所述實時差錯檢測與糾錯晶片輸出為高阻。
在上述方案中，所述實時差錯檢測與糾錯晶片將檢錯與糾錯單元與時序控制電路集成在一塊現場可編程門陣列晶片中，用於中央處理單元從所述靜態隨機存儲器中讀取數據的檢錯與糾錯。
在上述方案中，所述中央處理單元發出的片選信號和高、低字節有效信號以及讀寫信號經由所述差錯檢測與糾錯晶片內部邏輯組合分別生成快快閃記憶體儲晶片和所述DDC61580晶片的片選信號、讀寫信號以及讀寫控制信號。
在上述方案中，所述DDC61580協議晶片通過1553B變壓器與1553B連接器連接。
在上述方案中，通過1553B總線與外部進行通訊，所述DDC61580協議晶片通過與所述1553變壓器耦合產生通信傳輸信號，經所述1553B連接器傳輸至各遠置終端載荷。
在上述方案中，所述看門狗晶片為MAX692晶片，提供系統立即復位並重新啟動功能。
在上述方案中，所述電平轉換晶片為MAX232晶片，用於TTL電平和RS232電平相互轉換。
在上述方案中，所述底板連接器為插槽式結構，5v供電，每插槽使用150芯接插件，其中A1到A32、B1到B32、C1到C32的96芯和目前的186底板連接器兼容，包括386的地址、數據、控制總線和中斷、定時器、片選的引腳；後面的A33到A50、B33到B50、C33到C50的54芯用於高速接口1394的數據、控制引腳和其它設備自定義引腳。
在上述方案中，所述實時多任務作業系統為VxWorks實時多任務作業系統，包括一板級支持包，實現了所述的VxWorks實時多任務作業系統的移植。
在上述方案中，所述板級支持包提供所述VxWorks實時多任務作業系統與所述嵌入式計算機系統硬體環境的基本接口，提供上電時硬體初始化，支持所述VxWorks實時多任務作業系統對硬體驅動的訪問，其運行步驟包括a)復位中央處理單元，初始化內存系統、棧指針和寄存器並傳遞啟動類型；b)代碼重定位，對於ROM中駐留映像重定位數據段，其它映像重定位代碼段和數據段，如為壓縮映像，解壓縮，初始化RAM；c)系統初始化，首先完成多任務環境建立前的通用代碼初始化，然後激活VxWorks內核，建立多任務環境。
d)作業系統啟動完成，啟動用戶應用程式。
由上可知，本實用新型所述的嵌入式計算機系統提高了系統性能，增強了處理能力和可靠性，同時，提高了軟體的可維護性。
圖1為本實用新型實施例的嵌入式計算機系統的結構示意圖；圖2為本實用新型實施例中的實時差錯檢測與糾錯晶片的功能模塊圖；圖3為本實用新型實施例中的實時差錯檢測與糾錯晶片的時序控制單元生成信號波形圖；圖4為本實用新型實施例中的實時多任務作業系統的板級支持包的運行流程示意圖。
具體實施方式
以下結合附圖詳細說明本實用新型的技術方案。
如圖1所示，一具有實時差錯檢測與糾錯功能的嵌入式計算機系統12由以下硬體組成386EX CPU中央處理單元1、靜態隨機存儲晶片(SRAM)2、實時差錯檢測與糾錯晶片3、快快閃記憶體儲晶片4、DDC61580協議晶片5、看門狗晶片6、電平轉換晶片7、RS232串口晶片8、底板連接器9、1553B變壓器10及1553B連接器11，以上硬體組成CPU主板。實時差錯檢測與糾錯晶片3、底板連接器9、靜態隨機存儲晶片2、DDC61580協議晶片、快快閃記憶體儲晶片與CPU之間通過數據總線和地址總線進行通訊，通過控制信號進行操作控制，看門狗晶片6與CPU相連，RS232串口晶片8通過電平轉換晶片7與CPU相連，插卡式結構的外部設備通過底板連接器9與基於386EX CPU的嵌入式計算機系統進行通信。
本實施例CPU選用INTEL386EX晶片，其外部數據總線為16位，地址總線為26位，尋址空間是64Mbyte，386EX CPU的處理能力在CLK2時鐘信號為66MHZ時約為10~11MIPS。
對於太空飛行器傳輸的數據按傳輸速度可分為兩類一類為數據傳輸速率高，數據量大的數據，如圖象信息等。這類數據對傳輸的誤碼要求不高，且需要這類數據的設備也不多，使用高速點對點方式(如RS422)的傳輸或高速總線(如1394總線)系統比較合適；另一類為低速高可靠性傳輸的工程遙測遙控數據。這類數據類型複雜，需要這種傳輸的設備多，可靠性要求高，採用高可靠性的總線方式傳輸是最合適的選擇，對於各類太空飛行器中的分布式計算機系統，1553B總線作為低速數傳信道有其極大的優越性。本實用新型實施例的計算機系統硬體部分中的MIL-STD-1553B總線是美國空軍電子綜合系統聯網的標準總線，選用DDC公司的61580晶片作為1553B總線接口的協議晶片。根據初始化參數的不同，可分別工作在BC、RT、MT、BM四種不同的工作模式，自動完成總線通訊，並在通訊的消息結束或出現異常時發出中斷服務請求。CPU根據中斷服務請求對通訊進行控制和管理，DDC 61580協議晶片5和1553B總線多採用變壓器藕合方式(也可採用點對點連接)，在本實施例中的DDC 61580晶片5與1553B變壓器10耦合產生通信傳輸信號通過1553B連接器輸出給各遠置終端載荷。
CPU 1與DDC 61580協議晶片5之間的接口設計採用61580協議晶片5的16-BIT BUFFERED MODE，16-BIT BUFFERED MODE是61580協議晶片5最普通的連接模式，它為16位或32位的微處理器提供一個直接的、共享的RAM接口。在這種模式下，61580協議晶片5內部的地址和數據與微處理器的地址數據總線是分開的。
本實用新型實施例選用的程序和數據存儲器分別為快快閃記憶體儲(FLASH)晶片4和靜態隨機存儲晶片(SRAM)2。
FLASH晶片4有8根數據線，386EX CPU有16根，選擇兩片FLASH晶片，一個為數據低8位，另一個為數據高8位，片選採用CPU片選信號UCS#。SRAM是4模塊晶片，數據線有32根，用其中兩個模塊，片選採用CS0#，BHE#，BLE#信號。
CPU發出的片選信號和高、低字節有效信號以及讀寫信號經由所述差錯檢測與糾錯晶片內部邏輯組合分別生成快快閃記憶體儲晶片和所述DDC61580晶片的片選信號、讀寫信號以及讀寫控制信號。在各晶片的片選信號有效的前提下，通過讀寫控制信號控制數據輸入與輸出。
本實用新型實施例的看門狗晶片6選用Max692晶片，Max692的作用是上電復位以及重啟系統。386EX CPU的啟動、復位信號是RESET管腳，它的作用是啟動復位處理器使之脫離POWERDOWN MODE、IDLE MODE以及軟硬體的其他異常情況。DDC 61580協議晶片5的上電復位信號是也是管腳MSTCLR#。選擇386EX CPU片選信號CS3#作為Max692晶片的餵狗輸入。
本實用新型實施例的電平轉換晶片7選用Max232晶片，用於TTL電平與RS232電平相互轉換。MAX232晶片是雙路驅動/接收器，內部包括電容型的電壓生成器，可以將單5V電源轉換成符合EIA/TIA-232-E的電壓等級。接收器將EIA/TIA-232-E標準的輸入電平轉換成5VTTL/CMOS電平。接收器的典型臨界值是1.3V，典型磁滯是0.5V，可以接收±30V的輸入信號。驅動器(發送器)將TTL/CMOS輸入電平轉換成EIA/TIA-232-E電平。
本實用新型實施例的底板連接器9為插槽式結構，5v供電，每插槽使用150芯接插件，其中A1到A32、B1到B32、C1到C32的96芯和目前的186底板連接器兼容，包括386的地址、數據、控制總線和中斷、定時器、片選的引腳；後面的A33到A50、B33到B50、C33到C50的54芯用於高速接口1394的數據、控制引腳和其它設備自定義引腳。插卡式外部設備通過底板連接器9與CPU主板相連，進行通信。
為了提高航天計算機的高可靠性，解決空間環境中由於單粒子翻轉而導致的靜態存儲器(SRAM)中存儲的數據發生小概率錯誤的問題，本實用新型實施例採用[12，8]漢明糾錯編碼技術，通過VHDL語言編程，利用現場可編程門陣列(FPGA)晶片下載一次成形為實時差錯檢測與糾錯晶片3，其將檢錯與糾錯晶片與時序控制電路集成在一塊現場可編程門陣列晶片中，能夠適應CPU時鐘信號clk2的不同頻率，並且能夠通過軟體的控制使FPGA的糾錯編碼功能關閉和開啟。
實時差錯檢測與糾錯晶片電路採用「數據流直通」的方式，也就是說實時差錯檢測與糾錯晶片電路處於CPU和SRAM之間，對於CPU來說，SRAM是透明的，實時差錯檢測與糾錯晶片電路將CPU和SRAM隔離起來。
當中央處理單元(CPU)向靜態隨機存儲器(SRAM)寫入數據時，數據位DB7～DB0生成校驗位CB3～CB0，數據位與校驗位同時寫入靜態隨機存儲器(SRAM)中；當CPU從SRAM中讀取數據時，數據位和校驗位均讀到實時差錯檢測與糾錯晶片中，使用剛剛讀入的數據位重新生成校驗位，新生成的校驗位與原來寫入時的校驗位做異或運算，其結果就是校驗子。由生成的校驗子控制糾錯單元，哪一位出錯就將相應位的數據取反，實現糾錯。
圖2中示出了實時差錯檢測與糾錯晶片電路中的輸入和輸出信號，現詳細說明如下輸入信號ccs0為CPU片選信號；ads為CPU的地址選通信號；elk2為CPU的時鐘脈衝；clkout是clk2的二分頻時鐘脈衝信號；cdbh是CPU的高八位數據總線信號；cbhe是CPU高字節使能信號；wr是CPU寫信號；w_r是CPU讀寫控制信號。
輸出信號實時差錯檢測與糾錯晶片向SRAM輸出數據信號srmdb，以及向SRAM輸出控制信號，如SRAM片選信號srmcsh、使能信號srmoe、寫信號srmwe。
如圖2所示，實時差錯檢測與糾錯晶片由以下功能單元組成編碼單元21、二選一數據選擇單元22、第一控制單元23、第二控制單元24、鎖存單元25、檢錯與糾錯單元26及時序控制單元27，其中編碼單元21在中央處理單元(CPU)向靜態隨機存儲器(SRAM)中寫入數據時，CPU發出的8位數據經過編碼單元21生成4位校驗位，並且連同8位數據(共12位)一起存入SRAM中；二選一數據選擇單元22由CPU的讀寫控制信號w_r控制選擇哪一路數據。當w_r為1時說明CPU向SRAM中寫數據，選擇經由編碼單元21輸出的數據；當w_r為0時說明CPU讀取SRAM中數據，選擇經由檢錯與糾錯單元26輸出的數據。
控制單元在實時差錯檢測與糾錯晶片中，包含兩個控制單元，連接CPU端的第一控制單元23和連接SRAM端的第二控制單元24。當片選信號ccs0為1，即片選信號ccs0無效時，兩個控制單元均輸出高阻，此時在整個386EXCPU系統中，實時差錯檢測與糾錯晶片未被選中，但不影響數據總線的工作，換句話說，當CPU不對SRAM進行讀寫操作時，實時差錯檢測與糾錯晶片電路端片選信號無效，實時差錯檢測與糾錯晶片電路的數據總線被驅動為高阻。
第一控制單元23的工作過程是，當讀寫控制信號w_r為1時，CPU向SRAM中寫入數據，第一控制單元23輸入通路打開，從CPU中輸入數據；當w_r為0時，CPU從SRAM中讀入數據，第一控制單元23的輸出通路打開輸出數據給CPU。
第二控制單元24的工作過程是，在w_r為1時，CPU向SRAM中寫入數據，此時第二控制單元輸出通路打開輸出數據(8位數據位和4位校驗位)給SRAM；當w_r為0時，CPU從SRAM中讀入數據，但是此時還需要根據SRAM中的數據是否發生錯誤來處理，當SRAM中的數據無錯時，第二控制單元24保持輸入狀態，當SRAM中的數據發生錯誤時，錯誤標誌fault輸出高脈衝，第二控制單元24的輸出通路打開輸出糾正後的數據給SRAM。
檢錯與糾錯單元26在CPU從SRAM中讀入數據時，檢查SRAM中的數據是否發生錯誤，若發生錯誤則糾正。時序控制單元27輸出的脈衝信號flagoe來控制檢錯與糾錯單元的開關，當flagoe輸出為1，即時序控制單元輸出為高脈衝時，檢錯與糾錯單元開，若讀取SRAM中的數據發生了錯誤，則fault輸出為1，反之輸出為0；當flagoe輸出為0時，檢錯與糾錯單元關，fault輸出亦為0。
鎖存單元25保證在CPU讀取SRAM中數據的整個過程中，鎖存單元中的數據穩定不發生抖動。這就需要在特定時刻將數據鎖存起來，這一時刻由時序控制單元27生成的鎖存脈衝信號flaglat來控制，flaglat信號輸出為1，則數據鎖存，flaglat信號輸出為0，則數據不鎖存。
時序控制單元27每次CPU讀取SRAM中的數據時，時鐘開始計數，時鐘的清零端由CPU的ads信號控制，配合clk2信號和clkout信號來完成提取特定脈衝的功能，提供給鎖存單元鎖存脈衝flaglat信號，以及提供給檢錯與糾錯單元26輸出錯誤標誌信號fault的脈衝控制信號flagoe。
實時差錯檢測與糾錯晶片適應CPU的不同時鐘頻率與上電復位時向實時差錯檢測與糾錯晶片內寫入選擇時鐘頻率的數據有關。本實用新型實施例能夠適應CPU時鐘信號clk2的不同時鐘頻率，如66MHz、50MHz、40MHz、33MHz，因此時序控制單元內部生成四組計數信號(flagoe、flaglat、flagwe)，根據不同的時鐘頻率來選擇相應的一組輸出信號。具體實現方法是使用CPU的地址線在實時差錯檢測與糾錯晶片內部生成地址解碼器，選擇CPU某個片選信號作為地址解碼器的選通信號，通過CPU地址線和片選信號配合使其中的特定寄存器有效，由cdbh的第一位和第零位寫入實時檢錯與糾錯晶片中的相應寄存器的數值來確定時鐘頻率。具體說當cdbh寫入11時表明CPU時鐘信號clk2頻率為66MHz，寫入10表明時鐘頻率是50MHz，寫入01時表明鍾頻率為40MHz，寫入00時表明時鐘頻率為33MHz(默認值)。
clk2為66MHz、50MHz和33MHz的情況下CPU完成讀SRAM中數據所需時間為120ns，在40MHz的情況下完成這一過程需要的時間為150ns。當clk2頻率為66MHz時，時序控制單元輸出波形圖如圖3所示。
此外，實時差錯檢測與糾錯晶片中以CPU讀寫SRAM的高字節為例來說明實時差錯檢測與糾錯晶片電路。如果處理低八位數據，實時差錯檢測與糾錯晶片電路只需把cbhe換成cble(圖中未示出)，把cdbh換成cdbl(圖中未示出)即可，其中，cble為CPU低字節使能信號，cdbl為CPU低八位數據總線信號。
此外，實時差錯檢測與糾錯晶片能夠糾正一個字節內的單個錯誤，同時也適用於字的讀寫操作中。當進行字節的讀寫操作時，根據cbhe(CPU高字節使能信號)或cble(CPU低字節使能信號)哪一個有效來控制是高字節讀寫還是低字節讀寫。當進行字的讀寫操作時，cbhe和cble均有效。在16位字的讀寫操作中，實時檢錯與糾錯晶片要實現字的讀寫檢錯與糾錯，需將兩個本實用新型實施例中描述的實時檢錯與糾錯晶片集成在一片現場可編程門陣列(FPGA)晶片中，再由片選信號選擇是高、低字節讀寫操作還是字的讀、寫操作。字的讀寫過程與上述高8位數據的讀寫操作過程相同。
此外，實時差錯檢測與糾錯晶片可以通過軟體控制使實時差錯檢測與糾錯晶片中的檢錯與糾錯功能關閉和開啟。當實時差錯檢測與糾錯晶片關閉時，實時差錯檢測與糾錯晶片不再具有檢錯與糾錯功能，此時CPU可以正常的向SRAM中寫入數據，但是當CPU從SRAM中讀取數據時，讀出的數據將不再進行檢錯和糾錯，直接讀入CPU中，當然也不存在糾正SRAM中錯誤數據的功能。具體實現方法如前所述還是使用由CPU的地址線在實時差錯檢測與糾錯晶片內部生成地址解碼器，通過CPU地址線和片選信號配合使其中的另一個特定寄存器有效，由cdbh的第零位寫入實時差錯檢測與糾錯晶片中相應寄存器的數值來確定實時差錯檢測與糾錯晶片功能的關閉和開啟，當寫入值為1時檢錯與糾錯功能開啟(默認值)，反之檢錯與糾錯功能關閉。
此外，實時差錯檢測與糾錯晶片雖然是基於386EX CPU系統，利用VHDL語言編程，採用FPGA實現，但是對於其它時序和速度滿足要求的系統同樣適用，只需對實時差錯檢測與糾錯晶片中的時序控制單元模塊進行修改。
從我國的航天計算機的現狀看，大部分未採用作業系統，少量採用類似DOS的單任務作業系統。WindRiver公司的VxWorks被認為是一種優秀的作業系統，一些典型的應用有F-22戰鬥機，愛國者飛彈，火星探測器，國際空間站上的有效載荷計算機等。目前國內用戶包括航空部631，二院204所等。VxWorks支持包括X86系列，POWERPC系列，SPARC系列，ARM系列，MIPS系列等幾乎所有流行的CPU。
本實用新型的嵌入式計算機系統軟體部分以VxWorks實時多任務作業系統為平臺，並通過板級支持包(BSP)實現了VxWorks實時多任務作業系統(RTOS)的移植。
板級支持包提供VxWorks同硬體環境的基本接口界面，負責上電時硬體初始化，支持VxWorks對硬體驅動的訪問，將VxWorks中硬體相關和硬體無關的軟體集成到一體。
VxWorks的BSP可以駐留於ROM(Read Only Memory)或FLASH中，也可以在線加載。對於大部分嵌入式計算機，其啟動代碼是駐留在ROM中的，本系統中的啟動代碼駐留在ROM中。
圖4是VxWorks BSP的簡單運行流程示意圖，如圖4所示，其運行步驟為步驟410，復位中央處理單元，初始化內存系統、棧指針和寄存器並傳遞啟動類型；步驟420，代碼重定位，對於ROM中駐留映像重定位數據段，其它映像重定位代碼段和數據段，如為壓縮映像，解壓縮，初始化RAM；步驟430，系統初始化，首先完成多任務環境建立前的通用代碼初始化，然後激活VxWorks內核，建立多任務環境。
步驟440，作業系統啟動完成，啟動用戶應用程式。
本實用新型實現軟體的在軌維護，硬體上採用可重複在線編程的器件FLASH，FLASH一般有較大的存儲容量，一半用來存儲固定代碼，另一半空間則可以用於軟體在軌維護的文件系統存儲。
本實用新型具有實時差錯檢測與糾錯功能的嵌入式計算機系統，是一種高性能、高可靠的航天計算機系統，其可以應用於我國載人航天、空間探測、衛星組網等任務中去，將提高了我國航天計算機的抗輻射、可靠性的能力，提高了計算機系統的處理能力和對軟體系統的可維護性能。
權利要求1.一種具有實時差錯檢測與糾錯功能的嵌入式計算機系統，包括一386EX CPU中央處理單元、靜態隨機存儲晶片、快快閃記憶體儲晶片、電平轉換晶片、RS232連接晶片和看門狗晶片；其特徵在於還包括一實時差錯檢測與糾錯晶片、底板連接器、DDC61580協議晶片及實時多任務作業系統，其中，所述中央處理單元、所述實時差錯檢測與糾錯晶片、所述底板連接器、所述靜態隨機存儲晶片、所述DDC61580協議晶片與所述快快閃記憶體儲晶片之間通過數據總線和地址總線進行通訊，通過控制信號進行操作控制，所述看門狗晶片與所述中央處理單元相連，所述RS232連接晶片通過電平轉換晶片與中央處理單元相連，所述實時多任務作業系統支持對系統硬體驅動的訪問。
2.如權利要求1所述的具有實時差錯檢測與糾錯功能的嵌入式計算機系統，其特徵在於在所述中央處理單元發出的實時差錯檢測與糾錯晶片的片選信號有效時，所述中央處理單元通過所述實時差錯檢測與糾錯晶片對從所述靜態隨機存儲晶片中讀取的數據進行檢錯和糾錯，此時，關閉檢錯與糾錯功能，所述中央處理單元與所述靜態隨機存儲晶片直接通訊；所述中央處理單元發出的實時差錯檢測與糾錯晶片的片選信號無效時，所述實時差錯檢測與糾錯晶片輸出為高阻。
3.如權利要求1或2所述的具有實時差錯檢測與糾錯功能的嵌入式計算機系統，其特徵在於所述實時差錯檢測與糾錯晶片將檢錯與糾錯單元與時序控制電路集成在一塊現場可編程門陣列晶片中，用於中央處理單元從所述靜態隨機存儲器中讀取數據的檢錯與糾錯。
4.如權利要求1所述的具有實時差錯檢測與糾錯功能的嵌入式計算機系統，其特徵在於所述中央處理單元發出的片選信號和高、低字節有效信號以及讀寫信號經由所述差錯檢測與糾錯晶片內部邏輯組合分別生成快快閃記憶體儲晶片和所述DDC61580晶片的片選信號、讀寫信號以及讀寫控制信號。
5.如權利要求1所述的具有實時差錯檢測與糾錯功能的嵌入式計算機系統，其特徵在於所述DDC61580協議晶片通過1553B變壓器與1553B連接器連接。
6.如權利要求1或5所述的具有實時差錯檢測與糾錯功能的嵌入式計算機系統，其特徵在於通過1553B總線與外部進行通訊，所述DDC61580協議晶片通過與所述1553變壓器耦合產生通信傳輸信號，經所述1553B連接器傳輸至各遠置終端載荷。
7.如權利要求1所述的具有實時差錯檢測與糾錯功能的嵌入式計算機系統，其特徵在於所述看門狗晶片為MAX692晶片，提供立即系統復位並重新啟動功能。
8.如權利要求1所述的具有實時差錯檢測與糾錯功能的嵌入式計算機系統，其特徵在於所述電平轉換晶片為MAX232晶片，用於TTL電平和RS232電平相互轉換。
9.如權利要求1所述的具有實時差錯檢測與糾錯功能的嵌入式計算機系統，其特徵在於所述底板連接器為插槽式結構，5v供電，每插槽使用150芯接插件，其中A1到A32、B1到B32、C1到C32的96芯和目前的186底板連接器兼容，包括386的地址、數據、控制總線和中斷、定時器、片選的引腳；後面的A33到A50、B33到B50、C33到C50的54芯用於高速接口1394的數據、控制引腳和其它設備自定義引腳。
10.如權利要求1所述的具有實時差錯檢測與糾錯功能的嵌入式計算機系統，其特徵在於所述實時多任務作業系統為VxWorks實時多任務作業系統，包括一板級支持包，實現了所述的VxWorks實時多任務作業系統的移植。
11.如權利要求10所述的具有實時差錯檢測與糾錯功能的嵌入式計算機系統，其特徵在於所述板級支持包提供所述VxWorks實時多任務作業系統與所述嵌入式計算機系統硬體環境的基本接口，提供上電時硬體初始化，支持所述VxWorks實時多任務作業系統對硬體驅動的訪問，其運行步驟包括a)復位中央處理單元，初始化內存系統、棧指針和寄存器並傳遞啟動類型；b)代碼重定位，對於ROM中駐留映像重定位數據段，其它映像重定位代碼段和數據段，如為壓縮映像，解壓縮，初始化RAM；c)系統初始化，首先完成多任務環境建立前的通用代碼初始化，然後激活VxWorks內核，建立多任務環境。d)作業系統啟動完成，啟動用戶應用程式。
專利摘要本實用新型涉及一種基於386EX CPU的嵌入式計算機系統，該系統包括一386EX CPU中央處理單元、靜態隨機存儲晶片、快快閃記憶體儲晶片、電平轉換晶片、RS232連接晶片和看門狗晶片，其特徵在於還包括一實時差錯檢測與糾錯晶片、底板連接器、DDC61580協議晶片及實時多任務作業系統。本實用新型是基於386EX CPU的嵌入式計算機系統，提高了計算機系統的整體性能，是一種高性能、高可靠的航天計算機系統，其可以應用於我國載人航天、空間探測、衛星組網等任務中去，將提高我國航天計算機的抗輻射、可靠性的能力，提高了計算機系統的處理能力和軟體系統的可維護性能，對推動我國空間科學技術的發展有很大的意義。
文檔編號G11C29/00GK2678012SQ200320113759
公開日2005年2月9日 申請日期2003年12月30日 優先權日2003年12月30日
發明者陳小敏, 安軍社, 孫輝先, 姜秀傑, 汪大星, 劉豔秋, 孫才, 周盛雨, 辛敏成 申請人:中國科學院空間科學與應用研究中心